CN108766888A - 一种y栅半导体器件制造方法及半导体器件 - Google Patents
一种y栅半导体器件制造方法及半导体器件 Download PDFInfo
- Publication number
- CN108766888A CN108766888A CN201810570863.0A CN201810570863A CN108766888A CN 108766888 A CN108766888 A CN 108766888A CN 201810570863 A CN201810570863 A CN 201810570863A CN 108766888 A CN108766888 A CN 108766888A
- Authority
- CN
- China
- Prior art keywords
- metal
- photoresist
- grid
- semiconductor devices
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 161
- 239000002184 metal Substances 0.000 claims abstract description 161
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 70
- 150000004767 nitrides Chemical class 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 22
- 150000002739 metals Chemical class 0.000 claims abstract description 12
- 238000001883 metal evaporation Methods 0.000 claims abstract description 10
- 238000003384 imaging method Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 abstract description 7
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 27
- 238000002161 passivation Methods 0.000 description 18
- 238000005137 deposition process Methods 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 229920000642 polymer Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000002779 inactivation Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种Y栅半导体器件制造方法及半导体器件，包括步骤：在具有Y栅金属的外延片上涂覆氮化物；在氮化物上涂覆第一光刻胶；在第一光刻胶上曝光显影以在漏极金属、源极金属和Y栅顶部位置处形成开口；蚀刻去除漏极金属、源极金属和Y栅位置处的第一氮化物层；蚀刻去除第一光刻胶；涂覆第二光刻胶。上述技术方案通过在具有Y栅金属的外延片上涂覆不同的光刻胶，并在漏极金属、源极金属和Y栅顶部位置处进行开口，在进行金属蒸镀的时候，则一次会在漏极金属、源极金属和Y栅位置同时蒸镀上金属层，减少了制作工艺的步骤流程，不仅提高了效率，也降低了成本。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种Y栅半导体器件制造方法及半导体器件。
背景技术
本发明改进前的Y栅半导体器件的生产过程如图1所示，一般要经历如下工艺：外延片表面处理与器件源极/漏极金属化工艺——Y栅底部光刻工艺——Y栅顶部光刻工艺——Y栅金属化沉积工艺——第一钝化层氮化物沉积工艺——第一金属层沉积工艺——第二钝化层氮化物沉积工艺——聚合物钝化平坦层工艺——第二金属层沉积工艺——第三钝化层氮化物沉积工艺等。为了提升Y栅处的导电性，由于Y栅长度固定，则需要增大Y栅的横截面积，此时还需要在第一金属层沉积工艺后增加一步Y栅金属举高的步骤，即在Y栅上进行再次的金属沉积，此时就会多增加一道Y栅金属举高沉积工艺。每道工艺又包含有多个处理过程，如表面清洗、曝光显影、金属化或者蚀刻沉积等。这样，制作增高的Y栅半导体器件需要经历较多的工艺步骤。
发明内容
为此，需要提供一种Y栅半导体器件制造方法及半导体器件，解决现有Y栅半导体制作步骤较多的问题。
为实现上述目的，发明人提供了一种Y栅半导体器件制造方法，包括如下步骤：
在具有Y栅金属的外延片上涂覆第一氮化物层；
在氮化物上涂覆第一光刻胶；
在第一光刻胶上曝光显影以在漏极金属、源极金属和Y栅顶部位置处形成开口；
蚀刻去除漏极金属、源极金属和Y栅位置处的第一氮化物层；
蚀刻去除第一光刻胶；
涂覆第二光刻胶；
在第二光刻胶上曝光显影以在漏极金属、源极金属和Y栅顶部位置处形成开口；
进行金属蒸镀沉积，在Y栅顶部位置形成Y栅举高金属，在漏极金属、源极金属位置形成第一金属层；
蚀刻去除第二光刻胶。
进一步地，还包括步骤：沉积第二氮化物层，并在氮化物层上蚀刻露出第一金属层顶部位置。
进一步地，还包括步骤：在漏极金属、源极金属位置的第一金属层上形成第二金属层。
进一步地，所述外延片包括有依次堆叠的半导体材料衬底层、场效应半导体器件结构层。
进一步地，所述第一光刻胶为正性光刻胶。
进一步地，所述第二光刻胶为负性光刻胶。
本发明还提供一种Y栅半导体器件，所述半导体器件由上述半导体器件制造方法制得。
进一步地，所述Y栅举高金属高度与在漏极金属、源极金属处第一金属层高度相同。
区别于现有技术，上述技术方案通过在具有Y栅金属的外延片上涂覆不同的光刻胶，并在漏极金属、源极金属和Y栅顶部位置处进行开口，在进行金属蒸镀的时候，则会在漏极金属、源极金属和Y栅顶部位置同时蒸镀上金属层，这样就同时实现了现有技术中的“Y栅举高金属化沉积工艺”“第一金属层沉积工艺”的金属层蒸镀，减少了制作工艺的步骤流程，不仅提高了效率，也降低了成本。
附图说明
图1为背景技术所述的半导体器件的制作流程图；
图2为改进前的半导体器件的结构图；
图3为改进前的半导体器件的结构图；
图4为改进前的半导体器件的结构图；
图5为改进前的半导体器件的结构图；
图6为本发明实施例的半导体器件的制作流程图；
图7为本发明实施例的半导体器件的结构图；
图8为本发明实施例的半导体器件的结构图；
图9为本发明实施例的半导体器件的结构图；
图10为本发明实施例的半导体器件的结构图。
附图标记说明：
1、外延片。10、半导体材料衬底层；11、场效应半导体器件结构层；
D、漏极金属(漏极欧姆接触金属)；S、源极金属(源极欧姆接触金属)；
2、光刻胶，3、光刻胶，4、金属，40、Y栅金属；41、Y栅举高金属。
5、第一氮化物层，50、第二氮化物层；51、第三氮化物层；6、光刻胶，7、第一金属层，9、第二金属层；90、第二金属层第一次沉积金属；91、第二金属层第二次沉积金属；8、聚合物；23、第二光刻胶；24、第一金属层，27、源极漏极第一金属层。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
首先对可能出现的英文名词进行说明：
1.YGB：Y-Gate Bottom，Y栅底部光刻工艺；
2.YGT：Y-Gate Top，Y栅顶部光刻工艺；
3.YGD：Y-Gate Deposition，Y栅金属化沉积工艺；
4.1PN：1st Passivation Nitride，第一钝化层氮化物沉积工艺；
5.1MD：1st Metal Deposition，第一金属层沉积工艺；
6.2PN：2nd Passivation Nitride，第二钝化层氮化物沉积工艺；
7.PP：Polyimide Passivation，聚合物钝化平坦层工艺；
8.2MD：2nd Metal Deposition，第二金属层沉积工艺；
9.3PN：3rd Passivation Nitride，第三钝化层氮化物沉积工艺。
请参阅图1到图10，本实施例提供了一种Y栅半导体器件制造方法，在介绍本实施例前，先对本实施例改进前的技术进行说明。首先，要进行Y栅底部光刻工艺：在外延片1上涂覆光刻胶2，并在Y栅位置处开口，即在如图2所示的外延片1的中间开口，这样原先一层的光刻胶2就被分割成左右两部分，并在中间位置形成一个凹陷。而后是Y栅顶部光刻工艺：继续涂覆光刻胶3，同样在Y栅位置处开口，这样在Y栅位置的凹陷就有一定的深度。以及进行Y栅金属化沉积工艺：进行金属蒸镀，则会在光刻胶3的表面和Y栅位置的凹陷处镀上金属4和金属40，形成了如图1这样的结构。而后通过化学反应去除光刻胶2和光刻胶3，就留下金属40，即生成了如图3所示的形状有点类似“Y”型的Y栅金属。
生成Y栅金属后，要继续在外延片的源极位置(图2的S处所示)和漏极位置(图2的D处所示)生成第一金属7。首先要进行第一钝化层氮化物沉积工艺：首先在图3的片上继续涂覆氮化物层5，而后经过光刻胶阻隔后蚀刻掉源极/漏极位置处的氮化物，露出源极/漏极金属。而后进行第一金属层沉积工艺：再次涂覆光刻胶6，并在源极/漏极位置处开口，而后进行金属蒸镀，则在光刻胶6、源极/漏极位置处镀上金属7，如图4所示。最后蚀刻去除光刻胶6，则光刻胶6和光刻胶6上面的金属7被去除，保留下源极/漏极位置处的金属7。
最后进行第二钝化层氮化物沉积工艺——聚合物钝化平坦层工艺——第二金属层沉积工艺——第三钝化层氮化物沉积工艺等步骤，就形成最终的如图5所示的半导体结构。
本实施例的半导体器件制造方法可以参考图6。具体包括如下步骤：在具有Y栅金属40的外延片1上涂覆第一氮化物层5；此时外延片上和Y栅金属上面都会涂覆第一氮化物层。在氮化物上涂覆第一光刻胶；在第一光刻胶上曝光显影以在漏极金属、源极金属和Y栅顶部位置处形成开口；这样漏极金属、源极金属和Y栅顶部的第一氮化物层就暴露出来。而后蚀刻去除漏极金属、源极金属和Y栅位置处的第一氮化物层；其他位置的第一氮化物层由于第一光刻胶的阻隔，会保留下来。蚀刻去除第一光刻胶；涂覆第二光刻胶；在第二光刻胶上曝光显影以在漏极金属、源极金属和Y栅顶部位置处形成开口；进行金属蒸镀沉积，在Y栅顶部位置形成Y栅举高金属，在漏极金属、源极金属位置形成第一金属层，如图7的结构所示。蚀刻去除第二光刻胶，就形成如图8的结构，这样就在外延片上的漏极金属、源极金属和Y栅顶部位置分别渡上了第一金属层27和Y栅举高金属41。通过本方法，可以在一次的蒸镀上实现了Y栅举高金属和源极漏极的第一金属层，而不需要进行多次金属蒸镀。由于每次的金属蒸镀前都要清洗，涂覆光刻胶，曝光显影等多个步骤，则本发明的方法可以大大减少生产过程的工艺步骤，提高了生产效率和降低了成本。
而后可以进行改进前工艺的第二钝化层氮化物沉积工艺——聚合物钝化平坦层工艺——第二金属层沉积工艺——第三钝化层氮化物沉积工艺等步骤，即可以制作出最终的半导体结构，如图10所示。
同时可以注意到，Y栅金属需要进行氮化物5涂覆工艺，这是由于生成后的Y栅金属与外延片的接触面积较小，强度较弱，氮化物5可以起到增强强度作用，避免蒸镀生成源漏极金属时造成Y栅损坏。而后在源漏极第一金属层生成完毕后，还要再进行第二钝化层氮化物沉积工艺，形成氮化物50的钝化层，这样可以提高绝缘性能。
正如上面所述的，后续可以对Y栅与源/漏极的第一金属层进行氮化物沉积工艺，则本方法还包括步骤：沉积第二氮化物层50，并在氮化物层上蚀刻露出第一金属层顶部位置，沉积后的器件结构如图9所示。本方法中，氮化物是具有绝缘性的，氮化物可以是氮化硅。为了实现对氮化物层的蚀刻，一般要在氮化物层上涂覆光刻胶，而后光刻显影露出第一金属层顶部位置，最后再用氮化物化学蚀刻液对氮化物进行蚀刻，氮化物层上需要保留的区域由于光刻胶的阻隔，不会与蚀刻液反应而被保留。而后再通过光刻胶蚀刻液蚀刻掉光刻胶，这样就完成氮化物层沉积工艺。
为了增加金属层导电性能，可以对金属层进行加高，则还包括步骤：在漏极金属、源极金属位置的第一金属层上形成第二金属层。如图10所示，可以在第一金属层27上形成第二金属层70。金属层的形成一般都要经过光刻胶涂覆，光刻胶光刻显影露出第一金属层上对应漏极金属、源极金属的位置，而后蒸镀上金属，则金属会粘结在第一金属层上，当然也会有部分粘结在未去除的光刻胶上，最后再用光刻胶蚀刻液去除光刻胶，就可以实现对光刻胶和光刻胶上面金属的去除。当然，光刻胶蚀刻液并不会与金属直接反应。通过光刻胶进行隔离，就要求光刻胶要有一定高度，而后开口处的金属不会与光刻胶上的金属黏连。由于图9的器件结构的中间位置有较大凹陷，这样需要很厚的光刻胶才能在光刻显影后形成高度差，这对现有的工艺无法实现。则可以在Y栅与源极/漏极的第一金属层之间进行聚合物钝化平坦层工艺(Polyimide Passivation)，填充上聚合物8，使得Y栅与第一金属层之间更加平坦，而后可以进行光刻胶涂覆、显影蚀刻和金属蒸镀工艺步骤。
在某些实施例中，对于第二金属层可以采用在一次工艺中两次进行蒸镀实现，如图10中可以看到第二金属层9可以包含第二金属层第一次沉积金属90和第二金属层第二次沉积金属91。通过多次的金属蒸镀，避免一次需要过高的金属，可以降低对工艺的要求。
本发明的器件可以是场效应半导体器件，如高电子迁移率晶体管。所述外延片包括有依次堆叠的半导体材料衬底层10、场效应半导体器件结构层11。其中半导体材料衬底层10的材料可以是硅、砷化镓、磷化铟、氮化镓、碳化硅或者蓝宝石等半导体材料。
进一步地，为了实现对氮化物的蚀刻，所述第一光刻胶为正性光刻胶。这样在光刻显影开口的时候，可以形成顶部大，底部小的开口，从而方便对氮化物进行蚀刻。
进一步地，所述第二光刻胶为负性光刻胶。这样在光刻显影开口的时候，可以形成实现对金属的阻挡，从而形成Y栅举高金属顶部形状。
本发明还提供一种Y栅半导体器件，所述半导体器件由上述半导体器件制造方法制得。本发明的半导体器件在制作的时候，会有明显的特点，就是所述Y栅举高金属高度与在漏极金属、源极金属处第一金属层高度相同。因为Y栅举高金属与第一金属层是同时蒸镀的，则会形成相同高度。而现有的除非严格控制工艺，否则不同工艺步骤形成的Y栅举高金属与第一金属层的高度不会相同，这也可以简单区分出本发明方法制得的半导体器件和现有的工艺制得的半导体器件。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (8)
1.一种Y栅半导体器件制造方法，其特征在于，包括如下步骤：
在具有Y栅金属的外延片上涂覆第一氮化物层；
在氮化物上涂覆第一光刻胶；
在第一光刻胶上曝光显影以在漏极金属、源极金属和Y栅顶部位置处形成开口；
蚀刻去除漏极金属、源极金属和Y栅位置处的第一氮化物层；
蚀刻去除第一光刻胶；
涂覆第二光刻胶；
在第二光刻胶上曝光显影以在漏极金属、源极金属和Y栅顶部位置处形成开口；
进行金属蒸镀沉积，在Y栅顶部位置形成Y栅举高金属，在漏极金属、源极金属位置形成第一金属层；
蚀刻去除第二光刻胶。
2.根据权利要求1所述的一种Y栅半导体器件制造方法，其特征在于，还包括步骤：沉积第二氮化物层，并在氮化物层上蚀刻露出第一金属层顶部位置。
3.根据权利要求2所述的一种Y栅半导体器件制造方法，其特征在于，还包括步骤：在漏极金属、源极金属位置的第一金属层上形成第二金属层。
4.根据权利要求1到3任一项所述的一种Y栅半导体器件制造方法，其特征在于：所述外延片包括有依次堆叠的半导体材料衬底层、场效应半导体器件结构层。
5.根据权利要求1到3任一项所述的一种Y栅半导体器件制造方法，其特征在于：所述第一光刻胶为正性光刻胶。
6.根据权利要求1到3任一项所述的一种Y栅半导体器件制造方法，其特征在于：所述第二光刻胶为负性光刻胶。
7.一种Y栅半导体器件，其特征在于，所述半导体器件由权利要求1到6任意一项的一种Y栅半导体器件制造方法制得。
8.根据权利要求7所述的一种Y栅半导体器件，其特征在于，所述Y栅举高金属高度与在漏极金属、源极金属处第一金属层高度相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810570863.0A CN108766888B (zh) | 2018-06-05 | 2018-06-05 | 一种y栅半导体器件制造方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810570863.0A CN108766888B (zh) | 2018-06-05 | 2018-06-05 | 一种y栅半导体器件制造方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108766888A true CN108766888A (zh) | 2018-11-06 |
| CN108766888B CN108766888B (zh) | 2019-06-21 |
Family
ID=63999964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810570863.0A Active CN108766888B (zh) | 2018-06-05 | 2018-06-05 | 一种y栅半导体器件制造方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108766888B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429063A (zh) * | 2019-06-28 | 2019-11-08 | 福建省福联集成电路有限公司 | 一种低噪声值的半导体器件制造方法及器件 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2729510C1 (ru) * | 2019-12-27 | 2020-08-07 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) | Способ формирования металлического y-образного затвора сверхвысокочастотного транзистора |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358885A (en) * | 1992-08-19 | 1994-10-25 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a field effect transistor with a T-shaped gate electrode and reduced capacitance |
| JPH0964066A (ja) * | 1995-08-28 | 1997-03-07 | Denso Corp | 電界効果トランジスタ及びその製造方法 |
| CN101162731A (zh) * | 2006-10-12 | 2008-04-16 | 三菱电机株式会社 | 场效应晶体管及其制造方法 |
-
2018
- 2018-06-05 CN CN201810570863.0A patent/CN108766888B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358885A (en) * | 1992-08-19 | 1994-10-25 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a field effect transistor with a T-shaped gate electrode and reduced capacitance |
| JPH0964066A (ja) * | 1995-08-28 | 1997-03-07 | Denso Corp | 電界効果トランジスタ及びその製造方法 |
| CN101162731A (zh) * | 2006-10-12 | 2008-04-16 | 三菱电机株式会社 | 场效应晶体管及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429063A (zh) * | 2019-06-28 | 2019-11-08 | 福建省福联集成电路有限公司 | 一种低噪声值的半导体器件制造方法及器件 |
| CN110429063B (zh) * | 2019-06-28 | 2021-12-10 | 福建省福联集成电路有限公司 | 一种低噪声值的半导体器件制造方法及器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108766888B (zh) | 2019-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101920715B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| US20190252282A1 (en) | Semiconductor Device with a Passivation Layer and Method for Producing Thereof | |
| US8916909B2 (en) | Semiconductor device and method for fabricating a semiconductor device | |
| CN106486543A (zh) | 半导体器件及其制造方法 | |
| CN106847895B (zh) | 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法 | |
| CN103811461A (zh) | 内连线结构和其制作方法 | |
| CN108766888B (zh) | 一种y栅半导体器件制造方法及半导体器件 | |
| CN108565210B (zh) | 一种半导体器件制造方法及半导体器件 | |
| KR101067124B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| WO2020052204A1 (zh) | 一种基于电荷分部调制的高线性毫米波器件 | |
| CN108922924B (zh) | 一种多层自对准y栅晶体管器件制造方法及晶体管器件 | |
| CN108336021A (zh) | GaN HEMT器件的通孔制备方法 | |
| CN108922850B (zh) | 一种y栅晶体管器件制造方法及晶体管器件 | |
| US6597053B1 (en) | Integrated circuit arrangement with a number of structural elements and method for the production thereof | |
| US20230029763A1 (en) | Interconnect metal openings through dielectric films | |
| CN107919397A (zh) | 一种高线性场效应晶体管器件及其制作方法 | |
| KR20190032161A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN110383487A (zh) | 用于半导体器件的肖特基接触结构以及用于形成这种肖特基接触结构的方法 | |
| CN209804659U (zh) | 一种igbt芯片的产品结构 | |
| KR102392556B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4834951B2 (ja) | Ｌｅｄ素子形成方法 | |
| CN111293171A (zh) | 一种igbt芯片的设计结构、产品结构及其制造方法 | |
| US20230377974A1 (en) | Moat coverage with dielectric film for device passivation and singulation | |
| CN116072531B (zh) | 一种在半导体功能区侧面制作电极的方法 | |
| CN117976621B (zh) | 一种先通孔氮化镓高电子迁移率晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |