CN108336021A - GaN HEMT器件的通孔制备方法 - Google Patents
GaN HEMT器件的通孔制备方法 Download PDFInfo
- Publication number
- CN108336021A CN108336021A CN201810168894.3A CN201810168894A CN108336021A CN 108336021 A CN108336021 A CN 108336021A CN 201810168894 A CN201810168894 A CN 201810168894A CN 108336021 A CN108336021 A CN 108336021A
- Authority
- CN
- China
- Prior art keywords
- hole
- layer
- area
- sic substrate
- hole area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 37
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 claims abstract description 6
- 102000013275 Somatomedins Human genes 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 19
- 238000005516 engineering process Methods 0.000 claims description 17
- 238000009713 electroplating Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005260 corrosion Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 140
- 235000012431 wafers Nutrition 0.000 description 27
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
本发明适用于半导体技术领域，提供了一种GaN HEMT器件的通孔制备方法，该方法包括：在晶圆的势垒层的上表面生长介质层；其中，所述晶圆包括SiC衬底、所述SiC衬底上表面的GaN外延层和所述GaN外延层上表面的势垒层；去除所述介质层与第一通孔区对应的部分，露出势垒层，形成一个第一通孔；在形成第一通孔后的所述晶圆的源电极区制作正面源电极；依次去除所述SiC衬底与第二通孔区对应的部分、所述GaN外延层与第二通孔区对应的部分和所述势垒层与第二通孔区对应的部分，形成一个第二通孔；在所述SiC衬底的下表面和所述第二通孔的侧壁和顶壁上均生长第一金属层，所述第一金属层与所述正面源电极相连本发明能够精确控制通孔尺寸，提高通孔刻蚀工艺的一致性和稳定性。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种的GaN HEMT器件的通孔制备方法。
背景技术
GaNHEMT(High Electron Mobility Transistor，高电子迁移率晶体管)具备优异的功率及频率特性，高击穿和低噪声等特性，广泛应用于移动通信、雷达、高速电力电子开关等领域。在GaN HEMT器件的制作过程中，通孔刻蚀工艺十分关键。SiC衬底GaNHEMT器件的通孔刻蚀通常采用背面刻蚀工艺，即首先刻蚀数十微米的SiC，然后继续刻蚀GaN外延层和势垒层，刻蚀至正面金属层终止。由于SiC键能大，并且需要刻蚀数十微米，导致从背面刻蚀至正面金属时通孔尺寸难以精确控制，使器件的一致性和稳定性难以达到更高的要求。
发明内容
有鉴于此，本发明实施例提供了一种的GaN HEMT器件的通孔制备方法，以解决现有技术中通孔尺寸难以精确控制的问题。
本发明实施例的提供了一种GaN HEMT器件的通孔制备方法，包括：
在晶圆的势垒层的上表面生长介质层；其中，所述晶圆包括SiC衬底、所述SiC衬底上表面的GaN外延层和所述GaN外延层上表面的势垒层；
去除所述介质层与第一通孔区对应的部分，露出势垒层，形成一个第一通孔；
在形成第一通孔后的所述晶圆的源电极区制作正面源电极；其中，所述源电极区包含所述第一通孔区；
依次去除所述SiC衬底与第二通孔区对应的部分、所述GaN外延层与第二通孔区对应的部分和所述势垒层与第二通孔区对应的部分，形成一个第二通孔；其中，所述第二通孔区包含所述第一通孔区；
在所述SiC衬底的下表面和所述第二通孔的侧壁和顶壁上均生长第一金属层，所述第一金属层与所述正面源电极相连。
可选的，所述依次去除所述SiC衬底与第二通孔区对应的部分、所述GaN外延层与第二通孔区对应的部分和所述势垒层与第二通孔区对应的部分，包括：
通过溅射工艺在所述SiC衬底的下表面溅射第一种子层；
通过电镀工艺在所述第一种子层的下表面与第一区域对应的部分电镀Ni金属层，所述第一区域为所述晶圆除所述第二通孔区以外的区域；
通过刻蚀工艺依次刻蚀所述第一种子层与所述第二通孔区对应的部分和所述SiC衬底与所述第二通孔区对应的部分；
通过湿法腐蚀工艺去除所述Ni金属层和剩余的所述第一种子层；
通过干法刻蚀工艺或湿法腐蚀工艺分别去除所述GaN外延层与第二通孔区对应部分和所述势垒层与所述第二通孔区对应的部分。
进一步的，所述在所述SiC衬底的下表面和所述第二通孔的侧壁和顶壁上均生长第一金属层，包括：
通过溅射工艺在所述SiC衬底的下表面和所述第二通孔的侧壁和顶壁溅射第二种子层；
通过电镀工艺在所述第二种子层的表面电镀Au金属层。
更进一步的，所述第一种子层和所述第二种子层均包括TiW层和所述TiW层下表面的Au层。
可选的，所述依次去除所述SiC衬底与第二通孔区对应的部分、所述GaN外延层与第二通孔区对应的部分和所述势垒层与第二通孔区对应的部分之前，所述方法还包括：
将所述SiC衬底的厚度减薄至50微米至100微米。
进一步的，所述将所述SiC衬底的厚度减薄至50微米至100微米之前，所述方法还包括：
将所述晶圆固定在载体上，其中，所述晶圆的正面与所述载体接触。
进一步的，所述Ni金属层的厚度为3微米至10微米。
可选的，所述介质层为氮化硅层、二氧化硅层、氮氧化硅层或其中两种以上的组合形成的复合层。
可选的，所介质层的厚度为100纳米至300纳米。
本发明实施例与现有技术相比存在的有益效果是：本发明实施例通过在晶圆的势垒层的上表面生长介质层，并刻蚀介质层形成一个第一通孔，第一通孔的尺寸作为HEMT器件的通孔尺寸，然后再减薄SiC衬底，从晶圆背面刻蚀SiC衬底、GaN外延层和势垒层形成一个第二通孔，最后在SiC衬底的下表面和第二通孔的侧壁和顶壁上均生长第一金属层，第一金属层与正面源电极相连，从而制备出HEMT器件的通孔。本发明实施例从晶圆正面定义通孔尺寸，避免从背面刻蚀通孔导致通孔尺寸难以控制，能够精确控制通孔尺寸，提高通孔刻蚀工艺的一致性和稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的GaN HEMT器件的通孔制备方法的实现流程示意图；
图2是本发明实施例提供的GaN HEMT器件的通孔制备方法的结构示意图；
图3是本发明实施例提供的GaN HEMT器件的通孔制备方法中步骤S104的实现方法结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
请参考图1，GaN HEMT器件的通孔制备方法包括：
步骤S101，在晶圆的势垒层的上表面生长介质层；其中，所述晶圆包括SiC衬底、所述SiC衬底上表面的GaN外延层和所述GaN外延层上表面的势垒层。
在本发明实施例中，请参考图2(1)，晶圆从下至上依次为SiC衬底201、GaN外延层202和势垒层203。晶圆的上表面为势垒层203的上表面，即晶圆的正面，晶圆的下表面为SiC衬底201的下表面，即晶圆的背面。势垒层203与GaN外延层之间形成二维电子气，势垒层203包括AlN外延层和AlN外延层上表面的AlGaN外延层，通常情况下，AlN外延层很薄。势垒层203的材质还可以为能够与GaN外延层之间形成二维电子气的其他材质，在此不做限定。另外，晶圆为半导体领域中常规的GaN晶圆，除了包括SiC衬底201、GaN外延层202和势垒层203之外，还可以包括SiC衬底201和GaN外延层202之间的AlN缓冲层。
请参考图2(2)，通过化学气相淀积(Chemical Vapor Deposition,CVD)工艺在势垒层203的上表面淀积一层介质层204，介质层204为氮化硅层、二氧化硅层、氮氧化硅层或其中两种以上的组合形成的复合层，优选的，介质层204采用单层氮化硅层，简单实用。介质层的厚度为100纳米至300纳米。通过介质层204能够精确定义通孔的尺寸，并能够实现GaNHEMT器件的表面钝化，提高器件的稳定性及可靠性。
步骤S102，去除所述介质层与第一通孔区对应的部分，露出势垒层，形成一个第一通孔。
在本发明实施例中，请参考图2(3)，通过第一通孔205定义器件的通孔的尺寸。通过光刻和刻蚀工艺刻蚀介质层204与第一通孔区对应的部分，露出势垒层203，形成第一通孔205。
步骤S103，在形成第一通孔后的所述晶圆的源电极区制作正面源电极；其中，所述源电极区包含所述第一通孔区。
在本发明实施例中，请参考图2(4)，源电极区为器件的源电极所在的区域，在源电极区制备源电极。源电极区包含第一通孔区，一种实现方式中，源电极区与第一通孔区相同，另一种实现方式中，源电极区包括第一通孔区和第一通孔区向周边扩展的区域。在源电极区制作正面源电极206，且形成正面源电极206的金属层完全覆盖第一通孔205。制作正面源电极206的工艺为制作电极的常规半导体工艺，在此不再赘述。
步骤S104，依次去除所述SiC衬底与第二通孔区对应的部分、所述GaN外延层与第二通孔区对应的部分和所述势垒层与第二通孔区对应的部分，形成一个第二通孔；其中，所述第二通孔区包含所述第一通孔区。
在本发明实施例中，请参考图2(5)，依次去除SiC衬底201与第二通孔区对应的部分、GaN外延层202与第二通孔区对应的部分和势垒层203与第二通孔区对应的部分，形成一个第二通孔209。一种实现方式中，第二通孔区与源电极区相同，使形成的第二通孔209的尺寸与第一通孔205的尺寸相同。另一种实现方式中，第二通孔区包括源电极区，并向源电极区周边扩展，使形成的第二通孔209的尺寸大于第一通孔205的尺寸。本实施例中的尺寸均为器件的横截面尺寸。通过双面对准曝光的方法使第一通孔的位置与第二通孔的位置对应。源电极区与第二通孔区的尺寸可以相同也可以不同，在此不做限定。
应理解的是，步骤S104之前，还包括制备正面图形的其他工艺，包括但不限于制作栅电极207、漏电极208和形成钝化保护层，这些工艺步骤均为制备HEMT器件的常规工艺步骤，不作为本发明实施例的改进，在此不再赘述。
可选的，步骤S104之前，所述方法还包括：将所述SiC衬底的厚度减薄至50微米至100微米。
在本发明实施例中，SiC衬底201通常不小于300微米，通过磨片工艺将SiC衬底201减薄至50微米至100微米，以避免SiC衬底201太厚，不利于有源区散热，并且，能够降低背面刻蚀SiC衬底201的难度。
进一步的，所述将所述SiC衬底的厚度减薄至50微米至100微米之前，所述方法还包括：将所述晶圆固定在载体上，其中，所述晶圆的正面与所述载体接触。
在本发明实施例中，将晶圆粘贴或键合在载体上，防止在后续的工艺中，晶圆正面的图形区域被破坏。
可选的，步骤S104的具体实现方式为：通过溅射工艺在所述SiC衬底的下表面溅射第一种子层；通过电镀在所述第一种子层的下表面与第一区域对应的部分电镀Ni金属层，所述第一区域为除所述第二通孔区以外的区域；通过刻蚀工艺依次刻蚀所述第一种子层与所述第二通孔区对应的部分和所述SiC衬底与所述第二通孔区对应的部分；通过湿法腐蚀工艺去除所述Ni金属层和剩余的所述第一种子层；通过干法刻蚀工艺或湿法腐蚀工艺分别去除所述GaN外延层与第二通孔区对应部分和所述势垒层与所述第二通孔区对应的部分。
在本发明实施例中，请参考图3(1)，通过溅射工艺在SiC衬底201的下表面溅射一层第一种子层211，第一种子层211包括TiW层和TiW层下表面的Au层，其中，TiW层作为粘附层及阻挡层，Au层能够防止TiW层被氧化。请参考图3(2)至3(3)，通过光刻工艺在第一种子层211的下表面与第二通孔区对应的部分涂覆光刻胶层212，再通过电镀工艺在晶圆的下表面电镀Ni金属层213，然后去除光刻胶层212，从而在第一种子层211的下表面与第一区域对应的部分形成Ni金属层213。Ni金属层213作为刻蚀掩膜层，Ni金属层213的厚度根据SiC衬底201的厚度和刻蚀速率及选择比决定，例如，若刻蚀75微米的SiC衬底201，SiC和Ni的刻蚀选择比为10:1，则Ni金属层213的厚度要大于7.5微米，优选为9微米。作为优选的实施方式，Ni金属层213的厚度为3微米至10微米。
请参考图3(4)，通过刻蚀工艺去除第一种子层211与第二通孔区对应的部分和所述SiC衬底201与第二通孔区对应的部分，其中，在刻蚀SiC衬底201时，初始采用高速刻蚀，刻蚀速率为0.8μm/min至1.2μm/min，刻蚀至SiC衬底201剩余5微米至10微米时，采用慢速高选择比刻蚀。
请参考图3(5)和3(6)，通过湿法腐蚀工艺去除Ni金属层213和剩余的第一种子层211；通过干法刻蚀工艺或湿法腐蚀工艺分别去除GaN外延层202与第二通孔区对应的部分和势垒层203与第二通孔区对应的部分，形成第二通孔209。
步骤S105，在所述SiC衬底的下表面和所述第二通孔的侧壁和顶壁上均生长第一金属层，所述第一金属层与所述正面源电极相连。
在本发明实施例中，请参考图2(6)，在SiC衬底201的下表面和通孔209的侧壁和顶壁上均生长第一金属层210，第一金属层210与所述正面源电极206相连，形成源电极。
可选的，步骤S105的具体实现方式为：通过溅射工艺在所述SiC衬底的下表面和所述第二通孔的侧壁和顶壁溅射第二种子层；通过电镀工艺在所述第二种子层的表面电镀Au金属层。
在本发明实施例中，第二种子层的材质与第一种子层的结构相同，均包括TiW层和形成于TiW层下表面的Au层。通过电镀工艺电镀的Au金属层作为导电层，厚度一般大于1微米。
本发明实施例通过在晶圆的上表面生长介质层204，并刻蚀介质层204形成第一通孔205，第一通孔的尺寸作为HEMT器件的通孔尺寸，然后完成器件正面工艺后，再将SiC衬底201减薄，从晶圆背面刻蚀SiC衬底201、GaN外延层202和势垒层203形成第二通孔209，最后在SiC衬底201的下表面和第二通孔209的侧壁和顶壁上均生长第一金属层210，第一金属层210与正面源电极相连，从而制备出HEMT器件的通孔。本发明实施例从晶圆正面定义通孔尺寸，避免从背面刻蚀通孔导致通孔尺寸难以控制，能够提高通孔刻蚀工艺的一致性和稳定性。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (9)
1.一种GaN HEMT器件的通孔制备方法，其特征在于，包括：
在晶圆的势垒层的上表面生长介质层；其中，所述晶圆包括SiC衬底、所述SiC衬底上表面的GaN外延层和所述GaN外延层上表面的势垒层；
去除所述介质层与第一通孔区对应的部分，露出势垒层，形成一个第一通孔；
在形成第一通孔后的所述晶圆的源电极区制作正面源电极；其中，所述源电极区包含所述第一通孔区；
依次去除所述SiC衬底与第二通孔区对应的部分、所述GaN外延层与第二通孔区对应的部分和所述势垒层与第二通孔区对应的部分，形成一个第二通孔；其中，所述第二通孔区包含所述第一通孔区；
在所述SiC衬底的下表面和所述第二通孔的侧壁和顶壁上均生长第一金属层，所述第一金属层与所述正面源电极相连。
2.如权利要求1所述的GaN HEMT器件的通孔制备方法，其特征在于，所述依次去除所述SiC衬底与第二通孔区对应的部分、所述GaN外延层与第二通孔区对应的部分和所述势垒层与第二通孔区对应的部分，包括：
通过溅射工艺在所述SiC衬底的下表面溅射第一种子层；
通过电镀工艺在所述第一种子层的下表面与第一区域对应的部分电镀Ni金属层，所述第一区域为所述晶圆除所述第二通孔区以外的区域；
通过刻蚀工艺依次刻蚀所述第一种子层与所述第二通孔区对应的部分和所述SiC衬底与所述第二通孔区对应的部分；
通过湿法腐蚀工艺去除所述Ni金属层和剩余的所述第一种子层；
通过干法刻蚀工艺或湿法腐蚀工艺分别去除所述GaN外延层与第二通孔区对应部分和所述势垒层与所述第二通孔区对应的部分。
3.如权利要求2所述的GaN HEMT器件的通孔制备方法，其特征在于，所述在所述SiC衬底的下表面和所述第二通孔的侧壁和顶壁上均生长第一金属层，包括：
通过溅射工艺在所述SiC衬底的下表面和所述第二通孔的侧壁和顶壁溅射第二种子层；
通过电镀工艺在所述第二种子层的表面电镀Au金属层。
4.如权利要求3所述的GaN HEMT器件的通孔制备方法，其特征在于，所述第一种子层和所述第二种子层均包括TiW层和所述TiW层下表面的Au层。
5.如权利要求1所述的GaN HEMT器件的通孔制备方法，其特征在于，所述依次去除所述SiC衬底与第二通孔区对应的部分、所述GaN外延层与第二通孔区对应的部分和所述势垒层与第二通孔区对应的部分之前，所述方法还包括：
将所述SiC衬底的厚度减薄至50微米至100微米。
6.如权利要求5所述的GaN HEMT器件的通孔制备方法，其特征在于，所述将所述SiC衬底的厚度减薄至50微米至100微米之前，所述方法还包括：
将所述晶圆固定在载体上，其中，所述晶圆的正面与所述载体接触。
7.如权利要求2所述的GaN HEMT器件的通孔制备方法，其特征在于，所述Ni金属层的厚度为3微米至10微米。
8.如权利要求1所述的GaN HEMT器件的通孔制备方法，其特征在于，所述介质层为氮化硅层、二氧化硅层、氮氧化硅层或其中两种以上的组合形成的复合层。
9.如权利要求1至8所述的GaN HEMT器件的通孔制备方法，其特征在于，所介质层的厚度为100纳米至300纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810168894.3A CN108336021A (zh) | 2018-02-28 | 2018-02-28 | GaN HEMT器件的通孔制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810168894.3A CN108336021A (zh) | 2018-02-28 | 2018-02-28 | GaN HEMT器件的通孔制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108336021A true CN108336021A (zh) | 2018-07-27 |
Family
ID=62930212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810168894.3A Pending CN108336021A (zh) | 2018-02-28 | 2018-02-28 | GaN HEMT器件的通孔制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108336021A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883590A (zh) * | 2020-08-03 | 2020-11-03 | 厦门市三安集成电路有限公司 | 氮化镓基半导体器件及其制作方法 |
| CN112992678A (zh) * | 2021-02-05 | 2021-06-18 | 中国电子科技集团公司第十三研究所 | 基于金刚石衬底的GaN场效应晶体管的制备方法 |
| CN113394282A (zh) * | 2021-06-01 | 2021-09-14 | 上海新微半导体有限公司 | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101335247A (zh) * | 2007-06-29 | 2008-12-31 | 富士通株式会社 | 半导体器件及其制造方法 |
| JP2009302151A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| GB2504614A (en) * | 2012-07-17 | 2014-02-05 | Element Six Technologies Us Corp | Complimentary Heterojunction Field Effect Transistor |
-
2018
- 2018-02-28 CN CN201810168894.3A patent/CN108336021A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101335247A (zh) * | 2007-06-29 | 2008-12-31 | 富士通株式会社 | 半导体器件及其制造方法 |
| JP2009302151A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| GB2504614A (en) * | 2012-07-17 | 2014-02-05 | Element Six Technologies Us Corp | Complimentary Heterojunction Field Effect Transistor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883590A (zh) * | 2020-08-03 | 2020-11-03 | 厦门市三安集成电路有限公司 | 氮化镓基半导体器件及其制作方法 |
| CN112992678A (zh) * | 2021-02-05 | 2021-06-18 | 中国电子科技集团公司第十三研究所 | 基于金刚石衬底的GaN场效应晶体管的制备方法 |
| CN112992678B (zh) * | 2021-02-05 | 2022-09-13 | 中国电子科技集团公司第十三研究所 | 基于金刚石衬底的GaN场效应晶体管的制备方法 |
| CN113394282A (zh) * | 2021-06-01 | 2021-09-14 | 上海新微半导体有限公司 | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 |
| CN113394282B (zh) * | 2021-06-01 | 2021-12-28 | 上海新微半导体有限公司 | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108336021A (zh) | GaN HEMT器件的通孔制备方法 | |
| CN108878511B (zh) | 基于金刚石的镓面极性氮化镓器件制造方法 | |
| US10600917B2 (en) | Field effect transistor and manufacturing method thereof | |
| CN109920757B (zh) | 一种提高化合物半导体器件可靠性能的背段工艺 | |
| WO2022166472A1 (zh) | 基于金刚石衬底的GaN场效应晶体管的制备方法 | |
| KR101841632B1 (ko) | 고전자이동도 트랜지스터 및 그의 제조방법 | |
| CN110047744A (zh) | T型栅制备方法 | |
| CN108807162A (zh) | T型栅制备方法 | |
| CN108766888B (zh) | 一种y栅半导体器件制造方法及半导体器件 | |
| CN108565210B (zh) | 一种半导体器件制造方法及半导体器件 | |
| CN114566550B (zh) | 一种垂直氮化镓肖特基二极管及其制备方法 | |
| CN108922924B (zh) | 一种多层自对准y栅晶体管器件制造方法及晶体管器件 | |
| KR20180037878A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN111192927B (zh) | 氧化镓肖特基二极管及其制作方法 | |
| CN116072531B (zh) | 一种在半导体功能区侧面制作电极的方法 | |
| CN108288605A (zh) | Si基GaN器件的通孔制备方法 | |
| WO2019165975A1 (zh) | GaN基器件欧姆接触电极的制备方法 | |
| US20230060982A1 (en) | Semiconductor device structure and method for forming the same | |
| US20220254632A1 (en) | Preparation Method of GaN Field Effect Transistor Based on Diamond Substrate | |
| CN108922850B (zh) | 一种y栅晶体管器件制造方法及晶体管器件 | |
| CN103325671A (zh) | 一种在半导体表面制造t形栅极的方法 | |
| CN218241854U (zh) | 基于背栅控制的增强型器件 | |
| TWI813489B (zh) | 電晶體結構及其製造方法 | |
| CN113540229B (zh) | 半导体器件及其制作方法 | |
| KR102392556B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180727 |
|
| RJ01 | Rejection of invention patent application after publication |