CN101335247A - 半导体器件及其制造方法 - Google Patents

Abstract

本发明提供一种半导体器件及其制造方法，该方法包括在绝缘衬底上形成GaN层和n型AlGaN层，然后在这些层上形成栅电极、源电极和漏电极。接着在源电极、GaN层和n型AlGaN层中形成开口至少到达绝缘衬底的表面。然后在开口中形成镍(Ni)层。之后从后侧进行干法蚀刻工艺，同时用镍(Ni)层充当蚀刻阻挡层，在绝缘衬底中形成导孔到达镍(Ni)层。然后形成导孔布线，导孔布线从导孔的内部延伸到绝缘衬底的后表面。本发明能够减少与形成导孔相关的产量下降现象。

Description

半导体器件及其制造方法

相关申请的交叉参考

本申请基于并要求2007年6月29日提交的日本专利申请No.2007-172345和2008年2月15日提交的日本专利申请No.2008-034974的优先权，这两个申请的全部内容通过参考合并在本申请中。

技术领域

本发明涉及一种半导体器件及其制造方法，这种半导体器件设置有氮化镓(GaN)基底(base)高电子迁移率晶体管(HEMT)等等。

背景技术

近年来，因为氮化镓的物理特性，所以希望将氮化镓基底半导体器件，例如GaN基底HEMT等等，应用于高功率和高速的器件。为了改善GaN基底半导体器件的高频特性，导孔布线结构的单元是降低源极电感和热辐射所必须的。

下面说明制造GaN基底HEMT的传统方法。图1A至图1X是按照工艺顺序示出制造GaN基底HEMT的传统方法的剖视图。

首先如图1A所示，在碳化硅(SiC)制成的绝缘衬底101的表面上方依次形成GaN层102和n型AlGaN层103。绝缘衬底101的厚度约350μm，GaN层102和n型AlGaN层103的总厚度约2μm。然后，在n型AlGaN层103上选择性地形成源电极104s、栅电极104g和漏电极104d。之后，在n型AlGaN层103上方形成SiN层105，SiN层105覆盖源电极104s、栅电极104g和漏电极104d。

然后如图1B所示，在SiN层105上形成抗蚀剂图案151，抗蚀剂图案151设置有与源电极104s相应的开口151s以及与漏电极104d相应的开口151d。抗蚀剂图案151的厚度约1μm。

接着如图1C所示，用抗蚀剂图案151作为掩模，通过将SiN层105图案化，在源电极104s之上形成与开口151s匹配的接触孔105s，在漏电极104d之上形成与开口151d匹配的接触孔105d。

然后如图1D所示，将抗蚀剂图案151去除，在SiN层105和源电极104s上方重新形成抗蚀剂图案152，抗蚀剂图案152设置有与源电极104s相应的开口152s，开口152s小于开口151s。抗蚀剂图案152的厚度约1μm。开口152s的直径约150μm。

接着如图1E所示，用抗蚀剂图案152作为掩模，通过对源电极104s进行离子研磨(ion-milling)，形成开口106。

之后，将抗蚀剂图案152去除，并且如图1F所示，在绝缘衬底101前侧的整个表面上方形成由钛(Ti)层和镍(Ni)层、或者由钛(Ti)层和铜(Cu)层组成的堆叠体作为籽晶层107。

然后如图1G所示，在籽晶层107上方形成抗蚀剂图案153，抗蚀剂图案153设置有与源电极104s的外侧周边相应的开口153s。抗蚀剂图案153的厚度约3μm。然后，通过电镀工艺在开口153s的内侧、在籽晶层107上形成厚度约1.2μm的镍(Ni)层108。

然后如图1H所示，将抗蚀剂图案153去除。

之后如图1I所示，通过离子研磨工艺，将籽晶层107的从镍(Ni)层108暴露出的部分去除。同时镍(Ni)层108也被去除一小部分，镍(Ni)层108的最后得到的厚度约1μm。

然后如图1J所示，在绝缘衬底101前侧的整个表面上方形成由钛(Ti)层、铂(Pt)层和金(Au)层组成的堆叠体作为籽晶层109。

接着如图1K所示，在籽晶层109上方形成抗蚀剂图案154，抗蚀剂图案154设置有与源电极104s的外侧周边相应的开口以及与漏电极104d的外侧周边相应的开口。抗蚀剂图案154的厚度约1μm。接着，通过电镀工艺在抗蚀剂图案154的每个开口中、在籽晶层109上形成厚度约1μm的金(Au)层110。

之后如图1L所示，将抗蚀剂图案154去除。

然后如图1M所示，通过离子研磨工艺，将籽晶层109的从金(Au)层110暴露出的部分去除。同时金(Au)层110也被去除一小部分，金(Au)层110的最后得到的厚度约0.6μm。

接着如图1N所示，在绝缘衬底101前侧的整个表面上方形成表面保护层111，并将绝缘衬底101的前后反转。然后，通过抛光绝缘衬底101的后表面，将绝缘衬底101的厚度调节到大约150μm。

之后如图1O所示，在绝缘衬底101的后部上方形成由钛(Ti)层和镍(Ni)层、或者由钛(Ti)层和铜(Cu)层组成的堆叠体作为籽晶层112。然后在籽晶层112上形成抗蚀剂图案155，抗蚀剂图案155覆盖与源电极104s相应的部分。抗蚀剂图案155的厚度约3μm，且其直径约100μm。接着，通过电镀工艺在籽晶层112上方除了抗蚀剂图案155之外的区域中形成厚度约3.2μm的镍(Ni)层113。

接着如图1P所示，将抗蚀剂图案155去除。然后通过离子研磨工艺，将籽晶层112的从镍(Ni)层113暴露出的部分去除。同时镍(Ni)层113也被去除一小部分，镍(Ni)层113的最后得到的厚度约3μm。

之后如图1Q所示，用镍(Ni)层113作为掩模，通过对绝缘衬底101进行干法蚀刻工艺，形成导孔(via hole)101s。在此干法蚀刻工艺中，使用六氟化硫(SF₆)气体和氧气(O₂)组成的混合气体。

然后如图1R所示，用镍(Ni)层113作为掩模，通过对GaN层102和n型AlGaN层103进行干法蚀刻工艺，使导孔101s得以到达籽晶层107。在此干法蚀刻工艺中使用氯气(Gl₂)。在此干法蚀刻工艺中，镍(Ni)层108和籽晶层107充当蚀刻阻挡层。

接着如图1S所示，在导孔101s中和镍(Ni)层113上方形成抗蚀剂层156。

接着如图1T所示，通过对抗蚀剂层156进行曝光和显影，使得抗蚀剂层156只留在导孔101s中。

之后如图1U所示，通过离子研磨工艺将镍(Ni)层113和籽晶层112去除。

然后如图1V所示，将抗蚀剂层156去除。接着，通过离子研磨工艺，将籽晶层107的从导孔101s暴露出的部分去除。然后，在绝缘衬底101后侧的整个表面上方形成由钛(Ti)层、铂(Pt)层和金(Au)层组成的堆叠体作为籽晶层114。

接着如图1W所示，通过电镀工艺在籽晶层114上方形成厚度约10μm的金(Au)层115。

如图1X所示，将绝缘衬底101的前后反转，并去除表面保护层111。

传统上，GaN基底HEMT就是通过与上面相似的方法制造的。

但是，用这种传统制造方法不容易进行导孔101s的形成和延伸工艺。

例如，用SiC制成的绝缘衬底101的干法蚀刻速度要受导孔101s的直径等因素的影响，并且它的平面内分布(in-plane distribution)大。因此，传统上，为了通过让导孔101s能够可靠地到达GaN层102，来达到获得高产量的目的，而进行过蚀刻。在绝缘衬底101正常的干法蚀刻条件下，SiC和镍(Ni)的蚀刻选择比为100以上，但是，SiC与GaN、AlGaN之间的蚀刻选择比低至大约20到30。GaN层102和n型AlGaN层103的总厚度薄至大约2μm。因此，过蚀刻的结果是，剩余GaN层102与n型AlGaN层103之比的变化更大。例如，当绝缘衬底101的干法蚀刻速度的变化(平面内分布)大约为±5％时，为了达到形成深度为150μm的导孔101s的目的，应该要进行33％的过蚀刻(相应于SiC厚度50μm的蚀刻量)。SiC与GaN、AlGaN之间的蚀刻选择比应该为25。在这种情况下，虽然在有些部分剩余0.4μm的GaN层102，但是在其它部分GaN层102和n型AlGaN层103被完全去除。如果从这种状态下进行剩余GaN层102和n型AlGaN层103的干法蚀刻，那么在GaN层102和n型AlGaN层103被完全去除的区域，籽晶层107和镍(Ni)层108不能充当蚀刻阻挡层，因此这些层所在区域仍然被蚀刻。因为镍(Ni)层108的厚度约1μm，所以镍(Ni)层108也可能被去除。

如果将镍(Ni)层108做得更厚，就可以避免被完全去除，但在这种情况下会出现其它问题。也就是说，形成镍(Ni)层108之后，要形成金(Au)层110就必须形成抗蚀剂图案154(图1K)，但是如果镍(Ni)层108的厚度超过1μm，比如说大约3μm，那么厚度会不一致，并且图案容易出现变形，除非形成的抗蚀剂图案154很厚。换言之，图案的开口精度容易下降。同时，为了防止这种问题，如果形成的抗蚀剂图案154很厚，就难以以高分辨率形成抗蚀剂图案154。因为上述情况，因此在传统的制造方法中，将镍(Ni)层108的厚度保持为大约1μm。

在绝缘衬底101的干法蚀刻工艺(图1Q)以及GaN层102和n型AlGaN层103的干法蚀刻工艺(图1R)中，将镍(Ni)层113用作金属掩模。因此，可以在同一个腔室中进行两次干法蚀刻。但是在这种情况下，在绝缘衬底101的干法蚀刻过程中使用的六氟化硫(SF₆)有残留，由于这种效应，GaN层102和n型AlGaN层103的蚀刻速度变得不稳定。图2是示出本发明人为了确认而进行的ICP干法蚀刻实验的结果的曲线图。图2中●示出当只有氯气(Cl₂)作为蚀刻气体以30sccm的流速供应时的蚀刻速度，◆示出当除了氯气(Cl₂)之外还以30sccm的流速混合氮气(N₂)时的蚀刻速度，▲示出当除了氯气(Cl₂)之外还以30sccm的流速混合六氟化硫(SF₆)气体时的蚀刻速度。在所有测量中，将天线功率设定为150W，将偏置功率设定为10W。如图2所示，当只供应氯气(Cl₂)时，能获得54nm/min的蚀刻速度，即使通过混合氮气(N₂)稀释，也能获得大约40nm/min的蚀刻速度。同时，在混合六氟化硫(SF₆)气体的情况下，蚀刻速度明显下降到2nm/min，即使流速只有1sccm。因此，即使只有少量六氟化硫(SE₆)气体残留在腔室中时，GaN层102和n型AlGaN层103的蚀刻速度也会明显下降。因此，在传统方法中，对GaN层102和n型AlGaN层103进行干法蚀刻之前，将腔室抽真空或者用氯等离子体来清洁腔室，这样就需要更长的时间用于处理。此外，为了缩短处理时间，可能要在同一个腔室中进行的处理(干法蚀刻)是用两套干法蚀刻设备独立地进行的，或者是用设置有多个腔室的干法蚀刻设备在两个独立的腔室中进行的。

通过这些方法，可以减少残留在腔室中的六氟化硫(SF₆)的影响。但当六氟化硫(SF₆)粘附在绝缘衬底101等部件上时，就难以消除其影响。

例如参看日本专利申请特开平No.2004-363563和2004-327604。

发明内容

根据本发明的一个方案，一种制造半导体器件的方法，包括以下步骤：在衬底上方形成化合物半导体层；在所述化合物半导体层上形成栅电极、源电极和漏电极；在所述化合物半导体层中形成开口，所述开口至少到达所述衬底的表面；在所述开口中形成传导层，所述传导层耦接到所述源电极；从所述衬底的后侧进行干法蚀刻工艺，同时将所述传导层充当蚀刻阻挡层，以形成到达所述传导层的导孔；以及形成导孔布线，所述导孔布线从所述导孔的内部延伸到所述衬底的后表面。

根据本发明的另一方案，一种制造半导体器件的方法，包括以下步骤：在绝缘衬底上方形成化合物半导体层；在所述化合物半导体层上形成栅电极、源电极和漏电极；在所述源电极和所述化合物半导体层中形成开口，所述开口至少到达所述绝缘衬底的表面；在所述开口中形成传导层；从所述绝缘衬底的后侧进行干法蚀刻工艺，同时将所述传导层充当蚀刻阻挡层，以形成到达所述传导层的导孔；以及形成导孔布线，所述导孔布线从所述导孔的内部延伸到所述绝缘衬底的后表面。

根据本发明的再一方案，一种半导体器件，包括：衬底，其中形成有导孔；化合物半导体层，位于所述衬底上方；栅电极、源电极和漏电极，位于所述化合物半导体层上；以及导孔布线，从所述导孔的内部延伸到所述衬底的后表面，其中，在所述化合物半导体层中形成有到达所述导孔布线的开口，且在所述开口中形成有耦接到所述源电极的传导层。

根据本发明的又一方案，一种半导体器件，包括：绝缘衬底，其中形成有导孔；化合物半导体层，位于所述绝缘衬底上方；栅电极、源电极和漏电极，位于所述化合物半导体层上；以及导孔布线，从所述导孔的内部延伸到所述绝缘衬底的后表面，其中，在所述源电极和所述化合物半导体层中形成有到达所述导孔布线的开口，且在所述开口中形成有传导层。

附图说明

图1A至图1X是示出制造GaN基底HEMT的传统方法的剖视图；

图2是示出ICP干法蚀刻实验的结果的曲线图

图3是示出根据第一实施例的GaN基底HEMT结构的剖视图；

图4A至图4Y是按照工艺顺序示出制造根据第一实施例的GaN基底HEMT的方法的剖视图；

图5A至图5D是按照工艺顺序示出制造根据第二实施例的GaN基底HEMT的方法的剖视图；

图6A至图6D是按照工艺顺序示出制造根据第三实施例的GaN基底HEMT的方法的剖视图；

图7A至图7D是按照工艺顺序示出制造根据第四实施例的GaN基底HEMT的方法的剖视图；

图8A至图8C是按照工艺顺序示出制造根据第五实施例的GaN基底HEMT的方法的剖视图；

图9A是示出经过高速蚀刻之后的状态的剖视图；

图9B是示出经过湿处理之后的状态的剖视图；

图10A是示出位于绝缘衬底1上方的改变层81的示意图；

图10B是示出位于绝缘衬底1下方的改变层82的示意图；

图10C是示出用SPM(硫酸/过氧化氢混合物)处理之后的状态的示意图；

图11是示出在保持改变层81的同时进行处理的情况下的问题的示意图；

图12是示出在保持改变层82的同时进行处理的情况下的问题的示意图；

图13是示出天线功率与改变层厚度之间的关系的曲线图；

图14是示出用2kW的天线功率形成导孔之后钽(Ta)层的示意图；

图15是示出在针孔中产生的改变层的示意图；

图16A至图16U是按照工艺顺序示出制造根据第六实施例的GaN基底HEMT的方法的剖视图；

图17A是示出第六实施例中前侧的布局的示意图；

图17B是示出第六实施例中后侧的布局的示意图；

图18A至图18Q是按照工艺顺序示出制造根据第七实施例的GaN基底HEMT的方法的剖视图；

图19是示出第七实施例中导孔1s的底部的剖视图；

图20A至图20B是按照工艺顺序示出制造根据第八实施例的GaN基底HEMT的方法的剖视图；

图21是示出第八实施例中导孔1s的底部的剖视图；

图22A至图22B是按照工艺顺序示出制造根据第九实施例的GaN基底HEMT的方法的剖视图；

图23是示出第九实施例中导孔1s的底部的剖视图；以及

图24是示出制造根据第十实施例的GaN基底HEMT的方法的剖视图。

具体实施方式

下面参照附图详细说明本发明的各个实施例。

-第一实施例-

首先说明本发明的第一实施例。图1是示出根据第一实施例的GaN基底HEMT的剖视图。

第一实施例中，例如在碳化硅(SiC)制成的绝缘衬底1的表面上方依次形成GaN层2和n型AlGaN层3。在n型AlGaN层3上选择性地形成源电极4s、栅电极4g和漏电极4d。在n型AlGaN层3上方还形成SiN层5，SiN层5覆盖源电极4s、栅电极4g和漏电极4d。在SiN层5、源电极4s、n型AlGaN层3以及GaN层2中形成到达绝缘衬底1的开口6，并在绝缘衬底1中形成连接到开口6的导孔1s。在开口6中形成籽晶层7，籽晶层7与源电极4s以及镍(Ni)层8接触，并在镍(Ni)层8上形成籽晶层9和金(Au)层10。在SiN层5中还形成到达漏电极4d的开口，并形成从该开口的内侧延伸到SiN层5的表面的另一籽晶层9和另一金(Au)层10。在导孔1s内侧和绝缘衬底1的后表面上方形成导孔布线16，导孔布线16由籽晶层14和金(Au)层15组成。

在这样的GaN基底HEMT中，当形成导孔1s时，镍(Ni)层8充当蚀刻阻挡层。此时，因为镍(Ni)层8到达绝缘衬底1的表面，所以导孔1s根本不会到达GaN层2。因此，即使在形成导孔1s时蚀刻速度存在平面内分布，也可以通过过蚀刻对其进行补偿。因为镍(Ni)层8的底部不是出现在n型AlGaN层3的表面上，而是出现在绝缘衬底1的表面上，所以只是为了可靠地形成导孔1s而进行过蚀刻不会使得镍(Ni)层8消失。此外，因为镍(Ni)层8的表面与栅电极4g以及漏电极4d之间的高度差与传统的高度差大致相同，所以能够防止图案产生变形，即使在形成金(Au)层10时没有使用特别厚的抗蚀剂图案也是如此。

换言之，采用上述结构可以减少与形成导孔1s相关的产量下降现象。

下面说明制造与第一实施例相关的GaN基底HEMT的方法。图4A至图4Y是按照工艺顺序示出制造根据第一实施例的GaN基底HEMT的方法的剖视图。

首先如图4A所示，例如在碳化硅(SiC)制成的绝缘衬底1的表面上方依次形成GaN层2和n型AlGaN层3。绝缘衬底1的厚度约350μm，GaN层2的厚度约2μm，n型AlGaN层3的厚度约25nm。然后，在n型AlGaN层3上选择性地形成源电极4s、栅电极4g和漏电极4d。接着，在n型AlGaN层3上方形成SiN层5，SiN层5覆盖源电极4s、栅电极4g和漏电极4d。在形成源电极4s、栅电极4g和漏电极4d时，例如形成钛(Ti)层，然后在钛(Ti)层上方形成铝(Al)层。

之后如图4B所示，在SiN层5上方形成抗蚀剂图案51，抗蚀剂图案51设置有与源电极4s相应的开口51s以及与漏电极4d相应的开口51d。抗蚀剂图案51的厚度约1μm。

然后如图4C所示，用抗蚀剂图案51作为掩模，通过将SiN层5图案化，在源电极4s上方形成与开口51s匹配的接触孔5s，在漏电极4d上方形成与开口51d匹配的接触孔5d。当将SiN层5图案化后，例如以2∶30的流量比向腔室内供应SF₆和CHF₃，在天线功率设定为500W、偏置功率设定为50W的条件下进行干法蚀刻。此时的蚀刻速度约为0.24μm/min。

接着将抗蚀剂图案51去除，然后如图4D所示，在SiN层5和源电极4s上方重新形成抗蚀剂图案52，抗蚀剂图案52设置有开口52s，开口52s小于开口51s并相应于源电极4s。抗蚀剂图案52的厚度约10μm。也就是说，所形成的抗蚀剂图案52比传统方法中制备的抗蚀剂图案152更厚。开口52s的直径约150μm。即使抗蚀剂图案52的厚度约10μm，也能够高精度地形成直径约150μm的开口52s。

然后如图4E所示，用抗蚀剂图案52作为掩模，通过对源电极104s进行离子研磨，形成开口6。铝(Al)层的研磨速度约28nm/min，钛(Ti)层的研磨速度约15nm/min，这些层组成源电极4s。

之后如图4F所示，用抗蚀剂图案52作为掩模，通过对n型AlGaN层3和GaN层2进行干法蚀刻，使开口6得以到达绝缘衬底1。在干法蚀刻工艺中使用氯基气体，例如氯气(Cl₂)。使用ICP干法蚀刻设备来进行干法蚀刻工艺，将天线功率设定为200W或100W、偏置功率设定为50W或20W。在这种情况下n型AlGaN层3和GaN层2的蚀刻速度为大约0.2μm/min。应注意，本实施例中，对源电极4s的离子研磨是直接在对n型AlGaN层3和GaN层2的干法蚀刻之前进行的，但是不使用对n型AlGaN层3和GaN层2的蚀刻速度有影响的气体。因此，能够以适当的蚀刻速度进行n型AlGaN层3和GaN层2的干法蚀刻。

注意，可允许开口6到达绝缘衬底1内部。

然后，将抗蚀剂图案52去除。并且如图4G所示，在绝缘衬底1前侧的整个表面上方，通过溅射工艺形成由钛(Ti)层和镍(Ni)层、或者由钛(Ti)层和铜(Cu)层组成的堆叠体作为籽晶层7。钛(Ti)层的厚度约10nm，镍(Ni)层的厚度约100nm，铜(Cu)层的厚度约200nm。

接着如图4H所示，在籽晶层7上方形成抗蚀剂图案53，抗蚀剂图案53设置有与源电极4s的外侧周边相应的开口53s。抗蚀剂图案53的厚度约3μm。

接着如图4I所示，通过电镀工艺在开口53s内、在籽晶层7上形成厚度约3.2μm的镍(Ni)层8。镍(Ni)层8例如是以50℃至60℃在热电镀液(hot bath)中形成的。在这种情况下电镀速度约0.5μm/min。

之后如图4J所示，将抗蚀剂图案53去除。然后通过离子研磨工艺，将籽晶层7的从镍(Ni)层8暴露出的部分去除。同时镍(Ni)层8也被去除一小部分，镍(Ni)层8的最后得到的厚度约3μm。n型AlGaN层3的表面与镍(Ni)层8的表面之间的距离约1μm。此值与传统制造方法中镍(Ni)层108的厚度(n型AlGaN层103的表面与镍(Ni)层108的表面之间的距离)几乎相同。形成籽晶层7的钛(Ti)层的研磨速度约15nm/min，镍(Ni)层的研磨速度约25nm/min，铜(Cu)层的研磨速度约53nm/min。

接着如图4K所示，在绝缘衬底1前侧的整个表面上方，通过溅射工艺形成由钛(Ti)层、铂(Pt)层和金(Au)层组成的堆叠体作为籽晶层9。钛(Ti)层的厚度约10nm，铂(Pt)层的厚度约50nm，金(Au)层的厚度约200nm。

接着如图4L所示，在籽晶层9上方形成抗蚀剂图案54，抗蚀剂图案54设置有与源电极4s的外侧周边相应的开口以及与漏电极4d的外侧周边相应的开口。抗蚀剂图案54的厚度约1μm。接着，通过电镀工艺在抗蚀剂图案54的各个开口的内部、籽晶层9上形成厚度约1μm的金(Au)层10。金(Au)层10例如是以55℃至65℃在金(Au)电镀液中形成的。在这种情况下电镀速度约0.5μm/min。

然后如图4M所示，将抗蚀剂图案54去除。然后通过离子研磨工艺，将籽晶层9的从金(Au)层10暴露出的部分去除。同时金(Au)层10也被去除一小部分，金(Au)层10的最后得到的厚度约0.6μm。钛(Ti)层9的研磨速度约15nm/min，铂(Pt)层的研磨速度约30nm/min，金(Au)层的研磨速度约50nm/min，这些层组成籽晶层9。

然后如图4N所示，在绝缘衬底1前侧的整个表面上方形成表面保护层11，并将绝缘衬底1的前后反转。然后，通过抛光绝缘衬底1的后表面，将绝缘衬底1的厚度调节到大约150μm。

然后如图4O所示，在绝缘衬底1的后表面上方，通过溅射工艺形成由钛(Ti)层和镍(Ni)层、或者由钛(Ti)层和铜(Cu)层组成的堆叠体作为籽晶层12。钛(Ti)层的厚度制作成约10nm，镍(Ni)层的厚度制作成约100nm，铜(Cu)层的厚度制作成约200nm。之后，在籽晶层12上形成抗蚀剂图案55，抗蚀剂图案55覆盖与源电极4s相应的部分。抗蚀剂图案55的厚度约3μm，直径约100μm。通过电镀工艺在籽晶层12上方的除了抗蚀剂图案55之外的区域中形成厚度约3.2μm的镍(Ni)层13。镍(Ni)层13例如是以50℃至60℃在热电镀液中形成的。在这种情况下电镀速度约0.5μm/min。

接着如图4P所示，将抗蚀剂图案55去除。然后通过离子研磨工艺，将籽晶层12的从镍(Ni)层13暴露出的部分去除。同时镍(Ni)层13也被去除一小部分，镍(Ni)层13的最后得到的厚度约3μm。钛(Ti)层的研磨速度约15nm/min，镍(Ni)层的研磨速度约25nm/min，铜(Cu)层的研磨速度约53nm/min，这些层组成籽晶层12。

之后如图4Q所示，用镍(Ni)层13作为掩模，通过对绝缘衬底1进行干法蚀刻，来形成导孔1s。在干法蚀刻过程中，使用氟基气体，例如六氟化硫(SF₆)气体与氧气(O₂)组成的混合气体。干法蚀刻工艺使用ICP干法蚀刻设备，将天线功率设定为900W、偏置功率设定为150W。在这种情况下，用SiC制成的绝缘衬底1的蚀刻速度约0.75μm/min。绝缘衬底1与镍(Ni)层13之间的蚀刻选择比约为100。

应注意，因为用SiC制成的绝缘衬底1的干法蚀刻速度的平面内分布可能较大，所以优选进行过蚀刻。例如，如果估计绝缘衬底1的干法蚀刻速度的变化(平面内分布)大约为±5％，为了形成深度为150μm的导孔1s，要进行33％的过蚀刻(相应于SiC厚度50μm的蚀刻量)。

然后如图4R所示，在导孔1s中和镍(Ni)层13上方形成抗蚀剂层56。

接着如图4S所示，通过对抗蚀剂层56进行曝光和显影，使得抗蚀剂层56只留在导孔1s中。留下的抗蚀剂层56充当保护层。

然后如图4T所示，通过使用氩离子的离子研磨工艺和/或使用稀释硝酸的湿法蚀刻工艺，将镍(Ni)层13和籽晶层12去除。镍(Ni)层13的研磨速度约25nm/min，使用稀释硝酸的湿法蚀刻速度约50nm/min。

之后如图4U所示，将抗蚀剂层56去除。

然后如图4V所示，通过离子研磨工艺，将籽晶层7的从导孔暴露出的部分去除。钛(Ti)层的研磨速度约15nm/min，镍(Ni)层的研磨速度约25nm/min，铜(Cu)层的研磨速度约53nm/min，这些层组成籽晶层7。

接着如图4W所示，在绝缘衬底1后侧的整个表面上方，通过溅射工艺形成由钛(Ti)层、铂(Pt)层和金(Au)层组成的堆叠体作为籽晶层14。钛(Ti)层的厚度约10nm，铂(Pt)层的厚度约50nm，金(Au)层的厚度约200nm。

然后如图4X所示，通过电镀工艺在籽晶层14上方形成厚度约10μm的金(Au)层15。金(Au)层15例如是以55℃至65℃在金(Au)电镀液中形成的。在这种情况下电镀速度约0.5μm/min。导孔布线16例如由金(Au)层15和籽晶层14组成。注意，当通过电镀工艺在直径约100μm、深度约150μm的导孔1s中形成金(Au)层15时，金(Au)层15只形成在导孔1s的底部和侧部上，因此导孔1s没有被完全填充。

之后如图4Y所示，将绝缘衬底1的前后反转，并将表面保护层11去除。如果必要，通过形成布线(未示出)等等来完成GaN基底HEMT。

通过上面这样的方法，当形成导孔1s时，因为充当蚀刻阻挡层的籽晶层7和镍层8的底部与形成绝缘衬底1中导孔1s的区域接触，并且在它们之间不存在GaN层2和n型AlGaN层3，所以即使在进行过蚀刻时，也不可能过度蚀刻GaN层2和n型AlGaN层3。此外，因为镍(Ni)层8较厚，所以镍(Ni)层8不会因为过蚀刻而消失，而是可靠地充当蚀刻阻挡层。此外，虽然镍(Ni)层8比传统的镍(Ni)层108更厚，但是因为镍(Ni)层8的表面与n型AlGaN层3的表面之间的距离小到1μm，所以即使在抗蚀剂图案54的厚度被制作成1μm那么薄时，也容易使得抗蚀剂图案54的厚度均匀。因此，图案不可能出现变形，能够保持图案的高开口精度。此外，因为在蚀刻GaN层2和n型AlGaN层3之前不用SF₆对绝缘衬底进行干法蚀刻，所以当对GaN层2和n型AlGaN层3进行干法蚀刻时，不可能受到残留SF₆的影响。

因此，根据本实施例，能够可靠地将镍(Ni)层8用作蚀刻阻挡层，同时保证通过过蚀刻得到高产量。因此，可以在减少工艺步骤数量的同时获得高产量，从而降低制造成本。

-第二实施例-

下面说明第二实施例。在第二实施例中，去除金属掩模的方法与第一实施例不同。图5A至图5D是按照工艺顺序示出制造根据第二实施例的GaN暴底HEMT的方法的剖视图。

在第二实施例中，首先，与第一实施例相似，进行处理直到形成导孔1s(图4Q)。接着如图5A所示，用氩离子进行离子研磨。在离子研磨过程中，使得氩离子的入射角小于D/W的反正切，其中D是绝缘衬底1的厚度(μm)，W是导孔1s的直径(μm)。结果如图5B所示，当去除充当金属掩模的镍(Ni)层13和籽晶层12时，因为防止了氩离子到达导孔1s的底部，所以籽晶层7和镍(Ni)层8保留。

然后如图5C所示，用氩离子进行离子研磨。在离子研磨过程中，将氩离子的入射角设定为90度。结果如图5D所示，籽晶层7的从导孔1s暴露出的部分被去除。

之后，与第一实施例相似，进行形成籽晶层14(图4W)之后的处理。

根据第二实施例，获得与通过第一实施例获得的相似的效果，同时，与第一实施例相比，能够减少工艺步骤的数量，这是因为形成抗蚀剂层56等步骤变成不必要的。

-第三实施例-

下面说明第三实施例。在第三实施例中，去除金属掩模的方法与第一、第二实施例不同。图6A至图6D是按照工艺顺序示出制造根据第三实施例的GaN基底HEMT的方法的剖视图。

在第三实施例中，首先，与第一实施例相似，进行处理直到形成导孔1s(图4Q)。接着如图6A所示，在导孔1s中和镍(Ni)层13上方形成旋涂玻璃(SOG)层31。为了形成SOG层31，首先，通过旋涂方法，例如以1500rpm的转速在绝缘衬底1前侧的整个表面上方涂上SOG涂液，将导孔1s内部以涂液填充。接着，以大约300℃的温度进行烘烤，将SOG涂液固化。这样就形成了SOG层31。

形成SOG层31以后，用氢氟酸缓冲腐蚀液(buffered hydrofluoric acid)等等对SOG层31进行回蚀，如图6B所示，使得高度低于绝缘衬底1的厚度的SOG层31保留在导孔1s中。对SOG层31进行回蚀，直到它与镍(Ni)层13以及籽晶层12分离为止。残留的SOG层31充当保护层。

接着如图6C所示，通过使用氩离子的离子研磨工艺和/或使用稀释硝酸的湿法蚀刻工艺，将镍(Ni)层13和籽晶层12去除。

之后如图6D所示，将SOG层31去除。

之后，与第一实施例相似，进行去除部分籽晶层7(图4V)之后的处理。

根据第三实施例，获得与通过第一实施例所获得的相似的效果，同时，与第一实施例相比，能够减少工艺步骤的数量，这是因为抗蚀剂层56的曝光和显影等步骤变成不必要的。

应注意，作为要在导孔1s中形成的保护层，可形成绝缘层，例如苯并环丁烯(benzocyclobutene，BCB)层、聚酰亚胺(polyimide)层等等，来代替SOG层31。此外，为了蚀刻这些层，可进行干法蚀刻。至于SOG涂液，可以使用有机SOG，也可以使用无机SOG。

-第四实施例-

下面说明第四实施例。在第四实施例中，形成导孔布线的方法与第一实施例不同。图7A至图7D是按照工艺顺序示出制造根据第四实施例的GaN基底HEMT的方法的剖视图。

在第四实施例中，首先，与第一实施例相似，进行处理直到形成导孔1s(图4Q)。然后如图7A所示，通过使用氩离子的离子研磨工艺，将籽晶层7的从导孔1s暴露出的部分去除。此时，有一部分镍(Ni)层13被去除，但是大部分镍(Ni)层13保留。

接着如图7B所示，在绝缘衬底1后侧的整个表面上方，通过溅射工艺形成由钛(Ti)层、铂(Pt)层和金(Au)层组成的堆叠体作为籽晶层14。钛(Ti)层的厚度约10nm，铂(Pt)层的厚度约50nm，金(Au)层的厚度约200nm。

然后如图7C所示，通过电镀工艺在籽晶层14上方形成厚度约10μm的金(Au)层15。

之后如图7D所示，将绝缘衬底1的前后反转，并将表面保护层11去除。然后，通过形成布线(未示出)等等来完成GaN基底HEMT。

根据第四实施例，获得与通过第一实施例所获得的相似的效果，同时，与第一实施例相比，能够减少工艺步骤的数量，这是因为去除镍(Ni)层13和籽晶层12的步骤变成不必要的。

-第五实施例-

下面说明第五实施例。在第五实施例中，形成导孔布线的方法与第一实施例不同。图8A至图8C是按照工艺顺序示出制造根据第五实施例的GaN基底HEMT的方法的剖视图。

在第五实施例中，首先，与第一实施例相似，进行处理直到去除籽晶层7的部分(图4V)。然后如图8A所示，在绝缘衬底1后侧的整个表面上通过溅射工艺形成由钛(Ti)层、氮化钽(TaN)层和铜(Cu)层组成的堆叠体作为籽晶层41。钛(Ti)层的厚度约10nm，氮化钽(TaN)层的厚度约40nm，铜(Cu)层的厚度约200nm。

然后如图8B所示，通过电镀工艺在籽晶层41上形成铜(Cu)层42。

之后如图8C所示，将绝缘衬底1的前后反转，并将表面保护层11去除。然后，形成布线(未示出)等等来完成GaN基底HEMT。

根据第五实施例，获得与通过第一实施例获得的相似的效果。此外，虽然根据第一实施例，难以用金(Au)层15来填充导孔1s的内部，但是根据第五实施例，可以用铜(Cu)层42完全填充导孔1s的内部。通常，用金锡(AuSn)焊料等等将GaN基底HEMT焊接在封装上。因此，如同第一至第四实施例，当导孔1s没有被导孔布线16完全填充时，金锡(AuSn)焊料等等就会进入导孔1s，而当金锡(AuSn)焊料等等固化时就会发生破裂现象。反之，在第五实施例中，因为导孔1s被导孔布线16完全填充，所以能够避免这种破裂现象的发生。

注意，第一至第五实施例可以适当地组合。

-蚀刻速度的提高-

在第一实施例中，将SiC制成的绝缘衬底1的蚀刻速度设定为大约0.75μm/min，不过为了提高生产量，优选将蚀刻速度提高。但是当以2μm/min以上的速度进行高速蚀刻时，因为绝缘衬底1的温度变得太高，并且等离子体能量被给予ICP干法蚀刻设备，所以在充当金属掩模的籽晶层12、镍(Ni)层13与绝缘衬底1之间发生反应。此外，在充当蚀刻阻挡层的籽晶层7、镍(Ni)层8与绝缘衬底1之间也发生反应。结果如图9A所示，在这些层的界面附近形成改变层81、82。图10A是示出位于绝缘衬底1上方的改变层81的SEM照片，图10B是示出位于绝缘衬底1下方的改变层82的SEM照片。此外，因为侧面蚀刻的影响，使得导孔1s在上端比金属掩模的开口更大。当本发明人检查改变层81、82的传导性时，发现改变层81、82没有传导性。

在第一实施例中，在去除了充当金属掩模的镍(Ni)层13和籽晶层12以后形成籽晶层14和金(Au)层15。但是对于第一实施例来说，不可能通过类似处理来去除改变层81，如图9B所示。本发明人试图用硫酸和过氧化氢的混合溶液(SPM：硫酸/过氧化氢混合物)来去除改变层81，但是未能去除改变层81，如图10C所示。因此，有必要选择是在改变层81保留时形成籽晶层14和金(Au)层15，还是在通过其它方法，在将改变层81去除以后再形成籽晶层14和金(Au)层15。但是已经理解，即使做了选择也不大可能获得有利的结果。

例如，当改变层81保留时，如果试图进行进一步处理，籽晶层14和金(Au)层15不可能形成在改变层81的后侧，如图11所示。结果，会出现没有形成籽晶层14和金(Au)层15的区域，或者出现不具有规定厚度的区域。在没有获得规定厚度的区域，在使用中也许会有大电流通过，从而出现中断(break)。

作为去除改变层81的处理，可列出例如离子研磨等等物理处理方法，但是这种处理要求的时间长，并且生产量提高的程度低。

考虑到上述因素，优选地是进行处理，而不产生改变层81。

至于改变层82，当按照本来的样子保留改变层82时，不可能形成籽晶层14和金(Au)层15。这是因为改变层82未表现出具有传导性，所以也不能保证导孔布线16与镍(Ni)层8之间的传导性，如图12所示。因此，当形成改变层82时，必须将它去除。但是与改变层81的情况相似，去除处理需要拖延时间周期。因此，可认为优选地是，首先不要产生改变层82。

作为本申请的发明人对能够防止产生改变层81的方法进行努力研究的结果，已经理解，在第一实施例中，形成钽(Ta)层而不是钛(Ti)层用于籽晶层12是适当的。换言之，如图13所示，当将钛(Ti)层和铜(Cu)层组成的堆叠体用于籽晶层12时，随着在绝缘衬底1的蚀刻中天线功率的增加，改变层81变厚，但是，当使用钽(Ta)层和铜(Cu)层组成的堆叠体时，根本不形成改变层81。图14是示出以2kW的天线功率形成导孔以后的钽(Ta)层的SEM照片。

类似地，已经理解，为了防止产生改变层82，在第一实施例中形成钽(Ta)层而不是钛(Ti)层用于籽晶层7是成功的。

但是，当钽(Ta)层薄到能够出现针孔时，因为在铜(Cu)层与绝缘衬底1之间有可能出现局部接触，所以在这些地方可能出现改变层。图15是示出针孔中产生的改变层的SEM照片。

-第六实施例-

下面说明第六实施例。在第六实施例中，导孔的位置以及用于镍(Ni)层13的籽晶层的材料与第一实施例不同。图16A至图16U是按照工艺顺序示出制造根据第六实施例的GaN基底HEMT的方法的剖视图。

在第六实施例中，首先如图16A所示，例如在碳化硅(SiC)制成的绝缘衬底1的表面上方依次形成GaN层2和n型AlGaN层3。接着在n型AlGaN层3上的有源区91中选择性地形成源电极4s、栅电极4g和漏电极4d。然后，在n型AlGaN层3上方形成SiN层5，SiN层5覆盖源电极4s、栅电极4g和漏电极4d。之后类似于第一实施例，在SiN层5中形成接触孔5s、5d。

然后，在SiN层5上方形成抗蚀剂图案62，抗蚀剂图案62设置有开口62s，开口62s位于无源区92中。抗蚀剂图案62的厚度约10μm。换言之，形成的抗蚀剂图案62比传统方法中制备的抗蚀剂图案152更厚。开口62s的直径约150μm。即使将抗蚀剂图案62的厚度制作成约10μm时，也可高精度地形成直径约150μm的开口62s。接着用抗蚀剂图案62作为掩模，将SiN层5图案化，在无源区92中形成与开口62s匹配的开口。在将SiN层5图案化时，例如以2∶30的流量比将SF₆和CHF₃供应到腔室中，在天线功率设定为500W、偏置功率设定为50W的条件下，进行干法蚀刻。

之后类似于第一实施例，通过用抗蚀剂图案62作为掩模对n型AlGaN层3和GaN层2进行干法蚀刻，来形成到达绝缘衬底1的开口6，如图16B所示。注意，开口6可以一直到达绝缘衬底1内部。

然后将抗蚀剂图案62去除，并且如图16C所示，在绝缘衬底1前侧的整个表面上方，通过溅射工艺形成由钛(Ti)层和镍(Ni)层、或者由钛(Ti)层和铜(Cu)层组成的堆叠体作为籽晶层7。

接着如图16D所示，在籽晶层7上方形成抗蚀剂图案63，抗蚀剂图案63设置有开口63s，开口63s位于无源区92中并暴露出整个开口6。抗蚀剂图案63的厚度约3μm。

然后如图16E所示，在开口63s的内部，通过电镀工艺在籽晶层7上形成厚度约3.2μm的镍(Ni)层8。

之后如图16F所示，将抗蚀剂图案63去除。然后通过离子掩模工艺将籽晶层7的从镍(Ni)层8暴露出的部分去除。同时镍(Ni)层8也被去除一小部分，镍(Ni)层8的最后得到的厚度约3μm。n型AlGaN层3的表面与镍(Ni)层8的表面之间的距离约1μm。

接着如图16G所示，在绝缘衬底1前侧的整个表面上方，通过溅射工艺形成由钛(Ti)层、铂(Pt)层和金(Au)层组成的堆叠体作为籽晶层9。

然后如图16H所示，在籽晶层9上方形成抗蚀剂图案64，抗蚀剂图案64设置有包围整个的源电极4s和镍(Ni)层8的开口以及与漏电极4d的外侧周边相应的开口。抗蚀剂图案64的厚度约1μm。之后，在抗蚀剂图案64的各个开口的内部，通过电镀工艺在籽晶层9上形成厚度约1μm的金(Au)层10。

然后如图16I所示，将抗蚀剂图案64去除。接着通过离子研磨工艺，将籽晶层9的从金(Au)层10暴露出的部分去除。同时金(Au)层10也被去除一小部分，金(Au)层10的最后得到的厚度约0.6μm。

接着如图16J所示，在绝缘衬底1前侧的整个表面上方形成表面保护层11，并将绝缘衬底1的前后反转。然后，通过抛光绝缘衬底1的后表面，将绝缘衬底的厚度调节到大约150μm。

然后如图16K所示，在绝缘衬底1的后侧上方，通过溅射工艺形成由钽(Ta)层21a和铜(Cu)层21b组成的堆叠体作为籽晶层21。钽(Ta)层21a的厚度制作成约20nm，铜(Cu)层21b的厚度制作成约200nm。

接着如图16L所示，在籽晶层21上形成抗蚀剂图案65，抗蚀剂图案65覆盖与镍(Ni)层8相应的部分。抗蚀剂图案65的厚度约3μm，直径约100μm。然后，通过电镀工艺，在除了抗蚀剂图案65之外的区域中，在籽晶层21上方形成厚度约3.2μm的镍(Ni)层13。

之后如图16M所示，将抗蚀剂图案65去除。接着通过离子研磨工艺，将籽晶层21的从镍(Ni)层13暴露出的部分去除。同时镍(Ni)层13也被去除一小部分，镍(Ni)层13的最后得到的厚度约3μm。

接着如图16N所示，用镍(Ni)层13作为掩模，通过对绝缘衬底1进行干法蚀刻，形成导孔1s。在干法蚀刻过程中，使用氟基气体，例如六氟化硫(SF₆)气体和氧气(O₂)组成的混合气体。使用ICP干法蚀刻设备，将天线功率设定为2kW、偏置功率设定为200W。此时，用SiC制成的绝缘衬底1的蚀刻速度为2μm/min以上。换言之，蚀刻是以数倍于第一实施例中速度那么快的速度进行的。此外，通过干法蚀刻，虽然可能产生改变层82，但是不会产生改变层81。这是因为形成了钽(Ta)层21a。

然后，通过物理处理，例如离子研磨等方法，将改变层82的至少一部分去除，使得导孔1s能够到达镍(Ni)层8，如图16O所示。之后，在导孔1s内、镍(Ni)层13上方形成抗蚀剂层66。

然后如图16P所示，通过对抗蚀剂层66进行曝光和显影，使抗蚀剂层66只保留在导孔1s中。残留的抗蚀剂层66充当保护层。

接着如图16Q所示，通过使用SPM等等的湿法蚀刻工艺，将镍(Ni)层13和铜(Cu)层21b去除。

然后如图16R所示，通过使用氢氟酸水溶液等等的湿法蚀刻工艺，将钽(Ta)层21a去除。也可以通过离子研磨工艺将钽(Ta)层21a去除。因为钽(Ta)层21a的厚度约20nm，所以能够短时间内通过离子研磨工艺将其去除。

然后如图16S所示，将抗蚀剂层56去除。然后，在绝缘衬底1后侧的整个表面上方，通过溅射工艺形成由钛(Ti)层、铂(Pt)层和金(Au)层组成的堆叠体作为籽晶层14。

接着如图16T所示，通过电镀工艺在籽晶层14上方形成厚度约10μm的金(Au)层15。导孔布线16由金(Au)层15和籽晶层14组成。当通过电镀工艺在直径约100μm、深度约150μm的导孔1s中形成金(Au)层15时，金(Au)层15只形成在导孔1s的底部和侧部上，因此导孔没有被完全填充。

之后如图16U所示，将绝缘衬底1的前后反转，并将表面保护层11去除。如果必要，通过形成布线(未示出)等等来完成GaN基底HEMT。

根据第六实施例，因为将钽(Ta)层21a用于籽晶层21，所以在形成导孔1s期间，能够使得蚀刻速度快到数倍于第一实施例中的蚀刻速度，同时防止产生改变层81。因此，即使考虑到去除改变层82时，生产量也明显高于第一实施例的生产量。

应注意，将表面保护层11去除以后，从绝缘衬底1的前表面侧观察到的布局如同图17A，从后表面侧观察到的布局如同图17B。换言之，虽然在图16U中未示出，但是存在耦接到栅电极4g的金(Au)层10，如图17A所示。注意，虽然图17A所示的布局简单，但是采用多指栅极结构能够提高输出。此外，通过安装电阻器、电容器等元件，可形成单片微波集成电路(monolithic microwave integrated circuit，MMIC)。

-第七实施例-

下面说明第七实施例。在第七实施例中，用于镍(Ni)层8和镍(Ni)层13的籽晶层的材料与第六实施例不同。图18A至图18Q是按照工艺顺序示出制造根据第七实施例的GaN基底HEMT的方法的剖视图。

在第七实施例中，首先，与第六实施例相似，进行处理直到去除抗蚀剂图案62(图16C)。然后如图18A所示，在绝缘衬底1前侧的整个表面上方，通过溅射工艺形成由钽(Ta)层22a和铜(Cu)层22b组成的堆叠体作为籽晶层22。钽(Ta)层22a的厚度设定为大约20nm，铜(Cu)层22b的厚度设定为大约200nm。

接着如图18B所示，在籽晶层22上方形成抗蚀剂图案63，抗蚀剂图案63设置有开口63s，开口63s位于无源区92中并暴露出整个开口6。

接着如图18C所示，通过电镀工艺在籽晶层22上形成厚度约3.2μm的镍(Ni)层8。

之后如图18D所示，将抗蚀剂图案63去除。然后通过离子研磨工艺，将籽晶层22的从镍(Ni)层8暴露出的部分去除。同时镍(Ni)层8也被去除一小部分，镍(Ni)层8的最后得到的厚度约3μm。n型AlGaN层3的表面与镍(Ni)层8的表面之间的距离约1μm。

接着如图18E所示，在绝缘衬底1前侧的整个表面上方，通过溅射工艺形成由钛(Ti)层、铂(Pt)层和金(Au)层组成的堆叠体作为籽晶层9。

然后如图18F所示，在籽晶层9上方形成抗蚀剂图案64，抗蚀剂图案64设置有包围整个的源电极4s和镍(Ni)层8的开口以及与漏电极4d的外侧周边相应的开口。之后，在抗蚀剂图案64的各个开口的内部，通过电镀工艺在籽晶层9上形成厚度约1μm的金(Au)层10。

然后如图18G所示，将抗蚀剂图案64去除。接着通过离子研磨工艺，将籽晶层9的从金(Au)层10暴露出的部分去除。同时金(Au)层10也被去除一小部分，金(Au)层10的最后得到的厚度约0.6μm。

接着如图18H所示，在绝缘衬底1前侧的整个表面上方形成表面保护层11，并将绝缘衬底1的前后反转。之后通过抛光绝缘衬底1的后表面，将绝缘衬底1的厚度调节到大约150μm。

然后如图18I所示，在绝缘衬底1的后侧上方，通过溅射工艺形成由钛(Ti)层和镍(Ni)层、或者由钛(Ti)层和铜(Cu)层组成的堆叠体作为籽晶层12。钛(Ti)层的厚度制作成约10nm，镍(Ni)层的厚度制作成约100nm，铜(Cu)层的厚度制作成约200nm。接着类似于第一实施例，在籽晶层12上方形成厚度约3.2μm的镍(Ni)层13。进而，将用于形成镍(Ni)层13的抗蚀剂图案去除。然后，通过离子研磨工艺，将籽晶层12的从镍(Ni)层13暴露出的部分去除。同时镍(Ni)层13也被去除一小部分，最后得到的厚度约3μm。

然后如图18J所示，通过用镍(Ni)层13作为掩模，对绝缘衬底1进行干法蚀刻，来形成导孔1s。在干法蚀刻过程中，使用氟基气体，例如六氟化硫(SF₆)气体和氧气(O₂)组成的混合气体。干法蚀刻工艺使用ICP干法蚀刻设备，将天线功率设定为2kW、偏置功率设定为200W。此时，用SiC制成的绝缘衬底1的蚀刻速度为2μm/min以上。换言之，蚀刻是以数倍于第一实施例中速度那么快的速度进行的。此外，通过干法蚀刻，虽然可能产生变层81，但是不会产生改变层82。这是因为形成了钽(Ta)层22a。此外，将一部分钽(Ta)层22a去除，导孔1s到达铜(Cu)层22b。

然后如图18K所示，在镍(Ni)层13上方、导孔1s内形成抗蚀剂层66。

然后如图18L所示，通过对抗蚀剂层66进行曝光和显影，使得抗蚀剂层66只保留在导孔1s中。残留的抗蚀剂层66充当保护层。

然后如图18M所示，通过使用氩离子的离子研磨工艺和/或使用稀释硝酸的湿法蚀刻工艺，将镍(Ni)层13和改变层81去除。

之后如图18N所示，将抗蚀剂层66去除。

然后如图18O所示，在绝缘衬底1后侧的整个表面上方，通过溅射工艺形成由钛(Ti)层、铂(Pt)层和金(Au)层组成的堆叠体作为籽晶层14。

接着如图18P所示，通过电镀工艺在籽晶层14上方形成厚度约10μm的金(Au)层15。导孔布线16由金(Au)层15和籽晶层14组成。当通过电镀工艺在直径约100μm而深度约150μm的导孔1s中形成金(Au)层15时，金(Au)层15只形成在导孔1s的底部和侧部上，因此导孔没有被完全填充。

之后如图18Q所示，将绝缘衬底1的前后反转，并将表面保护层11去除。如果必要，通过形成布线(未示出)等等来完成GaN基底HEMT。

根据第七实施例，因为将钽(Ta)层22a用于籽晶层22，所以能够在形成导孔1s时使得蚀刻速度高到数倍于第一实施例中的蚀刻速度，同时防止产生改变层82。因此，即使考虑到去除改变层81的步骤，生产量也高于第一实施例的生产量。

-第八实施例-

下面说明第八实施例。在所有实施例中，籽晶层14都不会充分地覆盖导孔1s，或者在形成金(Au)层15之前异物可能会粘附在籽晶层14上。在这种情况下，不形成金(Au)层15，而在上述部分中会出现针孔。在第七实施例中，如图19所示，籽晶层14不是被形成得与镍(Ni)层8接触，而是与铜(Cu)层22b接触。因此，如果出现上述针孔，则铜(Cu)层22b经由针孔接触空气。因为与镍(Ni)相比，铜(Cu)更容易与氧气以及硫反应从而产生改变，所以铜一旦与空气接触，在导孔布线16中就很可能出现中断和/或高电阻。第八实施例用于防止这种问题。图20A至图20B是按照工艺顺序示出制造根据第八实施例的GaN基底HEMT的方法的剖视图。

在第八实施例中，首先类似于第七实施例，进行处理直到形成导孔1s(图18J)。接着如图20A所示，通过离子研磨工艺，将铜(Cu)层22b的从导孔1s暴露出的部分去除。

然后如图20B所示，在绝缘衬底1后侧的整个表面上方，通过溅射工艺形成由钛(Ti)层、铂(Pt)层和金(Au)层组成的堆叠体作为籽晶层14。之后，通过电镀工艺在籽晶层14上形成厚度约10μm的金(Au)层15。之后，将绝缘衬底1的前后反转，并将表面保护层11去除。如果必要，通过形成布线(未示出)等等来完成GaN基底HEMT。

根据上述的第八实施例，如图21所示，籽晶层14的底部与镍(Ni)层8接触。因此，即使金(Au)层15中出现针孔，铜(Cu)层22b经由针孔与空气接触的可能性也极低。

-第九实施例-

下面说明本发明的第九实施例。在第九实施例中，钽(Ta)层22a的厚度与第七实施例不同。图22A至图22B是按照工艺顺序示出制造根据第九实施例的GaN基底HEMT的方法的剖视图。

在第九实施例中，首先，类似于第六、第七实施例进行处理直到去除抗蚀剂图案62(图16C)。然后如图22A所示，在绝缘衬底1前侧的整个表面上方，通过溅射工艺形成由钽(Ta)层22a和铜(Cu)层22b组成的堆叠体作为籽晶层22。第七实施例中将钽(Ta)层22a的厚度设定为大约20nm，但是在本实施例中，将钽(Ta)层22a的厚度设定为大约200nm。

接着，类似于第七实施例，如图22B所示，进行形成抗蚀剂图案63之后的处理。如果必要，通过形成布线(未示出)等等来完成GaN基底HEMT。

根据上述的第九实施例，因为在形成导孔1s期间保留着钽(Ta)层22a，所以籽晶层14的底部与钽(Ta)层22a接触，如图23所示。因此，即使金(Au)层15中出现针孔，铜(Cu)层22b经由针孔与空气接触的可能性也极低。

-第十实施例-

下面说明本发明的第十实施例。第十实施例是第六实施例与第七实施例的组合。图24是示出制造根据第十实施例的GaN基底HEMT的方法的剖视图。

在第十实施例中，如图24所示，形成由钽(Ta)层22a和铜(Cu)层22b组成的堆叠体作为籽晶层22用于镍(Ni)层8。此外，形成由钽(Ta)层21a和铜(Cu)层21b组成的堆叠体作为籽晶层21用于镍(Ni)层13。其它配置与第七实施例相似。

根据上述的第十实施例，能够防止改变层81和82的形成。因此，不需要进行离子研磨等工艺来去除这些层，所以能够进一步提高生产量。

注意，第八或第九实施例可以与第六实施例组合。

此外，在第九至第十实施例中，可以形成钽(Ta)氮化物层来代替钽(Ta)层21a和22a。可以形成用熔点比钛(Ti)熔点高的金属制成的层。这样的金属可以列举出：钒(V)、铬(Cr)、钼(Mo)、铪(HF)、锆(Zr)、铂(Pt)、铑(Rh)、铱(Ir)、铌(Nb)、钌(Ru)、锝(Tc)、钽(Ta)、铼(Re)、锇(Os)以及钨(W)。此外，可以形成用这些金属的氮化物制成的层。表1是这些金属的熔点的列表。其中，优选用高熔点的金属例如钽(Ta)、锇(Os)、铼(Re)或钨(W)制成的层以及用它们的氮化物制成的层。

[表1]

金属元素	熔点(℃)
		钛(Ti)	1668
钒(V)	1905
		铬(Cr)	1875
钼(Mo)	2615
		铪(HF)	2220
锆(Zr)	1852
		铂(Pt)	1769
铑(Rh)	1966
		铱(Ir)	2243
铌(Nb)	2468
		钌(Ru)	2280
锝(Tc)	2170

钽(Ta)	2998
		铼(Re)	3160
锇(Os)	3027
		钨(W)	3380

此外，如同第一至第五实施例，可以形成镍(Ni)层来代替铜(Cu)层21b和22b。

注意，除了SiC衬底之外，也可以使用蓝宝石衬底、硅衬底、氧化锌衬底等等作为衬底。换言之，当在形成导孔期间用氟基气体进行干法蚀刻时，本发明特别有用。

此外，在第一至第五实施例中，导孔1s的位置可与源电极4s分离，如同第六至第十实施例，在第六至第十实施例中，导孔1s的位置可与源电极4s重叠，如同第一至第五实施例。

根据本发明的半导体器件等等，因为导孔与传导层之间的关系适当，所以能够容易地形成需要的导孔。也可以在化合物半导体层中形成开口，不受在衬底中形成导孔时所使用的气体的影响。因此，可以将与形成导孔相关的产量下降现象最小化。

从所有方面来考虑，本发明的各个实施例应视作示例性的而不是限制性的，因此来自于权利要求书的等同物的含义和范围的所有变化都应包含在其中。本发明可以以其它的特殊形式实施，但是不脱离其精神或本质特征。

Claims (20)

1、一种制造半导体器件的方法，包括以下步骤：

在衬底上方形成化合物半导体层；

在所述化合物半导体层上形成栅电极、源电极和漏电极；

在所述化合物半导体层中形成开口，所述开口至少到达所述衬底的表面；

在所述开口中形成传导层，所述传导层耦接到所述源电极；

从所述衬底的后侧进行干法蚀刻工艺，同时将所述传导层充当蚀刻阻挡层，以形成到达所述传导层的导孔；以及

形成导孔布线，所述导孔布线从所述导孔的内部延伸到所述衬底的后表面。

2、根据权利要求1所述的制造半导体器件的方法，其中，在进行所述干法蚀刻工艺时使用含氟气体。

3、根据权利要求1所述的制造半导体器件的方法，其中，形成所述开口的步骤包括以下步骤：用含氯气体蚀刻所述化合物半导体层。

4、根据权利要求1所述的制造半导体器件的方法，其中，所述传导层含镍。

5、根据权利要求1所述的制造半导体器件的方法，其中，所述衬底含氮化硅。

6、根据权利要求1所述的制造半导体器件的方法，还包括以下步骤：在形成所述传导层的步骤之前，在所述开口中形成第一金属层，

其中，所述传导层形成在所述第一金属层上。

7、根据权利要求6所述的制造半导体器件的方法，其中，所述第一金属层包含熔点比钛的熔点高的金属。

8、根据权利要求1所述的制造半导体器件的方法，还包括以下步骤：在形成所述传导层的步骤与形成所述导孔的步骤之间，在所述衬底的后表面上形成金属掩模。

9、根据权利要求8所述的制造半导体器件的方法，其中，所述金属掩模含镍。

10、根据权利要求8所述的制造半导体器件的方法，还包括以下步骤：在形成所述金属掩模的步骤之前，在所述衬底的后表面上形成第二金属层，

其中，所述金属掩模形成在所述第二金属层上方。

11、根据权利要求10所述的制造半导体器件的方法，其中，所述第二金属层包含熔点比钛的熔点高的金属。

12、一种半导体器件，包括：

衬底，其中形成有导孔；

化合物半导体层，位于所述衬底上方；

栅电极、源电极和漏电极，位于所述化合物半导体层上；以及

导孔布线，从所述导孔的内部延伸到所述衬底的后表面，

其中，在所述化合物半导体层中形成有到达所述导孔布线的开口，且在所述开口中形成有耦接到所述源电极的传导层。

13、根据权利要求12所述的半导体器件，其中，所述传导层经由金属层形成在所述开口中。

14、根据权利要求13所述的半导体器件，其中，所述金属层包含熔点比钛的熔点高的金属。

15、一种半导体器件，包括：

绝缘衬底，其中形成有导孔；

化合物半导体层，位于所述绝缘衬底上方；

栅电极、源电极和漏电极，位于所述化合物半导体层上；以及

导孔布线，从所述导孔的内部延伸到所述绝缘衬底的后表面，

其中，在所述源电极和所述化合物半导体层中形成有到达所述导孔布线的开口，且在所述开口中形成有传导层。

16、根据权利要求15所述的半导体器件，其中，所述传导层当形成所述导孔时充当蚀刻阻挡层。

17、一种制造半导体器件的方法，包括以下步骤：

在绝缘衬底上方形成化合物半导体层；

在所述化合物半导体层上形成栅电极、源电极和漏电极；

在所述源电极和所述化合物半导体层中形成开口，所述开口至少到达所述绝缘衬底的表面；

在所述开口中形成传导层；

从所述绝缘衬底的后侧进行干法蚀刻工艺，同时将所述传导层充当蚀刻阻挡层，以形成到达所述传导层的导孔；以及

形成导孔布线，所述导孔布线从所述导孔的内部延伸到所述绝缘衬底的后表面。

18、根据权利要求17所述的制造半导体器件的方法，其中，在进行所述干法蚀刻工艺时使用含氟气体。

19、根据权利要求17所述的制造半导体器件的方法，还包括以下步骤：在形成所述传导层的步骤与形成所述导孔的步骤之间，在所述绝缘衬底的背面上形成金属掩模。

20、根据权利要求17所述的制造半导体器件的方法，其中，所述形成所述导孔布线的步骤包括以下步骤：形成铜层。

Images