KR101015787B1 - 방열 구조를 갖는 트랜지스터 및 그의 제조 방법 - Google Patents

방열 구조를 갖는 트랜지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR101015787B1
KR101015787B1 KR1020090016048A KR20090016048A KR101015787B1 KR 101015787 B1 KR101015787 B1 KR 101015787B1 KR 1020090016048 A KR1020090016048 A KR 1020090016048A KR 20090016048 A KR20090016048 A KR 20090016048A KR 101015787 B1 KR101015787 B1 KR 101015787B1
Authority
KR
South Korea
Prior art keywords
layer
heat dissipation
forming
substrate
electrode
Prior art date
Application number
KR1020090016048A
Other languages
English (en)
Other versions
KR20100096943A (ko
Inventor
최홍구
한철구
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090016048A priority Critical patent/KR101015787B1/ko
Publication of KR20100096943A publication Critical patent/KR20100096943A/ko
Application granted granted Critical
Publication of KR101015787B1 publication Critical patent/KR101015787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 방열 구조를 갖는 트랜지스터 및 그의 제조 방법에 관한 것으로, 전극이 형성된 영역에서 발생되는 열을 외부로 효과적으로 방출시켜 양호한 소자 특성을 유지하기 위한 것이다. 본 발명에 따르면, 기판의 전면에 다층의 질화물층이 형성되고, 다층의 질화물층 위에 소스 전극, 게이트 전극 및 드레인 전극이 형성된다. 그리고 방열 구조는 기판의 후면에 복수의 전극이 형성된 영역을 포함하도록 안쪽으로 방열홈이 형성되고, 그 방열홈의 내측면에 형성된 방열층을 구비한다. 따라서 복수의 전극이 형성된 영역 아래에 방열홈을 형성하여 전극이 형성된 영역과 외부와의 거리를 줄임으로써, 전극이 형성된 영역에서 발생되는 열의 이동 경로를 최소화하여 발생된 열을 외부로 신속하게 배출시킬 수 있다. 그리고 방열홈에는 열전도성이 양호한 방열층이 형성되기 때문에, 전극이 형성된 영역에서 발생되는 열을 외부로 더욱 신속하게 배출시키기 때문에, 본 발명에 따른 트랜지스터는 양호한 소자 특성을 유지할 수 있다.
방열, 트랜지스터, HEMT, 활성 영역, 질화물

Description

방열 구조를 갖는 트랜지스터 및 그의 제조 방법{Transistor having heat dissipation structure}
본 발명은 트랜지스터 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 전극이 형성된 영역에 대응되는 기판의 후면에 방열 구조를 형성하여 전극이 형성된 영역에서 발생되는 열을 외부로 효과적으로 방출시킬 수 있는 방열 구조를 갖는 트랜지스터 및 그의 제조 방법에 관한 것이다.
최근에 트랜지스터로 고주파수, 고출력전기소자로서의 요구를 만족하는 GaN을 기반으로 하는 고전자이동도 트랜지스터(High Electron Mobility Transistor; HEMT)와 같은 질화물계 반도체 소자가 사용되고 있다.
HEMT는 전자이동도가 실리콘보다 10배 이상 빠른 고속 트랜지스터로서, GaAs, InP 등의 화합물 반도체 구조를 이종접합해 형성된 2차원 전자가스(2-dimensional electron gas; 2DEG)층을 구비한다. HEMT는 2DEG층에서 전자가 고속으로 이동하는 성질을 이용하며, 게이트 전극에 의해 2DEG층을 통해 흐르는 전하의 양을 조절한다. HEMT는 이러한 높은 이동도와 높은 전하농도 특성 때문에 고속, 고출력 소자로 사용하기에 용이하다.
이와 같은 고출력 HEMT는 활성 영역 내의 게이트와 드레인 간에 걸리는 전계로 인한 전류에 의해 다량의 열이 발생되며, 발생된 열은 주로 기판과 전극 사이에 형성된 다층의 질화물층을 경유하여 기판의 후면을 통하여 외부로 방출된다. 그런데 HEMT는 기판과 전극 사이에 형성된 다층의 질화물층으로 인해 활성 영역과 기판의 후면 사이의 거리가 멀고, 다층의 질화물층은 금속 소재에 비해 열전도성이 떨어지기 때문에, 전극이 형성된 영역에서 발생되는 열을 기판의 후면을 통하여 효과적으로 외부로 방출하는 데는 한계가 있다. 그리고 외부로 방출되지 않고 HEMT 내에 잔류하는 열은 HEMT를 열화시켜 소자특성을 저하시킬 수 있다.
따라서, 본 발명의 목적은 전극이 형성된 영역에서 발생되는 열을 외부로 효과적으로 방출시켜 양호한 소자 특성을 유지할 수 있는 방열 구조를 갖는 트랜지스터 및 그의 제조 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위하여, 본 발명은 기판, 다층의 질화물층, 소스 전극, 게이트 전극, 드레인 전극 및 방열 구조를 포함하여 구성되는 방열 구조를 갖는 트랜지스터를 제공한다. 상기 기판은 전면과 후면을 갖는다. 상기 다층의 질화물층은 상기 기판의 전면에 형성된다. 상기 소스 전극, 게이트 전극 및 드레인 전극은 상기 다층의 질화물층 위에 형성된다. 그리고 상기 방열 구조는 상기 기판의 후면에 상기 복수의 전극이 형성된 영역을 포함하도록 안쪽으로 방열홈이 형성되고, 상기 방열홈의 내측면에 형성된 방열층을 갖는다.
본 발명에 따른 트랜지스터에 있어서, 상기 다층의 질화물층은 기판의 전면에 순차적으로 적층된 천이층, 버퍼층, GaN층 및 AlXGa1-XN층을 포함한다. 이때 GaN층과 AlXGa1-XN층의 접합면에 2DEG층이 형성된다. 상기 버퍼층 위의 상기 GaN층과 AlXGa1-XN층을 식각하여 소자의 동작 영역인 활성 영역을 메사(mesa) 형태로 형성하고, 상기 활성 영역의 AlXGa1-XN층 위에 상기 소스 전극, 게이트 전극 및 드레인 전극이 형성된다.
본 발명에 따른 트랜지스터에 있어서, 상기 방열홈은 상기 활성 영역 아래에 형성되며, 상기 방열홈의 바닥면은 상기 활성 영역을 포함하는 크기를 갖는다. 상기 방열층은 상기 방열홈을 포함하여 상기 기판의 후면을 덮는다.
본 발명에 따른 트랜지스터에 있어서, 상기 방열층은 상기 방열홈에 충전될 수 있다.
본 발명에 따른 트랜지스터에 있어서, 상기 방열홈의 바닥면은 상기 기판의 전면과 상기 버퍼층의 전면 사이에 형성된다. 바람직하게는 상기 방열홈의 바닥면은 상기 버퍼층의 후면 안쪽에 형성되며, 상기 버퍼층의 후면에 가깝게 형성된다.
본 발명에 따른 트랜지스터에 있어서, 상기 방열층은 Ti, Ni, Au, Pt, Cu 또는 Al 중에 적어도 하나의 금속을 증착하여 형성한다.
그리고 본 발명에 따른 트랜지스터에 있어서, 상기 다층의 질화물층은 상기 버퍼층 중간에 형성된 식각 방지층을 더 포함한다. 상기 식각 방지층의 후면이 노출되게 상기 방열홈을 형성한다. 상기 식각 방지층은 AlXGa1-XN, InXGa1-XN, AlN 또는 InN 중에 하나이다.
본 발명은 또한, 기판의 전면에 다층의 질화물층을 형성하는 질화물층 형성 단계와, 상기 다층의 질화물층 위에 소스 전극, 게이트 전극 및 드레인 전극을 형성하는 전극 형성 단계와, 상기 기판의 후면에 상기 전극들이 형성된 영역을 포함하도록 안쪽으로 방열홈을 형성하고, 상기 방열홈의 내측면에 방열층을 형성하는 방열 구조 형성 단계를 포함하는 방열 구조를 갖는 트랜지스터의 제조 방법을 제공 한다.
본 발명은 또한, 기판의 전면에 다층의 질화물층을 형성하는 질화물층 형성 단계와, 상기 기판의 후면에서 안쪽으로 방열홈을 형성하고, 상기 방열홈의 내측면에 방열층을 형성하는 방열 구조를 형성하는 방열 구조 형성 단계와, 상기 다층의 질화물층 위에 형성하되, 상기 방열홈이 형성된 영역의 상부에 소스 전극, 게이트 전극 및 드레인 전극을 형성하는 전극 형성 단계를 포함하는 방열 구조를 갖는 트랜지스터의 제조 방법을 제공한다.
본 발명에 따르면, 기판의 후면에 복수의 전극이 형성된 활성 영역을 포함하도록 안쪽으로 방열홈을 형성하고, 방열홈을 포함하여 기판의 후면에 방열층을 형성함으로써, 활성 영역에서 발생되는 열을 방열 구조를 통하여 효과적으로 외부로 방출시킬 수 있다. 즉 활성 영역 아래에 방열홈을 형성하여 활성 영역과 외부와의 거리를 줄임으로써, 활성 영역에서 발생되는 열의 이동 경로를 최소화하여 발생된 열을 외부로 신속하게 배출시킬 수 있다. 그리고 방열홈의 바닥면에는 열전도성이 양호한 금속으로 방열층을 형성함으로써, 활성 영역에서 발생되는 열을 외부로 신속하게 배출시킬 수 있다.
기판 후면의 두께를 전체적으로 식각하여 두께를 낮추는 기술에 비해 국지적인 식각을 통해 기판의 휨 불량을 방지할 수 있고 활성 영역을 포함하도록 방열 구조를 형성함으로써, 보다 효과적으로 트랜지스터의 특성 부분에 열 쏠림현상이 발생되는 것을 억제하여 소자의 열적안정성에 기여할 수 있다.
이와 같이 본 발명에 따른 트랜지스터는 기판 후면에 형성된 방열 구조를 구비함으로써, 활성 영역에서 발생되는 열을 방열 구조를 통하여 외부로 효과적으로 방출시켜 양호한 소자 특성을 유지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
제1 실시예
본 발명의 제1 실시예에 따른 트랜지스터(100)는, 도 1에 도시된 바와 같이, HEMT로서 기판(10), 다층의 질화물층(12,14,16,18,19), 소스 전극(31), 게이트 전극(33), 드레인 전극(35) 및 방열 구조(41,43)를 포함하여 구성된다. 기판(10)은 전면과, 전면에 대향하는 후면을 갖는다. 다층의 질화물층(12,14,16,18,19)은 기판(10)의 전면에 형성된다. 소스 전극(31), 게이트 전극(33) 및 드레인 전극(35)은 다층의 질화물층(12,14,16,18,19) 위에 형성된다. 그리고 방열 구조(41,43)는 기판(10)의 후면에 복수의 전극(31,33,35)이 형성된 활성 영역(20)을 포함하도록 안쪽으로 형성된 방열홈(41)과, 방열홈(41)의 내측면에 형성된 방열층(43)을 구비한다.
이와 같이 제1 실시예에 따른 트랜지스터(100)는 기판(10)의 후면에 활성 영역(20)에 근접하게 방열 구조(41,43)가 형성되기 때문에, 트랜지스터(100)의 동작에 따라 활성 영역(20)에서 발생되는 열을 방열 구조(41,43)를 통하여 신속하게 외부로 방출시킬 수 있다. 즉 활성 영역(20) 아래에 방열홈(41)을 형성하여 활성 영 역(20)과 외부와의 거리를 줄임으로써, 활성 영역(20)에서 발생되는 열의 이동 경로를 최소화하여 발생된 열을 외부로 신속하게 배출시킬 수 있다. 더욱이 방열홈(41)의 내측면에는 열전도성이 양호한 금속으로 방열층(43)을 형성함으로써, 활성 영역(20)에서 발생된 열을 외부로 신속하게 배출시킬 수 있다.
그리고 제1 실시예에 따른 트랜지스터(100)는 기판(10)의 후면에 형성된 방열 구조(41,43)를 구비함으로써, 활성 영역(20)에서 발생되는 열을 외부로 효과적으로 방출시켜 양호한 소자 특성을 유지할 수 있다.
이와 같은 제1 실시예에 따른 트랜지스터(100)의 제조 방법의 제1 예를 도 1 내지 도 6을 참조하여 설명하면 다음과 같다. 여기서 도 2는 본 발명의 제1 실시예에 따른 방열 구조(41,43)를 갖는 트랜지스터(100)의 제조 방법의 제1 예에 따른 흐름도이다. 도 3 내지 도 6은 도 2의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
먼저 도 3에 도시된 바와 같이, S61단계에서 다층의 질화물층(12,14,16,18,19)이 형성된 기판(10)을 준비한다. 다층의 질화물층(12,14,16,18,19)은 기판(10)의 전면에 순차적으로 형성되는 천이층(12; transition layer), 버퍼층(14; buffer layer), GaN층(16) 및 AlXGa1-XN층(19)을 포함한다. GaN층(16)과 AlXGa1-XN층(19)의 접합면에 2DEG층(18)이 형성된다. 이때 기판(10)으로는 사파이어(Al2O3), 실리콘(Si), 갈륨비소(GaAs), 실리콘 카바이 드(SiC), 질화갈륨(GaN) 등이 소재로 제조된 기판이 사용될 수 있다. 천이층(12)은 AlN 또는 AlXGa1-XN으로 형성한다. 그리고 버퍼층(14)은 GaN으로 형성한다.
다음으로 도 4에 도시된 바와 같이, S63단계에서 버퍼층(14) 위의 GaN층(16)과 AlXGa1-XN층(19)을 식각하여 활성 영역(20)을 형성한다. 즉 복수의 전극(31,33,35)이 형성될 GaN층(16)과 AlXGa1-XN층(19) 부분을 제외하고, 버퍼층(14) 위의 GaN층(16)과 AlXGa1-XN층(19)을 식각하여 활성 영역(20)을 메사(mesa) 형태로 형성한다. S63단계에서 활성 영역(20)을 형성하는 방법으로는 Cl가스를 포함하는 반응가스를 이용한 건식 식각 방법이나 이온 주입 방법을 이용한 전기적 분리 방법이 이용될 수 있다.
다음으로 도 5에 도시된 바와 같이, S65단계에서 활성 영역(20)의 AlXGa1-XN층(19) 위에 소스 전극(31), 게이트 전극(33) 및 드레인 전극(35)을 형성한다. 이때 소스 전극(31)과 드레인 전극(35)은 Ti, Al, Ni 또는 Au 중에 적어도 하나의 금속을 증착하여 형성하며, 그 외 다른 금속 소재로 형성할 수 있다. 예컨대 소스 전극(31)과 드레인 전극(35)은 Ti/Au/Ni/Au를 증착한 후 850℃에서 30초 동안의 열처리 통해 오믹접합으로 형성할 수 있다. 게이트 전극(33)은 소스 전극(31)과 드레인 전극(35) 사이에 형성한다. 게이트 전극(33)은 Ti, Pt, Cr, Pt/Au, Ni/Au, Ti/W 또는 플래티늄 실리사이드(Platinum Silicide)로 형성하며, 그 외 다른 금속 소재로 형성할 수 있다.
한편 도 5에는 한 개의 트랜지스터를 예시한 것으로, 기판(10)에 형성되는 트랜지스터의 수에 따라서 소스 전극(31), 게이트 전극(33) 및 드레인 전극(35)의 수와 모양은 변형될 수 있다.
그리고 S67단계 및 S69단계에서 기판(10)의 후면에 방열 구조(41,43)를 형성한다.
먼저 도 6에 도시된 바와 같이, S67단계에서 기판(10)의 후면에 활성 영역(20)을 포함하는 크기의 방열홈(41)을 형성한다. 방열홈(41)은 Cl가스 또는 F기 포함된 반응가스를 이용한 건식 식각 방법으로 형성할 수 있다. 이때 방열홈(41)은 활성 영역(20) 아래에 형성되며, 바닥면이 활성 영역(20)을 포함하는 크기를 갖도록 형성된다. 방열홈(41)의 바닥면이 기판(10)의 전면과 버퍼층(14)의 전면 사이에 위치할 수 있도록 방열홈(41)이 형성된다. 바람직하게는 방열홈(41)의 바닥면이 버퍼층(14)의 후면 안쪽에 형성되며, 버퍼층(14)의 후면에 가깝게 형성하는 것이다. 이와 같이 방열홈(41)을 형성하는 이유는 활성 영역(20)에서 발생되는 열을 신속하게 외부로 방출시키면서, 방열홈(41)을 형성하는 과정에서 2DEG층(18)에 영향을 주는 것을 방지하기 위해서이다. 즉 2DEG층(18)에 영향을 주지 않는 범위에서 방열홈(41)의 바닥면을 활성 영역(20)에 근접하게 형성함으로써, 활성 영역(20)에서 발생되는 열을 방열홈(41)을 통하여 외부로 신속하게 배출시킬 수 있다.
그리고 도 1에 도시된 바와 같이, S69단계에서 방열홈(41)을 포함하는 기판(10)의 후면에 방열층(53)을 형성함으로 제1 실시예에 따른 트랜지스터(100)의 제조 공정이 완료된다. 이때 방열층(43)은 열전도성이 양호한 금속 소재인 Ti, Ni, Au, Pt, Cu 또는 Al 중에 적어도 하나의 금속을 증착하여 형성할 수 있다. 예컨대, 방열층(43)은 Ti/Cu, Ti/Au, Ti/Al, Pt/Cu 또는 Ni/Cu으로 형성할 수 있다.
한편 제1 실시예에 따른 트랜지스터(100)는 방열층(43)이 방열홈(41)을 포함하여 기판(10)의 후면 전체에 형성된 예를 개시하였지만 이에 한정되는 것은 아니다. 예컨대, 방열층은 방열홈의 내측면에만 형성될 수도 있다. 또는 방열층은 방열홈을 충전하는 형태로 형성될 수 있다.
이와 같이 제1 실시예에 따른 트랜지스터(100)는 기판(10)의 후면에 방열 구조(41,43)가 형성되기 때문에, 활성 영역(20)에서 발생되는 열은 방열홈(41) 쪽으로 이동하고, 방열층(43)은 방열홈(41) 쪽으로 이동한 열을 외부로 신속하게 배출시킨다. 이로 인해 제1 실시예에 따른 트랜지스터(100)는 활성 영역(20)에서 발생되는 열을 외부로 효과적으로 방출시켜 양호한 소자 특성을 유지할 수 있다.
한편으로 기판(10)의 후면 전체에 형성된 방열층(43)은 접지층으로 사용할 수 있다. 방열층(43)이 기판(10)의 후면에 형성되기 때문에, 접지 공정을 용이하게 진행할 수 있다. 방열층(43)을 접지층으로 사용함으로써, 양호한 소자 특성을 제공할 수 있다.
한편 제1 실시예에 따른 트랜지스터(100)의 제조 방법의 제1 예에서는 활성 영역(20)에 복수의 전극(31,33,35)을 형성한 이후에 방열 구조(41,43)를 형성하는 예를 개시하였지만, 도 1, 도 7 및 도 8에 도시된 바와 같이, 복수의 전 극(31,33,35)을 형성하기 전에 방열 구조(41,43)를 먼저 형성할 수도 있다. 여기서 도 7은 본 발명의 제1 실시예에 따른 방열 구조(41,43)를 갖는 트랜지스터(100)의 제조 방법의 제2 예에 따른 흐름도이다. 도 8은 도 7의 제조 방법에 따른 방열홈(41)을 형성하는 단계를 보여주는 단면도이다.
먼저 S71단계에서 다층의 질화물층(12,14,16,18,19)이 형성된 기판(10)을 준비한다. 여기서 다층의 질화물층(12,14,16,18,19)은 기판(10)의 전면에 순차적으로 형성되는 천이층(12), 버퍼층(14), GaN층(16), 2DEG층(18) 및 AlXGa1-XN층(19)을 포함한다.
다음으로 도 8에 도시된 바와 같이, S73단계에서 기판(10)의 후면에서 안쪽으로 방열홈(41)을 형성한다. 방열홈(41)은 다층의 질화물층(12,14,16,18,19)에 형성될 활성 영역(20)을 포함할 수 있는 크기로 형성한다. 이때 S73단계는 S67단계와 동일한 공정으로 진행될 수 있다.
다음으로 도 1에 도시된 바와 같이, S75단계에서 방열홈(41)을 포함한 기판(20)의 후면에 방열층(43)을 형성한다. 이때 S75단계는 S69단계와 동일한 공정으로 진행될 수 있다.
다음으로 도 1에 도시된 바와 같이, S77단계에서 버퍼층(14) 위의 GaN층(16)과 AlXGa1-XN층(19)을 식각하여 활성 영역(20)을 형성한다. 그리고 S79단계에서 활성 영역(20)의 AlXGa1-XN층(19)에 소스 전극(31), 게이트 전극(33) 및 드레인 전극(35)을 형성한다. 이때 S77단계 및 S79단계는 제1 예의 제조 방법에 따른 S63단계 및 S65단계와 동일한 공정으로 진행될 수 있다.
이와 같은 제1 실시예에 따른 트랜지스터(100)의 제조 방법은 제조 방법의 제1 및 제2 예에 한정되지 않으며 다양한 방법으로 제1 실시예에 따른 트랜지스터(100)가 제조될 수 있다. 예컨대, 제조 방법의 제1 예에 있어서, 버퍼층 위에 활성 영역을 형성하는 단계 이후에 방열홈을 형성하는 단계를 수행할 수도 있다. 또는 제조 방법의 제2 예에 있어서, 방열홈에 방열층을 형성하는 단계를 복수의 전극을 형성하는 단계 전 또는 후에 진행할 수도 있다.
제2 실시예
본 발명의 제2 실시예에 따른 트랜지스터(200)는, 도 9에 도시된 바와 같이, HEMT로서 기판(110), 다층의 질화물층(112,114a,114b,115,116,118,119), 소스 전극(131), 게이트 전극(133), 드레인 전극(135) 및 방열 구조(141,143)를 포함하여 구성된다. 이때 다층의 질화물층(112,114a,114b,115,116,118,119)은 기판(110)의 전면에 순차적으로 형성되는 천이층(112), 버퍼층(114a,114b), GaN층(116), 2DEG층(118) 및 AlXGa1-XN층(119)을 포함하며, 버퍼층(114a,114b) 중간에 형성된 식각 방지층(115)을 더 포함한다.
식각 방지층(115)은 기판(110)의 후면에서 안쪽으로 식각하여 방열홈(141)을 형성할 때, 버퍼층(114a,114b)이 과다하게 식각되는 것을 방지한다. 식각 방지층(115)은 방열홈(141)을 정확하게 형성할 수 있도록 안내한다. 이때 식각 방지 층(115)으로는 AlXGa1-XN, InXGa1-XN, AlN, InN 등이 사용될 수 있다. 식각 방지층(115)의 후면은 방열홈(141)으로 노출된다.
그 외 제2 실시예에 따른 트랜지스터(200)는 식각 방지층(115)을 갖는 다층의 질화물층(112,114a,114b,115,116,118,119)을 제외하면, 제1 실시예에 따른 트랜지스터(도 1의 100)와 동일한 구조를 갖기 때문에, 그 외 구성에 대한 상세한 설명은 생략한다.
이와 같이 제2 실시예에 따른 트랜지스터(200)는 기판(110)의 후면에 방열 구조(141,143)를 갖는다는 점에서 제1 실시예에 따른 트랜지스터(도 1의 100)와 동일한 구조를 갖기 때문에, 활성 영역(120)에서 발생되는 열을 방열 구조(141,143)를 통하여 외부로 신속하게 배출시킬 수 있다.
그리고 제2 실시예에 따른 트랜지스터(200)의 제조 방법은 제1 실시예에 따른 트랜지스터의 제조 방법과 동일한 순으로 진행되기 때문에, 상세한 설명은 생략한다. 물론 다층의 질화물층(112,114a,114b,115,116,118,119)을 형성할 때, 버퍼층(114a,114b) 사이에 식각 방지층(115)을 형성한다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예를 들어, 본 실시예에서는 트랜지스터로서 HEMT를 예시하였지만, 전계효과 트랜지스터(field effect transistor, FET) 또는 바이폴라 트랜지스터(bipolar transistor; BJT)에도 적용될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 방열 구조를 갖는 트랜지스터를 보여주는 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 방열 구조를 갖는 트랜지스터의 제조 방법의 제1 예에 따른 흐름도이다.
도 3 내지 도 6은 도 2의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
도 7은 본 발명의 제1 실시예에 따른 방열 구조를 갖는 트랜지스터의 제조 방법의 제2 예에 따른 흐름도이다.
도 8은 도 7의 제조 방법에 따른 방열홈을 형성하는 단계를 보여주는 단면도이다.
도 9는 본 발명의 제2 실시예에 따른 방열 구조를 갖는 트랜지스터를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 110 : 기판 12, 112 : 천이층
14, 114 : 버퍼층 16, 116 : GaN층
18, 118 : 2DEG층 19, 119 : AlXGa1-XN층
20, 120 : 활성 영역 31, 131 : 소스 전극
33, 133 : 게이트 전극 35, 135 : 드레인 전극
41, 141 : 방열홈 43, 143 : 방열층
100, 200 : 트랜지스터 115 : 식각 방지층

Claims (16)

  1. 전면과 후면을 갖는 기판과;
    상기 기판의 전면에 형성된 다층의 질화물층과;
    상기 다층의 질화물층 위에 형성되는 소스 전극, 게이트 전극 및 드레인 전극과;
    상기 기판의 후면에 상기 소스 전극, 게이트 전극 및 드레인 전극이 형성된 영역을 포함하도록 안쪽으로 방열홈이 형성되고, 상기 방열홈을 포함하여 상기 기판의 후면을 덮도록 형성된 방열층을 갖는 방열 구조;을 포함하며
    상기 다층의 질화물층은,
    상기 기판의 전면에 형성된 천이층과;
    상기 천이층 위에 형성된 버퍼층과;
    상기 버퍼층 위에 형성된 GaN층과;
    상기 GaN층 위에 형성되어 접합면에 2차원 전자가스층을 형성하는 AlXGa1-XN층;을 포함하며,
    상기 버퍼층 위의 상기 GaN층과 AlXGa1-XN층을 식각하여 활성 영역을 메사(mesa) 형태로 형성하고, 상기 활성 영역의 AlXGa1-XN층 위에 상기 소스 전극, 게이트 전극 및 드레인 전극이 형성되고,
    상기 방열홈은 상기 활성 영역 아래에 상기 활성 영역을 포함하는 크기로 형성되며, 상기 방열홈의 바닥면은 상기 버퍼층의 후면 안쪽에 형성되는 것을 특징으로 하는 방열 구조를 갖는 트랜지스터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 방열층은,
    상기 방열홈에 충전된 것을 특징으로 하는 방열 구조를 갖는 트랜지스터.
  6. 삭제
  7. 제1항에 있어서, 상기 방열홈의 바닥면은,
    상기 버퍼층의 후면에 가깝게 형성된 것을 특징으로 하는 방열 구조를 갖는 트랜지스터.
  8. 제1항에 있어서, 상기 방열층은,
    Ti, Ni, Au, Pt, Cu 또는 Al 중에 적어도 하나의 금속을 증착하여 형성하는 것을 특징으로 하는 방열 구조를 갖는 트랜지스터.
  9. 제1항에 있어서,
    상기 버퍼층 중간에 형성된 식각 방지층;을 더 포함하며,
    상기 식각 방지층의 후면이 노출되게 상기 방열홈을 형성하는 것을 특징으로 하는 방열 구조를 갖는 트랜지스터.
  10. 제9항에 있어서, 상기 식각 방지층은,
    AlXGa1-XN, InXGa1-XN, AlN 또는 InN 중에 하나인 것을 특징으로 하는 방열 구조를 갖는 트랜지스터.
  11. 기판의 전면에 다층의 질화물층을 형성하는 질화물층 형성 단계와;
    상기 다층의 질화물층 위에 소스 전극, 게이트 전극 및 드레인 전극을 형성하는 전극 형성 단계와;
    상기 기판의 후면에 상기 소스 전극, 게이트 전극 및 드레인 전극이 형성된 영역을 포함하도록 안쪽으로 방열홈을 형성하고, 상기 방열홈을 포함하여 상기 기판의 후면을 덮도록 방열층을 형성하는 방열 구조 형성 단계;를 포함하고,
    상기 질화물층 형성 단계에서,
    상기 기판의 전면에 순차적으로 천이층, 버퍼층, GaN층 및 AlXGa1-XN층을 형성하며, 상기 GaN층과 AlXGa1-XN층의 접합면에 2차원 전자가스층이 형성되고,
    상기 전극 형성 단계는,
    상기 버퍼층 위의 상기 GaN층과 AlXGa1-XN층을 식각하여 메사(mesa) 형태의 활성 영역으로 형성하는 단계와;
    상기 활성 영역의 AlXGa1-XN층 위에 상기 소스 전극, 게이트 전극 및 드레인 전극을 형성하는 단계;를 포함하고,
    상기 방열 구조 형성 단계에서,
    상기 방열홈은 상기 활성 영역 아래에 상기 활성 영역을 포함하는 크기로 형성되며, 상기 방열홈의 바닥면이 상기 버퍼층의 후면 안쪽에 형성되는 것을 특징으로 하는 방열 구조를 갖는 트랜지스터의 제조 방법.
  12. 기판의 전면에 다층의 질화물층을 형성하는 질화물층 형성 단계와;
    상기 기판의 후면에서 안쪽으로 소스 전극, 게이트 전극 및 드레인 전극이 형성될 영역을 포함하도록 방열홈을 형성하고, 상기 방열홈을 포함하여 상기 기판의 후면을 덮도록 방열층을 형성하는 방열 구조를 형성하는 방열 구조 형성 단계와;
    상기 다층의 질화물층 위에 형성하되, 상기 방열홈이 형성된 영역의 상부에 소스 전극, 게이트 전극 및 드레인 전극을 형성하는 전극 형성 단계;를 포함하며,
    상기 질화물층 형성 단계에서,
    상기 기판의 전면에 순차적으로 천이층, 버퍼층, GaN층 및 AlXGa1-XN층을 형성하며, 상기 GaN층과 AlXGa1-XN층의 접합면에 2차원 전자가스층이 형성되고,
    상기 전극 형성 단계는,
    상기 버퍼층 위의 상기 GaN층과 AlXGa1-XN층을 식각하여 메사(mesa) 형태의 활성 영역으로 형성하는 단계와;
    상기 활성 영역의 AlXGa1-XN층 위에 상기 소스 전극, 게이트 전극 및 드레인 전극을 형성하는 단계;를 포함하고,
    상기 방열 구조 형성 단계에서,
    상기 방열홈은 상기 활성 영역 아래에 상기 활성 영역을 포함하는 크기로 형성되며, 상기 방열홈의 바닥면이 상기 버퍼층의 후면 안쪽에 형성되는 것을 특징으로 하는 방열 구조를 갖는 트랜지스터의 제조 방법.
  13. 삭제
  14. 삭제
  15. 제11항 또는 제12항에 있어서, 상기 방열 구조 형성 단계에서,
    상기 버퍼층의 후면에 가깝게 형성하는 것을 특징으로 하는 트랜지스터의 제조 방법.
  16. 제15항에 있어서, 상기 질화물층 형성 단계는,
    상기 버퍼층 중간에 식각 방지층을 형성하는 단계;를 더 포함하며,
    상기 방열 구조 형성 단계에서 상기 식각 방지층의 후면이 노출되게 상기 방열홈을 형성하는 것을 특징으로 하는 방열 구조를 갖는 트랜지스터의 제조 방법.
KR1020090016048A 2009-02-25 2009-02-25 방열 구조를 갖는 트랜지스터 및 그의 제조 방법 KR101015787B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090016048A KR101015787B1 (ko) 2009-02-25 2009-02-25 방열 구조를 갖는 트랜지스터 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090016048A KR101015787B1 (ko) 2009-02-25 2009-02-25 방열 구조를 갖는 트랜지스터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100096943A KR20100096943A (ko) 2010-09-02
KR101015787B1 true KR101015787B1 (ko) 2011-02-18

Family

ID=43004410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016048A KR101015787B1 (ko) 2009-02-25 2009-02-25 방열 구조를 갖는 트랜지스터 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101015787B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150053314A (ko) 2013-11-07 2015-05-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078486A (ja) 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
JP2008205000A (ja) 2007-02-16 2008-09-04 Fujitsu Ltd 化合物半導体装置の製造方法
JP2009033097A (ja) * 2007-06-29 2009-02-12 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078486A (ja) 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
JP2008205000A (ja) 2007-02-16 2008-09-04 Fujitsu Ltd 化合物半導体装置の製造方法
JP2009033097A (ja) * 2007-06-29 2009-02-12 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20100096943A (ko) 2010-09-02

Similar Documents

Publication Publication Date Title
TWI430341B (zh) 單一或多重閘極場平板之製造
JP6173661B2 (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
JP6373509B2 (ja) 半導体デバイス、及び半導体デバイスの製造方法
JP2004342810A (ja) 化合物半導体装置
TWI661554B (zh) 增強型高電子遷移率電晶體元件及其形成方法
US20100148184A1 (en) Gan-based field effect transistor
JP2008103705A (ja) 半導体装置
US20220216333A1 (en) Hemt transistor with adjusted gate-source distance, and manufacturing method thereof
JP2006261252A (ja) 半導体装置及びその製造方法
JP2007251171A (ja) ＧａＮ系ＨＥＭＴアクティブデバイスのためのリークバリヤ
JP2004165387A (ja) ＧａＮ系電界効果トランジスタ
US10985253B2 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
JP5509544B2 (ja) 半導体装置及びその製造方法
KR20220013871A (ko) 고전자 이동도 트랜지스터 소자 및 그 제조 방법
JP2015073073A (ja) 半導体装置およびその製造方法
JP2017143231A (ja) 半導体装置
KR101015787B1 (ko) 방열 구조를 갖는 트랜지스터 및 그의 제조 방법
JP2004363346A (ja) 半導体装置の製造方法
JP5629977B2 (ja) 半導体装置及びその製造方法
KR101004332B1 (ko) 방열 구조를 갖는 트랜지스터 및 그의 제조 방법
KR20150030283A (ko) 전력 반도체 소자
JP2006100455A (ja) 窒化物半導体装置及びその製造方法
Sullivan et al. Modeling and design of low threshold voltage D-mode GaN HEMT
US20240014307A1 (en) High electron mobility transistor (hemt) device and method of forming the same
KR102568409B1 (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171207

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 9