CN110767604A - 化合物半导体器件和化合物半导体器件的背面铜制程方法 - Google Patents

化合物半导体器件和化合物半导体器件的背面铜制程方法 Download PDF

Info

Publication number
CN110767604A
CN110767604A CN201911052408.2A CN201911052408A CN110767604A CN 110767604 A CN110767604 A CN 110767604A CN 201911052408 A CN201911052408 A CN 201911052408A CN 110767604 A CN110767604 A CN 110767604A
Authority
CN
China
Prior art keywords
layer
substrate
compound semiconductor
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911052408.2A
Other languages
English (en)
Other versions
CN110767604B (zh
Inventor
邱宗德
林科闯
魏鸿基
郭佳衢
庄秉翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201911052408.2A priority Critical patent/CN110767604B/zh
Publication of CN110767604A publication Critical patent/CN110767604A/zh
Priority to TW109136524A priority patent/TWI720936B/zh
Priority to US17/082,314 priority patent/US11823891B2/en
Application granted granted Critical
Publication of CN110767604B publication Critical patent/CN110767604B/zh
Priority to US18/514,886 priority patent/US20240087877A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本申请实施例提供一种化合物半导体器件和化合物半导体器件的背面铜制程方法，该化合物半导体器件包括衬底，该衬底上开设有贯穿其两侧的背面通孔，背面通孔与衬底上的接地金属层对应。在衬底远离接地金属层的一侧以及背面通孔的孔壁制作形成有黏合层，在黏合层远离衬底一侧制作形成有种子层，在种子层远离黏合层的一侧电镀形成有Au层，并且，在Au层的远离种子层的一侧电镀形成有电镀铜层，该电镀铜层的厚度为0.2um‑5um。如此，利用铜的高导热性，能够实现对器件的有效散热，并且电镀铜层的厚度较薄，产生的应力较小，即使下方的衬底的厚度较薄，也不易引起衬底的翘曲。

Description

化合物半导体器件和化合物半导体器件的背面铜制程方法
技术领域
本申请涉及半导体器件技术领域，具体而言，涉及一种化合物半导体器件和化合物半导体器件的背面铜制程方法。
背景技术
化合物半导体器件需要具有较好的散热功能，目前一般是采用金或铜作为背面散热材料，但是金的成本较高，因此主要采用铜作为最广泛应用的材料。但是，现有技术中，由铜制成的背面金属层一般厚度较大(大约为6um)，较大厚度的铜在电镀时，容易造成下方的晶片的边缘翘曲，造成后续切割工艺上的良率损失。
发明内容
本申请的目的包括，例如，提供了一种化合物半导体器件和化合物半导体器件的背面铜制程方法，其能够实现对器件的有效散热的同时避免下层晶片的翘曲。
本申请的实施例可以这样实现：
第一方面，本申请实施例提供一种化合物半导体器件，包括：
衬底，所述衬底上开设有贯穿其两侧的背面通孔，所述背面通孔与所述衬底上的接地金属层对应；
基于所述衬底远离所述接地金属层的一侧以及所述背面通孔的孔壁制作形成的黏合层；
基于所述黏合层远离所述衬底一侧制作形成的种子层；
在所述种子层远离所述黏合层的一侧电镀形成的Au层；
在所述Au层远离所述种子层的一侧电镀形成的电镀铜层，该电镀铜层的厚度为0.2um-5um。
在可选的实施方式中，所述黏合层由氮化钽、氮化钛、钯、钛钨中的任意一种与镍钒共同组成。
在可选的实施方式中，所述镍钒由含量为90％-97％的镍以及含量为3％-10％的钒组成，所述镍钒的厚度为0.03um-0.2um。
在可选的实施方式中，所述衬底的厚度为50um-200um。
在可选的实施方式中，所述化合物半导体器件还包括：
基于所述电镀铜层远离所述Au层的一侧制作形成的防氧化层。
在可选的实施方式中，所述种子层由材料金构成。
在可选的实施方式中，所述Au层的厚度为0.2um-5um，所述种子层的厚度为0.05um-0.5um。
第二方面，本申请实施例提供一种化合物半导体器件的背面铜制程方法，所述方法包括：
在完成正面制程的衬底上制备贯穿其两侧的背面通孔，其中，所述背面通与所述衬底上的接地金属层对应；
基于所述衬底远离所述接地金属层的一侧以及所述背面通孔的孔壁制作形成黏合层；
基于所述黏合层远离所述衬底一侧制作形成种子层；
在所述种子层远离所述黏合层的一侧电镀形成Au层；
在所述Au层远离所述种子层的一侧电镀形成电镀铜层，该电镀铜层的厚度为0.2um-5um。
在可选的实施方式中，所述在完成正面制程的衬底上制备贯穿其两侧的背面通孔的步骤之前，所述方法还包括：
对所述衬底远离所述接地金属层的一侧进行研磨，研磨减薄后衬底的厚度为50um-200um。
在可选的实施方式中，所述背面通孔和所述接地金属层包括多个，所述黏合层、种子层、Au层及电镀铜层构成所述化合物半导体的背面金属层，所述方法还包括：
利用激光划片机对所述衬底的表面进行第一次激光扫描，以得到切割深度为所述衬底的厚度的40％-60％的切割槽；
沿着所述切割槽的路径，利用所述激光划片机进行第二次激光扫描，以将相邻两个接地金属层各自所对应的衬底及背面金属层切割分离开，其中，所述激光划片机的激光功率为2.0W-6.5W，所述激光划片机的扫描速度为100mm/s-400mm/s。
本申请实施例的有益效果包括，例如：
本申请实施例提供一种化合物半导体器件和化合物半导体器件的背面铜制程方法，该化合物半导体器件包括衬底，该衬底上开设有贯穿其两侧的背面通孔，背面通孔与衬底上的接地金属层对应。在衬底远离接地金属层的一侧以及背面通孔的孔壁制作形成有黏合层，在黏合层远离衬底一侧制作形成有种子层。在种子层远离黏合层的一侧电镀形成有Au层，并且，在Au层的远离种子层的一侧电镀形成有电镀铜层，该电镀铜层的厚度为0.2um-5um。如此，利用铜的高导热性，能够实现对器件的有效散热，并且电镀铜层的厚度较薄，产生的应力较小，即使下方的衬底的厚度较薄，也不易引起衬底的翘曲。
附图说明
图1为本申请实施例提供的化合物半导体器件的层级结构图；
图2为图1中部位A的局部放大示意图；
图3-图11为本申请实施例提供的制备化合物半导体器件的方法中各个步骤所形成的器件结构示意图；
图12为本申请实施例提供的化合物半导体器件的背面铜制程方法的流程图。
图标：10-衬底；101-背面通孔；20-接地金属层；30-支撑结构；40-键合材料；50-背面金属层；501-黏合层；502-种子层；503-Au层；504-电镀铜层；60-防氧化层；70-切割胶带。
具体实施方式
以下结合附图及实施例对本申请作进一步详细说明。本申请的各附图仅为示意以更容易了解本申请，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。此外，图中所示的元件及结构的个数，均仅为示例，并不以此对数目进行限制，实际可依照设计需求进行调整。
请结合参阅图1和图2，为本申请实施例提供的化合物半导体器件，该化合物半导体器件包括一衬底10。该衬底10为已完成正面制程的半导体晶片中的衬底10，该衬底10可为砷化铟(InAs)、氮化镓(GaN)、磷化铟(InP)、砷化镓(GaAs)等Ⅲ-Ⅴ族化合物半导体材料。
在进行切割之前，在该衬底10的一侧一般制作有多个接地金属层20，该多个接地金属层20在衬底10的一侧呈阵列排布，每相邻两个接地金属层20在衬底10上呈间隔设置。在对包含多个接地金属层20的晶片进行切割之后，即可得到如图1中所示的独立的化合物半导体器件。后续将对晶片的切割工艺进行详细阐述。
请结合参阅图3-图7，在所述衬底10上制备有贯穿其两侧的背面通孔101，该背面通孔101与衬底10上的接地金属层20对应。以下对制备背面通孔101的过程进行介绍。
本实施例中，基于如图3所示的完成正面制程的晶片(示例性示出包含两个接地金属层20的晶片)进行背面铜制程。考虑到衬底10的材料具有易脆性，在进行背面金属制程过程中容易造成损坏。因此，在化合物半导体器件的背面金属制程时，可将衬底10置于支撑结构30上，以起到支撑保护作用。
为了稳固地将晶片贴合于支撑结构30上，本实施例中，首先可在衬底10设置接地金属层20的一侧涂覆键合材料40，通过键合材料40将晶片贴合于提供的支撑结构30上。其中，支撑结构30的形状可为与衬底10相同形状，支撑结构30的直径长度可分别大于或等于衬底10的直径长度。
本实施例中，支撑结构30的材料可为蓝宝石或玻璃等材料。键合材料40可为含松香类的液态蜡等，当然也可以采用其他的键合材料40，在本实施例中不作具体限制。
本实施例中，可对液态蜡进行高温加热以软化，利用软化后的液态蜡将衬底10与支撑结构30贴合。贴合完成之后，静待一定时长，待液态蜡冷却之后，即可将衬底10完全稳固地贴合至支撑结构30上，如图5中所示。
随着对半导体器件尺寸上的不断的高的要求，希望能够得到厚度更薄的器件。在本实施例中，在将衬底10贴合至支撑结构30上之后，可对衬底10的远离接地金属层20的一侧进行研磨，以减薄衬底10的厚度，例如可利用砂轮机械对衬底10进行研磨。研磨减薄后衬底10的厚度可为50um-200um。研磨后的器件结构图可如图6所示。
研磨减薄衬底10之后，可对衬底10进行湿蚀刻，以消除衬底10在研磨时产生的应力，且降低研磨后衬底10表面的粗糙度。本实施例中，对衬底10进行湿蚀刻的厚度可为3um-50um。
请参阅图7，接着，可基于衬底10制备形成背面通孔101，制备的背面通孔101可为多个，各个背面通孔101可分别与各个接地金属层20对应。可通过干法刻蚀或湿法刻蚀的方式对衬底10进行刻蚀以形成背面通孔101。
可选地，首先可在衬底10的远离接地金属层20的一侧涂覆光刻胶，再对接地金属层20对应的位置处的光刻胶进行曝光显影。基于该曝光显影出的区域对衬底10进行刻蚀，以制备贯穿衬底10的背面通孔101。
在背面通孔101形成之后，可利用去胶液去除衬底10表面的光刻胶。本实施例中，所使用的去胶液可为EKC(一种蚀刻后残留物去除液)、NMP(N-甲基吡咯烷酮)等溶剂。
请参阅图8，在本实施例中，在衬底10远离接地金属层20的一侧以及背面通孔101的孔壁上形成背面金属层50。其中，该背面金属层50包括黏合层501、种子层502、Au层503以及电镀铜层504。
首先，可基于衬底10远离接地金属层20的一侧以及背面通孔101的孔壁上通过溅射工艺沉积形成黏合层501，该黏合层501可以由氮化钛、钯、钛钨、氮化钽中的任意一种与镍钒共同构成。其中，镍钒可由质量分数为3％-10％的钒以及质量分数为90％-97％的镍构成。形成的镍钒的厚度可为0.03um-0.2um。钛钨、钯、氮化钽、氮化钛的厚度可为0.02um-0.1um。
在采用由镍钒及钛钨(或氮化钛、钯、钛钨、氮化钽)构成的黏合层501时，该黏合层501不仅可以起到增加层级之间的粘合能力的作用，并且，其中调适钛钨(或氮化钛、钯、钛钨、氮化钽)应力还可减缓后续在电镀铜层504所产生的应力。
接着，在黏合层501上通过溅射工艺沉积形成种子层502，该种子层502可由材料金组成。该种子层502的厚度可为0.05um-0.5um。
在上述基础上，首先可在种子层502的基础上通过电镀工艺电镀形成Au层503，该Au层503的厚度可为0.2um-5um。由于铜扩散到砷化镓衬底的速率比金要快，上层的铜容易扩散到砷化镓衬底和创建的深能级深化带隙区域，从而导致砷化镓器件的故障。因此，通过设置较大厚度的Au层503可用于阻挡铜的扩散。
在上述基础上，再在Au层503远离种子层502的一侧电镀形成电镀铜层504。该电镀铜层504的厚度为0.2um-5um。通过电镀形成较薄厚度的电镀铜层504，即使在下层衬底10较薄的情况下，也不易由于电镀铜时的应力而引起衬底10的边缘翘曲。
本实施例中，形成的背面金属层50可通过背面通孔101与器件正面的接地金属层20实现电接触及热接触，在对器件进行封装后，能有效将器件内部热能传导至封装体散热板上，有效降低器件的热阻与器件表面温度，进而稳定器件性能。
请结合参阅图1和图9，本实施例中，考虑到金属铜容易被氧化而导致性能改变，因此，在上述基础上，本实施例提供的化合物半导体器件还包括基于所述电镀铜层504远离所述Au层503的一侧制作形成的防氧化层60。可通过溅射工艺制作形成防氧化层60。该防氧化层60可由钯、氮化钽、钛钨及氮化钛+金中的任意一种与镍钒共同构成。其中，该防氧化层60中的镍钒厚度可为0.03um-0.2um，钯、氮化钽、钛钨、氮化钛的厚度可为0.02um-0.1um，金的厚度可为0.05um-0.5um。
由于电镀过程中，电镀铜容易产生金属晶体内部缺陷造成内部应力，影响器件内部稳定性。因此，在本实施例中，可使用高温烘烤的方式来消除铜金属生成时的应力，可选地，可采用温度80℃-200℃持续进行30分钟-120分钟的高温烘烤。
通过以上过程即可完成化合物半导体器件的背面金属层50制程，在实际实施时，还需将统一制备的器件切割为独立的晶粒，即本实施例所提供的如图1所示的单独的化合物半导体器件。传统的器件背面工艺包含背面切割道的制程，是通过光刻技术蚀刻背面金属以形成切割道。然后通过对应切割道的位置将晶圆切割成晶粒。形成背面切割道需要黄光制程以及金属的化学蚀刻等步骤，过程十分繁琐。时间、材料及人力成本都较高。
为了避免现有技术中的上述不足，本实施例中，采用激光划片的方式直接对晶片进行切割。
可选地，首先从支撑结构30上将完成背面金属层50制作的器件卸载下来(如图10所示)，可采用热分离法或溶剂分离法。例如，可在高温环境下软化键合材料40，从而将器件与支撑结构30分离。再采用溶剂对器件表面的键合材料40进行清洗。在得到的化合物半导体器件满足良品率要求之后，可对器件进行激光划片处理以将器件切割成分立的晶粒，以便于后续的封装流程。
可将器件设置接地金属层20的一侧朝上，将底部黏贴于切割胶带70上，如图11所示。基于器件的表面进行激光扫描，以将每相邻两个接地金属层20各自所对应的衬底10以及背面金属层50切割分离开，成为独立的晶粒，即图1所示的化合物半导体器件。其中，该切割胶带70具有伸缩性和粘结性。在将器件切割为分离的晶粒之后，可通过拉伸切割胶带70从而将其上的各个晶粒分离开一定距离。
在采用激光划片机进行激光划片时，激光入射的角度垂直于衬底10表面，将激光聚焦在衬底10表面。在进行激光切割时，可采用两次切割的方式进行切割，当然，在其它可能的实施方式中，也可对衬底10进行一次激光扫描完成器件的切割，具体地在本实施例中不作限制。
在采用两次激光切割的方式时，首先，利用激光划片机对衬底10的表面进行第一次激光扫描，以得到切割深度为衬底10的厚度的40％-60％的切割槽。再沿着切割槽的路径，利用激光划片机进行第二次激光扫描，以将相邻两个接地金属层20各自所对应的衬底10及背面金属层50切割分离开。
第一次激光扫描时，可分别沿第一方向和第二方向对衬底10进行扫描，在第一方向和第二方向上分别形成多道切割槽，第一方向和第二方向相互垂直。
其中，激光划片时，激光划片机的移动速度可为100mm/s-400mm/s，激光的功率可为2.0W-6.5W。
由于激光划片的过程时，器件内部材料容易产生应力。因此，激光划片后，可利用溶液浸泡切割后的晶粒以消除激光划片时产生的应力。采用的溶液可为氨水、过氧化氢等水溶液，浸泡的时长可为20秒-150秒。
含铜的背面金属层50在经过上述的浸泡后，内部的铜物质可能会析出而沾覆在芯片表面，因此，在本实施例中，可使用比率为1:1-1:10的含盐酸的水溶液，清洗浸泡10秒-60秒。
经过清洗并干燥后，整个化合物半导体器件的切割工艺即完成，获得的晶粒可进行后续的封装工艺流程。
基于上述设置，本申请可通过改变化合物半导体器件的背面金属结构为含铜结构，在不影响器件特性的情况下既能大幅度降低制作成本，又能优化切割工艺流程达到无切割道的激光划片切割。
请参阅图12，本申请实施例还提供一种化合物半导体器件的背面铜制程方法，该方法可用于制备形成上述任一实现方式中的化合物半导体器件，该化合物半导体器件的背面铜制程方法包括以下步骤：
步骤S110，在完成正面制程的衬底10上制备贯穿其两侧的背面通孔101，其中，所述背面通孔101与所述衬底10上的接地金属层20对应。
步骤S120，基于所述衬底10远离所述接地金属层20的一侧以及所述背面通孔101的孔壁制作形成黏合层501。
步骤S130，基于所述黏合层501远离所述衬底10一侧制作形成种子层502。
步骤S140，在所述种子层502远离所述黏合层501的一侧电镀形成Au层503。
步骤S150，在所述Au层503远离所述种子层502的一侧电镀形成电镀铜层504，该电镀铜层504的厚度为0.2um-5um。
作为一种可能的实施方式，在进行背面通孔101的制备之前，还包括以下步骤：
对所述衬底10远离所述接地金属层20的一侧进行研磨，研磨减薄后衬底10的厚度为50um-200um。
在一种可能的实施方式中，所述背面通孔101和所述接地金属层20包括多个，所述黏合层501、种子层502、Au层503及电镀铜层504构成所述化合物半导体的背面金属层50，所述方法还包括：
利用激光划片机对所述衬底10的表面进行第一次激光扫描，以得到切割深度为所述衬底10的厚度的40％-60％的切割槽；
沿着所述切割槽的路径，利用所述激光划片机进行第二次激光扫描，以将相邻两个接地金属层20各自所对应的衬底10及背面金属层50切割分离开，其中，所述激光划片机的激光功率为2.0W-6.5W，所述激光划片机的扫描速度为100mm/s-400mm/s。
应当理解，本实施例中的化合物半导体器件的背面铜制程方法的相关特征可参照上述实施例的化合物半导体器件的相关描述，本实施例在此不再赘述。
综上所述，本申请实施例提供一种化合物半导体器件和化合物半导体器件的背面铜制程方法，该化合物半导体器件包括衬底10，该衬底10上开设有贯穿其两侧的背面通孔101，背面通孔101与衬底10上的接地金属层20对应。在衬底10远离接地金属层20的一侧以及背面通孔101的孔壁制作形成有黏合层501，在黏合层501远离衬底10一侧制作形成有种子层502。在种子层502远离黏合层501的一侧电镀形成有Au层503，并且，在Au层503的远离种子层502的一侧电镀形成有电镀铜层504，该电镀铜层504的厚度为0.2um-5um。如此，利用铜的高导热性，能够实现对器件的有效散热，并且电镀铜层504的厚度较薄，产生的应力较小，即使下方的衬底10的厚度较薄，也不易引起衬底10的翘曲。
上述实施例仅用来进一步说明本申请的一种化合物半导体器件和化合物半导体器件的背面铜制程，但本申请并不局限于实施例，凡是依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本申请技术方案的保护范围内。

Claims (10)

1.一种化合物半导体器件，其特征在于，包括：
衬底，所述衬底上开设有贯穿其两侧的背面通孔，所述背面通孔与所述衬底上的接地金属层对应；
基于所述衬底远离所述接地金属层的一侧以及所述背面通孔的孔壁制作形成的黏合层；
基于所述黏合层远离所述衬底一侧制作形成的种子层；
在所述种子层远离所述黏合层的一侧电镀形成的Au层；
在所述Au层远离所述种子层的一侧电镀形成的电镀铜层，该电镀铜层的厚度为0.2um-5um。
2.根据权利要求1所述的化合物半导体器件，其特征在于，所述黏合层由氮化钽、氮化钛、钯、钛钨中的任意一种与镍钒共同组成。
3.根据权利要求2所述的化合物半导体器件，其特征在于，所述镍钒由含量为90％-97％的镍以及含量为3％-10％的钒组成，所述镍钒的厚度为0.03um-0.2um。
4.根据权利要求1所述的化合物半导体器件，其特征在于，所述衬底的厚度为50um-200um。
5.根据权利要求1所述的化合物半导体器件，其特征在于，所述化合物半导体器件还包括：
基于所述电镀铜层远离所述Au层的一侧制作形成的防氧化层。
6.根据权利要求1所述的化合物半导体器件，其特征在于，所述种子层由材料金构成。
7.根据权利要求1所述的化合物半导体器件，其特征在于，所述Au层的厚度为0.2um-5um，所述种子层的厚度为0.05um-0.5um。
8.一种化合物半导体器件的背面铜制程方法，其特征在于，所述方法包括：
在完成正面制程的衬底上制备贯穿其两侧的背面通孔，其中，所述背面通与所述衬底上的接地金属层对应；
基于所述衬底远离所述接地金属层的一侧以及所述背面通孔的孔壁制作形成黏合层；
基于所述黏合层远离所述衬底一侧制作形成种子层；
在所述种子层远离所述黏合层的一侧电镀形成Au层；
在所述Au层远离所述种子层的一侧电镀形成电镀铜层，该电镀铜层的厚度为0.2um-5um。
9.根据权利要求8所述的化合物半导体器件的背面铜制程方法，其特征在于，所述在完成正面制程的衬底上制备贯穿其两侧的背面通孔的步骤之前，所述方法还包括：
对所述衬底远离所述接地金属层的一侧进行研磨，研磨减薄后衬底的厚度为50um-200um。
10.根据权利要求8所述的化合物半导体器件的背面铜制程方法，其特征在于，所述背面通孔和所述接地金属层包括多个，所述黏合层、种子层、Au层及电镀铜层构成所述化合物半导体器件的背面金属层，所述方法还包括：
利用激光划片机对所述衬底的表面进行第一次激光扫描，以得到切割深度为所述衬底的厚度的40％-60％的切割槽；
沿着所述切割槽的路径，利用所述激光划片机进行第二次激光扫描，以将相邻两个接地金属层各自所对应的衬底及背面金属层切割分离开，其中，所述激光划片机的激光功率为2.0W-6.5W，所述激光划片机的扫描速度为100mm/s-400mm/s。
CN201911052408.2A 2019-10-31 2019-10-31 化合物半导体器件和化合物半导体器件的背面铜制程方法 Active CN110767604B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201911052408.2A CN110767604B (zh) 2019-10-31 2019-10-31 化合物半导体器件和化合物半导体器件的背面铜制程方法
TW109136524A TWI720936B (zh) 2019-10-31 2020-10-21 化合物半導體元件及其背面銅製程方法
US17/082,314 US11823891B2 (en) 2019-10-31 2020-10-28 Backside metallized compound semiconductor device and method for manufacturing the same
US18/514,886 US20240087877A1 (en) 2019-10-31 2023-11-20 Backside metallized compound semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911052408.2A CN110767604B (zh) 2019-10-31 2019-10-31 化合物半导体器件和化合物半导体器件的背面铜制程方法

Publications (2)

Publication Number Publication Date
CN110767604A true CN110767604A (zh) 2020-02-07
CN110767604B CN110767604B (zh) 2022-03-18

Family

ID=69335204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911052408.2A Active CN110767604B (zh) 2019-10-31 2019-10-31 化合物半导体器件和化合物半导体器件的背面铜制程方法

Country Status (3)

Country Link
US (2) US11823891B2 (zh)
CN (1) CN110767604B (zh)
TW (1) TWI720936B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100001922A1 (it) * 2021-01-29 2022-07-29 St Microelectronics Srl Struttura di contatto dal retro perfezionata per un dispositivo a semiconduttore e relativo procedimento di fabbricazione
CN117936393A (zh) * 2024-03-21 2024-04-26 成都电科星拓科技有限公司 在单颗芯片背面制作散热盖的方法及封装方法

Citations (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107190A (en) * 1997-01-30 2000-08-22 Nec Corporation Method of fabricating semiconductor device
US6429118B1 (en) * 2000-09-18 2002-08-06 Taiwan Semiconductor Manufacturing Company Elimination of electrochemical deposition copper line damage for damascene processing
US6541301B1 (en) * 1999-02-12 2003-04-01 Brook David Raymond Low RF loss direct die attach process and apparatus
CN1758430A (zh) * 2004-09-10 2006-04-12 株式会社东芝 半导体器件和半导体器件的制造方法
CN1992151A (zh) * 2005-12-28 2007-07-04 三洋电机株式会社 半导体装置的制造方法
CN101068018A (zh) * 2006-05-05 2007-11-07 台湾积体电路制造股份有限公司 半导体装置
CN101154647A (zh) * 2006-09-27 2008-04-02 恩益禧电子股份有限公司 半导体装置
CN101335247A (zh) * 2007-06-29 2008-12-31 富士通株式会社 半导体器件及其制造方法
JP2009130113A (ja) * 2007-11-22 2009-06-11 Fujitsu Ltd カーボンナノチューブを用いたパッケージ及び電子デバイス
JP2009147195A (ja) * 2007-12-17 2009-07-02 Nippon Mining & Metals Co Ltd 銅拡散防止用バリア膜、同バリア膜の形成方法、ダマシン銅配線用シード層の形成方法及びダマシン銅配線を備えた半導体ウェハー
CN100539008C (zh) * 2005-05-26 2009-09-09 飞思卡尔半导体公司 半导体封装及其形成方法
US20100078819A1 (en) * 2008-09-29 2010-04-01 Chang-Woo Shin Inter connection structure including copper pad and pad barrier layer, semiconductor device and electronic apparatus including the same
TW201128704A (en) * 2010-02-12 2011-08-16 Win Semiconductors Corp A method of processing copper backside metal layer for semiconductor chips
CN102208342A (zh) * 2010-03-30 2011-10-05 台湾积体电路制造股份有限公司 硅穿孔的形成方法
CN102237339A (zh) * 2010-04-28 2011-11-09 中国科学院微电子研究所 一种芯片背面金属起镀层结构及其制备方法
US20110285012A1 (en) * 2010-05-20 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Contact Opening
US20110298123A1 (en) * 2010-06-02 2011-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US20120028465A1 (en) * 2010-07-30 2012-02-02 Sumitomo Electric Device Innovations, Inc. Process to form via hole in semiconductor wafer
CN103377914A (zh) * 2012-04-18 2013-10-30 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构及其加工方法
CN104064513A (zh) * 2013-03-19 2014-09-24 株式会社东芝 半导体装置的制造方法及半导体装置
CN105244313A (zh) * 2015-09-08 2016-01-13 上海航天测控通信研究所 基板上薄膜通孔互连制作方法
US20160190299A1 (en) * 2014-12-25 2016-06-30 Sumitomo Electric Device Innovations, Inc. Semiconductor device having via hole coated in side surfaces with heat treated nitride metal and method to form the same
CN105895579A (zh) * 2016-06-08 2016-08-24 无锡微奥科技有限公司 一种基于soi衬底的tsv圆片的加工方法
CN106098547A (zh) * 2016-06-20 2016-11-09 中山德华芯片技术有限公司 采用电化学工艺制作GaAs MMIC背面通孔的方法
CN106298730A (zh) * 2015-06-29 2017-01-04 英飞凌科技股份有限公司 具有电连接至导电结构的金属结构的半导体器件
US20170011961A1 (en) * 2015-07-09 2017-01-12 Inpaq Technology Co., Ltd. Semiconductor package structure and method of the same
CN106558564A (zh) * 2015-09-29 2017-04-05 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构
CN107579032A (zh) * 2017-07-27 2018-01-12 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法
CN108474129A (zh) * 2016-01-21 2018-08-31 应用材料公司 电镀硅穿孔的工艺和化学作用
US20190096743A1 (en) * 2013-04-25 2019-03-28 Macom Technology Solutions Holdings, Inc. Barrier for preventing eutectic break-through in through-substrate vias
CN110767628A (zh) * 2019-10-31 2020-02-07 厦门市三安集成电路有限公司 半导体器件和半导体器件的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539625B2 (en) * 2001-01-11 2003-04-01 International Business Machines Corporation Chromium adhesion layer for copper vias in low-k technology
KR100558002B1 (ko) * 2003-09-26 2006-03-06 삼성전자주식회사 선택적 전기도금 공정을 이용한 금속패턴 형성방법
US7030016B2 (en) * 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
JP2007081130A (ja) * 2005-09-14 2007-03-29 Toshiba Corp 半導体装置の製造方法
US20130249095A1 (en) * 2012-03-26 2013-09-26 Skyworks Solutions, Inc. Gallium arsenide devices with copper backside for direct die solder attach
TW201344869A (zh) * 2012-04-18 2013-11-01 Win Semiconductors Corp 半導體元件背面銅金屬之改良結構及其製程方法
US9093506B2 (en) * 2012-05-08 2015-07-28 Skyworks Solutions, Inc. Process for fabricating gallium arsenide devices with copper contact layer
CN107275315A (zh) * 2017-05-27 2017-10-20 厦门市三安集成电路有限公司 一种化合物半导体背金电容的结构及其制作方法
TWI681447B (zh) * 2017-09-26 2020-01-01 穩懋半導體股份有限公司 耐高溫之化合物半導體基板之背面金屬改良結構

Patent Citations (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107190A (en) * 1997-01-30 2000-08-22 Nec Corporation Method of fabricating semiconductor device
US6541301B1 (en) * 1999-02-12 2003-04-01 Brook David Raymond Low RF loss direct die attach process and apparatus
US6429118B1 (en) * 2000-09-18 2002-08-06 Taiwan Semiconductor Manufacturing Company Elimination of electrochemical deposition copper line damage for damascene processing
CN1758430A (zh) * 2004-09-10 2006-04-12 株式会社东芝 半导体器件和半导体器件的制造方法
CN100539008C (zh) * 2005-05-26 2009-09-09 飞思卡尔半导体公司 半导体封装及其形成方法
CN1992151A (zh) * 2005-12-28 2007-07-04 三洋电机株式会社 半导体装置的制造方法
CN101068018A (zh) * 2006-05-05 2007-11-07 台湾积体电路制造股份有限公司 半导体装置
US20070257323A1 (en) * 2006-05-05 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked contact structure and method of fabricating the same
CN101154647A (zh) * 2006-09-27 2008-04-02 恩益禧电子股份有限公司 半导体装置
CN101335247A (zh) * 2007-06-29 2008-12-31 富士通株式会社 半导体器件及其制造方法
JP2009130113A (ja) * 2007-11-22 2009-06-11 Fujitsu Ltd カーボンナノチューブを用いたパッケージ及び電子デバイス
JP2009147195A (ja) * 2007-12-17 2009-07-02 Nippon Mining & Metals Co Ltd 銅拡散防止用バリア膜、同バリア膜の形成方法、ダマシン銅配線用シード層の形成方法及びダマシン銅配線を備えた半導体ウェハー
US20100078819A1 (en) * 2008-09-29 2010-04-01 Chang-Woo Shin Inter connection structure including copper pad and pad barrier layer, semiconductor device and electronic apparatus including the same
TW201128704A (en) * 2010-02-12 2011-08-16 Win Semiconductors Corp A method of processing copper backside metal layer for semiconductor chips
CN102208342A (zh) * 2010-03-30 2011-10-05 台湾积体电路制造股份有限公司 硅穿孔的形成方法
CN102237339A (zh) * 2010-04-28 2011-11-09 中国科学院微电子研究所 一种芯片背面金属起镀层结构及其制备方法
US20110285012A1 (en) * 2010-05-20 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Contact Opening
US20110298123A1 (en) * 2010-06-02 2011-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US20120028465A1 (en) * 2010-07-30 2012-02-02 Sumitomo Electric Device Innovations, Inc. Process to form via hole in semiconductor wafer
CN103377914A (zh) * 2012-04-18 2013-10-30 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构及其加工方法
CN104064513A (zh) * 2013-03-19 2014-09-24 株式会社东芝 半导体装置的制造方法及半导体装置
US20190096743A1 (en) * 2013-04-25 2019-03-28 Macom Technology Solutions Holdings, Inc. Barrier for preventing eutectic break-through in through-substrate vias
US20160190299A1 (en) * 2014-12-25 2016-06-30 Sumitomo Electric Device Innovations, Inc. Semiconductor device having via hole coated in side surfaces with heat treated nitride metal and method to form the same
CN106298730A (zh) * 2015-06-29 2017-01-04 英飞凌科技股份有限公司 具有电连接至导电结构的金属结构的半导体器件
US20170011961A1 (en) * 2015-07-09 2017-01-12 Inpaq Technology Co., Ltd. Semiconductor package structure and method of the same
CN105244313A (zh) * 2015-09-08 2016-01-13 上海航天测控通信研究所 基板上薄膜通孔互连制作方法
CN106558564A (zh) * 2015-09-29 2017-04-05 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构
CN108474129A (zh) * 2016-01-21 2018-08-31 应用材料公司 电镀硅穿孔的工艺和化学作用
CN105895579A (zh) * 2016-06-08 2016-08-24 无锡微奥科技有限公司 一种基于soi衬底的tsv圆片的加工方法
CN106098547A (zh) * 2016-06-20 2016-11-09 中山德华芯片技术有限公司 采用电化学工艺制作GaAs MMIC背面通孔的方法
CN107579032A (zh) * 2017-07-27 2018-01-12 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法
CN110767628A (zh) * 2019-10-31 2020-02-07 厦门市三安集成电路有限公司 半导体器件和半导体器件的制作方法

Also Published As

Publication number Publication date
US20240087877A1 (en) 2024-03-14
CN110767604B (zh) 2022-03-18
US20210134584A1 (en) 2021-05-06
TWI720936B (zh) 2021-03-01
US11823891B2 (en) 2023-11-21
TW202119573A (zh) 2021-05-16

Similar Documents

Publication Publication Date Title
KR100741864B1 (ko) 반도체장치의 제조방법
US8664089B1 (en) Semiconductor die singulation method
EP1730790B1 (en) Fabrication of semiconductor devices
US9847219B2 (en) Semiconductor die singulation method
JP6324743B2 (ja) 半導体装置の製造方法
CN110767604B (zh) 化合物半导体器件和化合物半导体器件的背面铜制程方法
JP2008503900A (ja) 改良光出力を提供する縦型半導体装置
WO2005029572A1 (en) Fabrication of conductive metal layer on semiconductor devices
US9401303B2 (en) Handler wafer removal by use of sacrificial inert layer
EP1668688A1 (en) Fabrication of semiconductor devices
CN110767628B (zh) 半导体器件和半导体器件的制作方法
JP2013058707A (ja) 半導体発光素子の製造方法
JP2009212357A (ja) 窒化物系半導体発光素子とその製造方法
CN113649709A (zh) 晶圆切割方法
KR20090116410A (ko) 수직 전극구조를 갖는 발광소자 및 그 제조방법
US8212331B1 (en) Method for fabricating a backside through-wafer via in a processed wafer and related structure
JP4542508B2 (ja) 垂直型発光ダイオードおよびその製造方法
US10163673B2 (en) Dual adhesive bonding with perforated wafer
JP6384934B2 (ja) 半導体装置の製造方法
US9165831B2 (en) Dice before grind with backside metal
TWI838840B (zh) 晶圓後段製程的處理方法及晶圓級半導體結構
KR20120065621A (ko) 아발란치 포토다이오드 및 이의 제조방법
JP2006041263A (ja) 光電変換素子の製造方法及び光電変換素子
TW202412086A (zh) 晶圓後段製程的處理方法及晶圓級半導體結構
TW202414850A (zh) 光半導體元件的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant