TW201344869A - 半導體元件背面銅金屬之改良結構及其製程方法 - Google Patents

半導體元件背面銅金屬之改良結構及其製程方法 Download PDF

Info

Publication number
TW201344869A
TW201344869A TW101113779A TW101113779A TW201344869A TW 201344869 A TW201344869 A TW 201344869A TW 101113779 A TW101113779 A TW 101113779A TW 101113779 A TW101113779 A TW 101113779A TW 201344869 A TW201344869 A TW 201344869A
Authority
TW
Taiwan
Prior art keywords
layer
thermal expansion
metal layer
metal
expansion buffer
Prior art date
Application number
TW101113779A
Other languages
English (en)
Inventor
Jason Chen
Chang-Hwang Hua
Wen Chu
Original Assignee
Win Semiconductors Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Win Semiconductors Corp filed Critical Win Semiconductors Corp
Priority to TW101113779A priority Critical patent/TW201344869A/zh
Priority to US13/555,793 priority patent/US20130277845A1/en
Publication of TW201344869A publication Critical patent/TW201344869A/zh
Priority to US14/868,798 priority patent/US9548276B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體元件背面銅金屬之改良結構及其製程方法，其中前述改良結構由上而下依序包括有一主動層、一基板、一背面金屬種子層、至少一熱膨脹緩衝層、一金屬層以及至少一抗氧化金屬層，其中該背面金屬種子層之材料係為鈀(Pd)，且其中該熱膨脹緩衝層之熱膨脹係數係介於該背面金屬種子層以及該背面金屬層之間者。運用本發明之結構，可以使半導體晶片具有耐高溫操作之特性；其背面的各金屬結構層在通過高溫測試後，仍維持其結構之完整性，且不易產生空隙及裂痕，有效增強晶片之耐高溫操作特性。

Description

半導體元件背面銅金屬之改良結構及其製程方法
本發明有關一種半導體元件背面銅金屬之改良結構及其製程方法，尤指一種以銅金屬層做為背面金屬層，並以鈀(Pd)金屬層做為該背面金屬種子層，且於兩金屬層之間增加一熱膨脹緩衝層，使半導體元件具有耐高溫操作之特性。
半導體元件的製程當中通常會包含背面金屬化之製程，該背面金屬化之製程關係到半導體元件之抗折強度、散熱以及接地等特性。第1圖係為一習用半導體元件背面銅金屬結構示意圖，其中結構依次包含有一基板101、一擴散阻擋層105、一應力消除金屬層107、一背面金屬層109以及一抗氧化層111；其中該擴散阻擋層105係形成於該基板101之下，該擴散阻擋層105之材料係為氮化鉭(TaN)，主要功能在於阻擋其他金屬材料擴散進入該基板101，進而對元件產生不利影響；該應力消除金屬層107係形成於該擴散阻擋層105之下，該應力消除金屬層107之材料係為金(Au)，主要功能在於減緩或消除其下結構因不均勻的膨脹或收縮所導致的結構剝離；該背面金屬層109之材料係為銅(Cu)，其厚度需足夠支持該基板101在封裝時所受之應力，同時亦可幫助該基板101上之元件散熱；該抗氧化層111之材料係為金(Au)，可防止該背面金屬層109氧化。
然而以氮化鉭(TaN)做為擴散阻擋層、以金(Au)做為應力消除金屬層、再以銅(Cu)做為背面金屬層，此三層結構材料之選用對於半導體元件耐高溫操作之表現並不盡理想；現今半導體元件的散熱及耐高溫特性是很重要的課題，若該元件之耐高溫特性不理想，可能導致半導體元件因過熱而受損，尤其當半導體元件有背面導孔時，通常背面導孔之深寬比都很大，在高溫操作下，此三層結構較容易產生空隙、出現裂痕、剝離等現象，造成接地不良的狀況，而使該半導體元件受損。
有鑑於此，本發明為了改善上述之缺點，本發明提出一種耐高溫操作之半導體元件背面銅金屬之改良結構及其製程方法，不但可以有效提升半導體元件之耐高溫操作特性，降低元件因過熱而受損之機率，同時又可改善晶片之導熱效果，並且降低材料成本。
本發明之主要目的在於提供一種半導體元件背面銅金屬之改良結構及其製程方法，有助於提升元件之耐高溫操作特性。
為了達到上述之目的，本發明提供之半導體元件背面銅金屬改良結構，由上而下依序包括有一主動層、一基板、一背面金屬種子層、至少一熱膨脹緩衝層、一背面金屬層；其中該主動層係包含有至少一積體電路；其中該背面金屬種子層之材料係為鈀(Pd)；其中該背面金屬層之材料係為銅(Cu)；以及其中該熱膨脹緩衝層之熱膨脹係數係介於該背面金屬種子層以及該背面金屬層之間。
於實施時，前述之該熱膨脹緩衝層之材料係為鎳(Ni)、銀(Ag)以及鎳之合金。
於實施時，前述之該熱膨脹緩衝層之厚度係大於0.01μm小於5μm之間。
於實施時，亦可在上述之結構當中，於該背面金屬層之下方，進一步覆蓋至少一抗氧化金屬層。
於實施時，前述抗氧化金屬層之材料係為鎳(Ni)、金(Au)、鈀(Pd)、或鎳金、鎳鈀、鈀金之合金。
本發明亦提供一種耐高溫操作之半導體元件背面銅金屬化改良結構之製程方法，包括以下步驟：於一基板正面，形成一主動層，且該主動層係包含有至少一積體電路；於該基板背面，以曝光顯影及蝕刻技術製作出所需數量之背面導孔；於該基板背面鍍上一背面金屬種子層，使該背面金屬種子層覆蓋住該基板背面以及該背面導孔之孔壁，且該背面金屬種子層之材料係為鈀(Pd)；鍍上至少一熱膨脹緩衝層，使該熱膨脹緩衝層覆蓋住該背面金屬種子層；以及鍍上一背面金屬層，使該背面金屬層覆蓋住該熱膨脹緩衝層，且該背面金屬層之材料係為銅(Cu)；其中該熱膨脹緩衝層之熱膨脹係數係介於該背面金屬種子層以及該背面金屬層之間。
於實施時，前述之該熱膨脹緩衝層之材料係為鎳(Ni)、銀(Ag)以及鎳之合金。
於實施時，前述之該熱膨脹緩衝層之厚度係大於0.01μm小於5μm之間。
於實施時，亦可在該背面金屬層之下方，以曝光顯影技術定義出至少一街道狀金屬層凹槽之位置；接著對該背面金屬層進行蝕刻，使該蝕刻終止於該熱膨脹緩衝層，進而製作出街道狀金屬層凹槽；最後鍍上至少一抗氧化金屬層，使該抗氧化金屬層覆蓋住該背面金屬層以及該街道狀金屬層凹槽，以防止該背面金屬層被氧化。
於實施時，前述構成該抗氧化金屬層之材料係為鎳(Ni)、金(Au)、鈀(Pd)、或鎳金、鎳鈀、鈀金之合金。
為對於本發明之特點與作用能有更深入之瞭解，茲藉實施例配合圖式詳述於後。
第2A圖係為本發明在進行背面銅金屬製程前之剖面結構示意圖，其中包括一基板201，其中該基板201通常是使用砷化鎵(GaAs)、磷化銦(InP)、氮化鎵(GaN)或碳化矽(SiC)等半導體材料所構成；於該基板201之正面設置有一主動層203，而該主動層203則是包括了已製作完成之至少一積體電路；由於在該主動層203中之積體電路需要接地點，因此會在該基板201之背面以蝕刻技術製作出所需數量之背面導孔213，透過該背面導孔213可以讓該主動層203中之積體電路之接地被連接到遠端配置的接地區。
如圖第2B圖所示，係為本發明之背面銅金屬結構之剖面示意圖。於該基板201之背面，依序鍍上一背面金屬種子層205、至少一熱膨脹緩衝層207以及一背面金屬層209；其中該背面金屬種子層205係覆蓋住該基板201之背面以及該背面導孔213之孔壁；該熱膨脹緩衝層207係形成於該背面金屬種子層205之下；而該背面金屬層209則形成於該熱膨脹緩衝層207之下。該背面金屬種子層205之材料係為鈀(Pd)，其主要功用在於能阻擋下方其他金屬擴散進入該基板201。此外，選擇鈀(Pd)做為該背面金屬種子層205之材料，與該基板201之間將具有較佳之附著性。該背面金屬層209之材料係為銅(Cu)；而該熱膨脹緩衝層207所選用之材料之熱膨脹係數需係介於該背面金屬種子層205以及該背面金屬層209之間。該熱膨脹緩衝層207之材料係可為鎳(Ni)、銀(Ag)以及鎳之合金；而當該背面金屬種子層205之材料為鈀(Pd)，該熱膨脹緩衝層207之材料為鎳(Ni)、銀(Ag)以及鎳之合金，且該背面金屬層209之材料為銅(Cu)時，此三層材料結構之結合將具有較佳之耐高溫操作特性，經過高溫操作試驗之後，不容易出現金屬剝離的現象，也不會造成半導體元件接地不良的狀況，能使半導體元件之可靠度大幅提高。
如圖第2C圖所示，係為本發明背面銅金屬結構中具有街道狀金屬層凹槽之剖面結構示意圖。此結構係以曝光顯影技術於該背面金屬層209上定義出至少一街道狀金屬層凹槽215之位置，再對該背面金屬層209進行蝕刻，使該蝕刻終止於該熱膨脹緩衝層207，進而於該背面金屬層209製作出該街道狀金屬層凹槽215。
如圖第2D圖所示，係為本發明背面銅金屬結構中具有抗氧化層之剖面結構示意圖。該結構係於蝕刻出該街道狀金屬層凹槽215之後，再於該背面金屬層209之下鍍上至少一抗氧化金屬層211，使該抗氧化金屬層211覆蓋住該背面金屬層209以及該街道狀金屬層凹槽215，進而防止該背面金屬層209被氧化；其中該抗氧化金屬層211之材料係為鎳(Ni)、金(Au)、鈀(Pd)、或鎳金、鎳鈀、鈀金之合金。
第3圖係顯示本發明半導體元件背面銅金屬改良結構之製程方法之流程圖。如圖所示，前述半導體元件背面銅金屬改良結構之製程方法包括以下步驟：於一基板正面，形成一主動層，且該主動層係包含有至少一積體電路；於該基板背面，以曝光顯影及蝕刻技術製作出所需數量之背面導孔；於該基板背面鍍上一背面金屬種子層，使該背面金屬種子層覆蓋住該基板之背面以及該背面導孔之孔壁，且該背面金屬種子層之材料係為鈀(Pd)；鍍上至少一熱膨脹緩衝層，使該熱膨脹緩衝層覆蓋住該背面金屬種子層；以及鍍上一背面金屬層，使該背面金屬層覆蓋住該熱膨脹緩衝層，該背面金屬層之材料係為銅(Cu)；其中該熱膨脹緩衝層之熱膨脹係數係介於該背面金屬種子層以及該背面金屬層之間者。
此外，如第3圖所示，於實施時，前述製程方法可進一步包括以下步驟：以曝光顯影技術於該背面金屬層表面定義出至少一街道狀金屬層凹槽之位置；對該背面金屬層進行蝕刻，使該蝕刻終止於該熱膨脹緩衝層，而於該背面金屬層表面形成街道狀金屬層凹槽；以及於該背面金屬層表面鍍上至少一抗氧化金屬層，使該抗氧化金屬層覆蓋住該背面金屬層以及該街道狀金屬層凹槽。
綜上所述，本發明透過運用本發明之該背面金屬種子層205、該熱膨脹緩衝層207以及該背面金屬層209之三層結構設計，以及此三層結構材料之選擇，使得此三層結構之結合有較佳之耐高溫操作特性，經過高溫操作試驗之後，不容易出現剝離的現象，也不會造成半導體元件接地不良的狀況，能使半導體元件之可靠度大幅提高，因此本發明確實可達到預期之目的，並具有良好製程穩定性及元件可靠度等優點。其確具產業利用之價值，爰依法提出專利申請。
又上述說明與圖式僅是用以說明本發明之實施例，凡熟於此業技藝之人士，仍可做等效的局部變化與修飾，其並未脫離本發明之技術與精神。
101．．．基板
103．．．主動層
105．．．擴散阻擋層
107．．．應力消除金(Au)層
109．．．背面金屬層
111．．．抗氧化層
201．．．基板
203．．．主動層
205．．．背面金屬種子層
207．．．熱膨脹緩衝層
209．．．背面金屬層
211．．．抗氧化層
213．．．背面導孔
215．．．街道狀金屬層凹槽
第1圖　係為一習用背面銅金屬化技術之剖面結構示意圖。
第2A圖　係為本發明預備背面銅金屬化前之剖面結構示意圖。
第2B圖　係為本發明背面銅金屬化技術之剖面結構示意圖。
第2C圖　係為本發明背面銅金屬化技術中蝕刻街道狀金屬層凹槽後之剖面結構示意圖。
第2D圖　係為本發明背面銅金屬化技術中鍍上抗氧化層後之剖面結構示意圖。
第3圖　係為本發名半導體元件背面銅金屬改良結構之製程方法之流程圖。
201．．．基板
203．．．主動層
205．．．背面金屬種子層
207．．．熱膨脹緩衝層
209．．．背面金屬層
211．．．抗氧化層
213．．．背面導孔
215．．．街道狀金屬層凹槽

Claims (10)

  1. 一種半導體元件背面銅金屬之改良結構，其主要結構係包括有：一基板；一主動層，係形成於該基板正面，且該主動層係包含有至少一積體電路；一背面金屬種子層，係形成於該基板之背面，且該背面金屬種子層之材料係為鈀(Pd)；至少一熱膨脹緩衝層，係形成於該背面金屬種子層之下方；以及一背面金屬層，係形成於該熱膨脹緩衝層之下方，且該背面金屬層之材料係為銅(Cu)；其中該熱膨脹緩衝層之熱膨脹係數係介於該背面金屬種子層以及該背面金屬層之間者。
  2. 如申請專利範圍第1項所述之半導體元件背面銅金屬改良結構，其中該熱膨脹緩衝層之材料係為鎳(Ni)、銀(Ag)以及鎳之合金。
  3. 如申請專利範圍第1項所述之半導體元件背面銅金屬改良結構，其中該熱膨脹緩衝層之厚度係大於0.01μm小於5μm之間。
  4. 如申請專利範圍第1項所述之半導體元件背面銅金屬改良結構，其中於該背面金屬層之下方，進一步包含至少一抗氧化金屬層。
  5. 如申請專利範圍第4項所述之半導體元件背面銅金屬改良結構，其中該抗氧化金屬層之材料係為鎳(Ni)、金(Au)、鈀(Pd)、或鎳金、鎳鈀、鈀金之合金。
  6. 一種半導體元件背面銅金屬改良結構之製程方法，包括以下步驟：於一基板正面，形成一主動層，且該主動層係包含有至少一積體電路；於該基板背面，以曝光顯影及蝕刻技術製作出所需數量之背面導孔；於該基板背面鍍上一背面金屬種子層，使該背面金屬種子層覆蓋住該基板之背面以及該背面導孔之孔壁，且該背面金屬種子層之材料係為鈀(Pd)；鍍上至少一熱膨脹緩衝層，使該熱膨脹緩衝層覆蓋住該背面金屬種子層；以及鍍上一背面金屬層，使該背面金屬層覆蓋住該熱膨脹緩衝層，該背面金屬層之材料係為銅(Cu)；其中該熱膨脹緩衝層之熱膨脹係數係介於該背面金屬種子層以及該背面金屬層之間者。
  7. 如申請專利範圍第6項所述之製程方法，其中該熱膨脹緩衝層之材料係為鎳(Ni)、銀(Ag)以及鎳之合金。
  8. 如申請專利範圍第6項所述之製程方法，其中該熱膨脹緩衝層之厚度係大於0.01μm小於5μm之間。
  9. 如申請專利範圍第6項所述之製程方法，進一步包括以下步驟：以曝光顯影技術於該背面金屬層表面定義出至少一街道狀金屬層凹槽之位置；對該背面金屬層進行蝕刻，使該蝕刻終止於該熱膨脹緩衝層，而於該背面金屬層表面形成街道狀金屬層凹槽；以及於該背面金屬層表面鍍上至少一抗氧化金屬層，使該抗氧化金屬層覆蓋住該背面金屬層以及該街道狀金屬層凹槽。
  10. 如申請專利範圍第9項所述之製程方法，其中該抗氧化金屬層之材料係為鎳(Ni)、金(Au)、鈀(Pd)、或鎳金、鎳鈀、鈀金之合金。
TW101113779A 2012-04-18 2012-04-18 半導體元件背面銅金屬之改良結構及其製程方法 TW201344869A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101113779A TW201344869A (zh) 2012-04-18 2012-04-18 半導體元件背面銅金屬之改良結構及其製程方法
US13/555,793 US20130277845A1 (en) 2012-04-18 2012-07-23 Structure of backside copper metallization for semiconductor devices and a fabrication method thereof
US14/868,798 US9548276B2 (en) 2012-04-18 2015-09-29 Structure of backside copper metallization for semiconductor devices and a fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101113779A TW201344869A (zh) 2012-04-18 2012-04-18 半導體元件背面銅金屬之改良結構及其製程方法

Publications (1)

Publication Number Publication Date
TW201344869A true TW201344869A (zh) 2013-11-01

Family

ID=49379359

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101113779A TW201344869A (zh) 2012-04-18 2012-04-18 半導體元件背面銅金屬之改良結構及其製程方法

Country Status (2)

Country Link
US (1) US20130277845A1 (zh)
TW (1) TW201344869A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611578B (zh) * 2017-06-14 2018-01-11 穩懋半導體股份有限公司 用以減少化合物半導體晶圓變形之改良結構
TWI720936B (zh) * 2019-10-31 2021-03-01 大陸商廈門市三安集成電路有限公司 化合物半導體元件及其背面銅製程方法
CN113823613A (zh) * 2021-11-24 2021-12-21 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093506B2 (en) * 2012-05-08 2015-07-28 Skyworks Solutions, Inc. Process for fabricating gallium arsenide devices with copper contact layer
KR101988893B1 (ko) * 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
US8994182B2 (en) 2012-12-21 2015-03-31 Cree, Inc. Dielectric solder barrier for semiconductor devices
US8970010B2 (en) 2013-03-15 2015-03-03 Cree, Inc. Wafer-level die attach metallization
CN104851850A (zh) * 2014-02-14 2015-08-19 飞思卡尔半导体公司 集成电路的背面金属化图形
US10381455B1 (en) 2015-09-11 2019-08-13 United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Diffusion barrier systems (DBS) for high temperature semiconductor electrical contacts
JP6863574B2 (ja) * 2017-02-22 2021-04-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
TWI683370B (zh) * 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法
CN112865736B (zh) * 2021-01-20 2023-08-15 广东省科学院半导体研究所 Saw滤波器芯片封装结构、其制备方法及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
SG130975A1 (en) * 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
TWI504780B (zh) * 2009-09-04 2015-10-21 Win Semiconductors Corp 一種利用無電解電鍍法將金屬種子層鍍在半導體晶片的背面及導孔的製程方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611578B (zh) * 2017-06-14 2018-01-11 穩懋半導體股份有限公司 用以減少化合物半導體晶圓變形之改良結構
TWI720936B (zh) * 2019-10-31 2021-03-01 大陸商廈門市三安集成電路有限公司 化合物半導體元件及其背面銅製程方法
CN113823613A (zh) * 2021-11-24 2021-12-21 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Also Published As

Publication number Publication date
US20130277845A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
TW201344869A (zh) 半導體元件背面銅金屬之改良結構及其製程方法
TWI413222B (zh) 堆疊互連散熱器
JP3782997B2 (ja) デバイス・チップ間を接続するシステム及び方法
TWI611538B (zh) 封裝載板及其製作方法
TWI413188B (zh) 導線結構及其形成方法
CN105336718B (zh) 源极向下半导体器件及其制造方法
JP2009545137A (ja) アンダーフィルド熱排出部を有する半導体デバイス
US20240087877A1 (en) Backside metallized compound semiconductor device and method for manufacturing the same
CN103377914A (zh) 半导体元件背面铜金属的改良结构及其加工方法
JP2009530815A (ja) ＧａＡｓ集積回路装置およびその取付け方法
US7253504B1 (en) Integrated circuit package and method
US20190096755A1 (en) High Temperature Resistant Backside Metallization for Compound Semiconductors
JP3791459B2 (ja) 半導体装置およびその製造方法
TWI544574B (zh) 三五族化合物半導體元件之銅金屬連接線
JP2008288607A (ja) 電子部品実装構造の製造方法
TW201436144A (zh) 結合基板通孔與金屬凸塊之半導體晶片結構及其製程方法
US10923621B2 (en) Method for reduction of interfacial stress accumulation between double side copper-plated layers and aluminum nitride substrate
TWI745880B (zh) 圖案化晶圓銲錫擴散阻障
JP2012164711A (ja) 半導体装置及びその製造方法
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
US10060036B2 (en) Plated-layer structure for improving interface stress between aluminium nitride substrate and copper-plated layer
CN109979833A (zh) 一种基于嵌套结构和退火的快速常温微凸点键合方法
JP2014518450A (ja) 半導体デバイスのためのサブマウントを有する半導体ユニット
CN111105990A (zh) 一种适用于铜金属化半导体器件的薄膜结构及其制备方法
TW201434124A (zh) 半導體結構及其製造方法