TW201434124A - 半導體結構及其製造方法 - Google Patents

Abstract

一種半導體結構的製造方法，其方法包含下列步驟。首先，提供半導體基底，半導體基底具有主動表面以及背面，其中主動表面上已形成有至少一導電圖案，背面則具有至少一貫通孔，此貫通孔係貫穿半導體基底而連通於主動表面及背面，且貫通孔係將導電圖案自背面暴露出。接著，於半導體基底之背面上形成阻障層(barrier layer)，以覆蓋貫通孔之孔壁並與導電圖案電性接觸。然後，於阻障層上形成種子層(seed layer)，再於種子層上形成金屬層。其中，種子層的活性小於銅金屬的活性。

Description

半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種基底背面具有金屬層的半導體結構及其製造方法。

在半導體的積體電路製程中，由於需要整合各種元件及節省配線空間，因此會在半導體積體電路的基底主動表面及背面上分別形成金屬層，並使背面的金屬層透過半導體基底中的貫通孔而電性連接至主動表面的金屬層。半導體基底背面的金屬層除了可做為多個元件的共同接地區之外，同時也可做為積體電路的散熱區。因此，通常會選用具有低阻值且散熱快等特性的金屬材料，例如銅，來製作半導體基底背面的金屬層。然而，銅原子很容易擴散進入半導體基底中與半導體材料發生反應而造成元件損害。此外，由於形成在背面的金屬層是填入貫通孔而與形成在主動表面的金屬層電性連接，因此當貫通孔的深寬比過大時，將會導致形成在背面的金屬層厚度不均，使得部分元件散熱不均，或因背面之金屬層的附著性不良造成部分元件接地不良，這些情形都會影響半導體積體電路的效率或良率。因此，如何解決上述 種種問題，實為本技術領域之相關人員所重視的議題之一。

本發明的目的就是在提供一種半導體結構的製造方法，其包含下列步驟。首先，提供半導體基底，半導體基底具有主動表面及背面，其中主動表面上形成有至少一導電圖案，且背面具有至少一個貫通孔，此貫通孔係貫穿半導體基底而連通主動表面及背面，且貫通孔將導電圖案自背面暴露出。接著，於半導體基底之背面上形成阻障層(barrier layer)，以覆蓋貫通孔之孔壁並與導電圖案電性接觸。然後，於阻障層上形成種子層(seed layer)，並且於種子層上形成金屬層。其中，種子層的活性小於銅金屬的活性。

本發明的另一目的是提供一種半導體結構，其包含半導體基底、阻障層、種子層以及金屬層。半導體基底包含主動表面以及背面，其中主動表面上有至少一導電圖案，而背面具有至少一個貫通孔，貫穿半導體基底連通主動表面及背面，且貫通孔係將導電圖案自背面暴露出。阻障層係位於半導體基底之背面上，並覆蓋貫通孔之孔壁且與導電圖案電性接觸。種子層係形成於阻障層上，金屬層則是形成於種子層上。其中，種子層的活性小於銅金屬的活性。

在本發明之半導體結構及其製造方法中，因為在半導體基底及金屬層間形成有阻障層及活性小於銅金屬的種子層，除了可以透過形成在金屬層與半導體基底之間的阻障層來避免因金屬層材料及半導體基底材料在彼此之間相互擴散而導致損壞半導體基底及形成於其中的積體電路外，更可以藉由活性小於銅金屬的種子層來提高金屬層的附著性、均 勻性及平坦性，故能達到提昇半導體元件良率及效率之功效

100‧‧‧半導體基底

110‧‧‧主動表面

111‧‧‧導電圖案

120‧‧‧背面

121‧‧‧貫通孔

131‧‧‧阻障層

132‧‧‧種子層

133‧‧‧金屬層

134‧‧‧保護層

140‧‧‧光阻圖案

200‧‧‧承載晶圓

圖1A至圖1D為本發明之一實施例部份步驟及結構示意圖。

請參見圖1A所示剖面圖，首先，提供半導體基底100，其具有主動表面110及背面120。在本實施例中，半導體基底100所選用的半導體材料為砷化鎵。而且，主動表面110已形成有導電圖案111。雖然本實施例的圖式中係繪示出多個導電圖案111，但本發明並不限於此。導電圖案111的數量可由實務上之需求來決定。這些導電圖案111例如是與形成在半導體基底中100的內連線結構(圖未示)電性連接。具體來說，形成在半導體基底中100的內連線結構例如是具有特定功能的積體電路。以本實施例來說，此內連線結構例如是應用於無線通訊裝置的單晶微波積體電路(Monolithic Microwave Integrated Circuit，簡稱MMIC)或毫米波積體電路(Millimeter-wave Integrated Circuit)等。

值得一提的是，為了便於進行半導體基底100之背面120的製程，可以先將半導體基底100放置於於承載基板200上，並透過主動表面110與承載基板200接觸，以露出背面120。接著，從背面120上進行半導體基底100的薄化製程，例如化學機械研磨(chemical mechanic polish,CMP)製程、蝕刻製程或上述製程交替組合，以將半導體基底100薄化至適當 的厚度。然後，形成至少一個貫通孔121以貫穿半導體基底100，以使貫通孔121連通背面120及主動表面110，並且將導電圖案111自背面120暴露出來。在本實施例中，形成貫通孔121的方法例如是微影蝕刻製程。

請參見圖1B，在半導體基底100上形成阻障層131，以覆蓋貫通孔121之孔壁並與導電圖案111電性接觸。接著，於阻障層131上形成種子層132。具體來說，本實施例係選擇具有較低阻值且電負度低於鎵或砷之金屬材料，如鈀(Pd)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鈦化鎢(TiW)、鉭氮化物(TaN)等過渡金屬元素或其化合物，將其沉積於半導體基底100的背面120上，以做為阻障層131。本實施例中較佳者為鈀、鎳、鎳磷合金(NiP)或其組合之群組，其中鎳磷合金不但為良好的阻障層，同時相較於鎳，鎳磷合金為非磁性

值得一提的是，在形成阻障層131後以及形成種子層132之前，可選擇性對阻障層131進行退火製程，使阻障層131之金屬材料能進一步形成良好的晶格結構，用以避免後續所形成之金屬層的組成元素(如金或銅)與半導體基底100的組成成分(如砷化鎵)通過阻障層131中的結晶缺陷區域而在彼此之間相互擴散。

另一方面，為避免種子層132被氧化而影響後續形成之金屬層的製程良率，本實施例係選用活性小且不易氧化之材料，例如鈀、金或鎳等材料，本實施例中，較佳者為金或含金之合金。以濺鍍法(sputtering)、電鍍法(electro-plating)或無電鍍法(electroless-plating)於阻障層131上形成種子層132。

請參照圖1C，在種子層132上形成金屬層133。特別的是，由於本實施例之半導體基底100的主動表面110 上已形成有多個導電圖案111，因此在半導體基底100的背面120上所形成的金屬層133也可以是分段式的非連續膜層，且各段金屬層133係透過貫通孔121而分別與其所對應之導電圖案111電性連接。進一步來說，形成分段式之金屬層133的方法例如是先在種子層132上形成多個光阻圖案140，再於種子層132上形成金屬層133。舉例來說，金屬層133例如是以電鍍法形成在種子層132上。由於部分的種子層132被光阻圖案140所覆蓋，因此金屬層133並不會全面性地覆蓋於種子層132上。

詳細來說，本實施例例如是使用金、銅或其他具有低阻值且散熱快等特性的金屬材料來形成金屬層133，並且在金屬層133與半導體基底100之間形成阻障層131，以避免金或銅與半導體基底100的組成成分砷化鎵形成接觸面時，由於金或銅的電負度高於砷，使得鎵的三個價電子受到金原子或銅原子所吸引而脫離砷，並與金原子或銅原子結合，進而損壞半導體基底100及形成於其內部之積體電路，導致積體電路無法正常運作。換言之，本實施例之阻障層131可與半導體基底100之砷化鎵形成穩定的接觸介面，以避免後續形成之金屬層133與半導體基底100之砷化鎵之間產生相互擴散的現象而導致元件損壞之問題。

此外，由於本實施例之種子層132活性小於銅且不易氧化，因此當本實施例以電鍍方式形成金屬層133時，種子層132上可具有均勻的電流密度，進而形成膜厚均勻的金屬層133。而且，由於電鍍金屬層133時電流會均勻地分佈在種子層132上，因此更能進一步避免分佈不均勻的電流使得半導體基底100受到不均勻的應力而產生翹曲(warpage)。由此可知，選用活性小於銅金屬的金屬材料做為種子層132的材質，可同時提高後續所形成之金屬層133的膜厚均勻性以 及最終形成之半導體結構的平坦性。此外，本實施例更因種子層132具有不易氧化之特性而能夠彈性調配製程時序，無須在形成種子層132後隨即進行形成金屬層133之製程步驟。

請參照圖1D，移除光阻圖案140，即在半導體基底100上形成分段式的金屬層133。需要注意的是，若是選用銅做為金屬層133的材質，為避免金屬層133在大氣環境下迅速被氧化，因此可在形成金屬層133後，接著再形成保護層134覆蓋金屬層133，以防止金屬層133被氧化。在本實施例中，保護層134的材質例如是金、鎳、鈦、鎢或上述金屬之合金，本實施例中較佳者為金或含金之合金。特別的是，若是選用不易氧化的金屬材料(例如金)做為金屬層133，則在形成金屬層133之後，可選擇不形成保護層134。最後，將半導體基底100與承載基板200分離而完成製程。

綜上所述，在本發明之半導體結構及其製造方法中，因為在半導體基底背面與金屬層之間形成有阻障層，所以不但能避免金屬層中的金屬元素擴散至半導體基底內部而損壞形成於其中的電路，更能提高種子層的附著性，進而提升後續所形成之金屬層的製程良率。此外，由於本發明係在阻障層與金屬層之間形成活性小於銅金屬的種子層，因此可避免種子層在形成金屬層之前被氧化而影響後續所形成之金屬層的膜厚均勻性及平坦性，進而提高半導體結構的效能。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧半導體基底

110‧‧‧主動表面

111‧‧‧導電圖案

120‧‧‧背面

121‧‧‧貫通孔

131‧‧‧阻障層

132‧‧‧種子層

133‧‧‧金屬層

140‧‧‧光阻圖案

200‧‧‧承載晶圓

Claims (10)

1. 一種半導體結構的製造方法，包括：提供一半導體基底，該半導體基底具有一主動表面以及一背面，其中該主動表面上已形成有至少一導電圖案，且該背面具有至少一貫通孔，該至少一貫通孔貫穿該半導體基底而連通該背面與該主動表面，且該至少一貫通孔係將該至少一導電圖案自該背面暴露出；於該半導體基底之該背面上形成一阻障層，以覆蓋該至少一貫通孔之孔壁並與該至少一導電圖案電性接觸；於該阻障層上形成一種子層；以及於該種子層上形成一金屬層，其中該種子層的活性小於銅金屬的活性。
2. 如申請專利範圍第1項所述半導體結構的製造方法，其中形成該種子層之方法包含濺鍍法、電鍍法或無電鍍法。
3. 如申請專利範圍第1項所述半導體結構的製造方法，更包含形成一保護層覆蓋該金屬層。
4. 一種半導體結構，其包含：一半導體基底，該半導體基底具有一主動表面及一背面，其中該主動表面上已形成有至少一導電圖案層，且該背面具有一貫通孔，該貫通孔貫穿該半導體基底而連通該主動表面及該背面，且該貫通孔係將該至少一導電圖案自該背面暴露出； 一阻障層，形成於該半導體基底之該背面上，並覆蓋該貫通孔之孔壁且與該至少一導電圖案電性接觸；一種子層，於該阻障層上；以及一金屬層，於該種子層上，其中該種子層的活性小於銅金屬的活性。
5. 如申請專利範圍第4項所述之半導體結構，其中該半導體基底之材質包含砷化鎵(GaAs)。
6. 如申請專利範圍第4項所述之半導體結構，其中該阻障層之材質係選自鈀(Pd)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鎳磷合金(NiP)、鎳鈷合金(NiCo)、鈦化鎢(TiW)、鉭氮化物(TaN)及其組合之群組。
7. 如申請專利範圍第4項所述之半導體結構，其中該種子層之材質包含鈀(Pd)、金(Au)或鎳(Ni)。
8. 如申請專利範圍第4項所述之半導體結構，其中該金屬層之材質包含金(Au)或銅(Cu)。
9. 如申請專利範圍第4項所述之半導體結構，其更包含一保護層，形成於該金屬層上。
10. 如申請專利範圍第9項所述之半導體結構，其中該保護層之材質係選自(Au)、鎳(Ni)、鈦化鎢(TiW)及其組合之群組。