JP2004152956A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004152956A JP2004152956A JP2002315763A JP2002315763A JP2004152956A JP 2004152956 A JP2004152956 A JP 2004152956A JP 2002315763 A JP2002315763 A JP 2002315763A JP 2002315763 A JP2002315763 A JP 2002315763A JP 2004152956 A JP2004152956 A JP 2004152956A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- copper
- dummy pattern
- forming
- barrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】配線上に形成されるバリア膜の膜厚を均一化して、バリア膜による表面段差を最小限にすることで、その後のリソグラフィー工程の精度を高めて信頼性の高い多層配線形成を図る。
【解決手段】基板11に形成された絶縁膜12に銅もしくは銅合金を用いて配線13が形成され、この配線13上に置換メッキにより形成した触媒金属層に対して選択的に無電解メッキを行うことでバリア膜14を形成した半導体装置において、配線13,13間に配線密度を均一化するように設置されたもので銅もしくは銅合金を用いたダミーパターン21と、このダミーパターン21上に、置換メッキにより形成した触媒金属層に対して無電解メッキを行うことで得られるバリア膜14とを備えたものである。
【選択図】 図1
【解決手段】基板11に形成された絶縁膜12に銅もしくは銅合金を用いて配線13が形成され、この配線13上に置換メッキにより形成した触媒金属層に対して選択的に無電解メッキを行うことでバリア膜14を形成した半導体装置において、配線13,13間に配線密度を均一化するように設置されたもので銅もしくは銅合金を用いたダミーパターン21と、このダミーパターン21上に、置換メッキにより形成した触媒金属層に対して無電解メッキを行うことで得られるバリア膜14とを備えたものである。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、詳しくは銅もしくは銅合金配線上にコバルト合金もしくはニッケル合金のバリア層を形成する配線においてパターン形状に依存することなくバリア層を形成するためのダミーパターンを備えた半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
従来では半導体基板上に形成される高密度集積回路の微細配線の材料にはアルミニウム系合金が用いられているが、半導体装置をさらに高速化するためには、配線材料として、アルミニウム系合金よりも比抵抗の低い銅や銀等を用いる必要がある。特に、銅は比抵抗が1.8μΩcmと低く、半導体装置の高速化に有利な上に、エレクトロマイグレーション耐性がアルミニウム系合金に比べて一桁程高いため、次世代の半導体装置の配線材料として期待されている。
【0003】
しかしながら、銅配線を用いた場合には、銅拡散防止膜である窒化シリコン膜と銅との界面でのエレクトロマイグレーション耐性が弱く、また窒化シリコン自体が高誘電率であるためRC遅延(抵抗Rと容量Cによる配線の遅延)が大きくなるという問題点がある。そこで、RC遅延の改善、エレクトロマイグレーション耐性、銅拡散防止性に優れている材料としてコバルトタングステンリン(以下CoWPと記す)を用いる技術が提唱されている。さらに、CoWPは、無電解メッキにより選択的に銅配線上にのみ成膜できるという特徴も有する(例えば、特許文献1参照。)。
【0004】
以下に、銅配線上へのCoWP無電解メッキ成膜方法および原理について簡単に説明する。無電解メッキ法により、CoWPを銅配線上に選択的に成膜させるためには、無電解メッキを開始するための触媒層が必要となる。ところが、銅は触媒活性度が低いため、CoWPを析出させるための十分な触媒として働かない。そこで、一般的にパラジウム(Pd)などの触媒金属層を銅表面に置換メッキにより形成する方法が用いられている。
【0005】
置換メッキは、異種金属のイオン化傾向の相違を利用するものである。銅はパラジウムに比べ電気化学的に卑な金属であるから、例えば塩化パラジウムの塩酸溶液中に銅を浸すと、銅の溶解に伴って放出される電子が、溶液中の貴金属であるパラジウムイオンに転移し、卑金属の銅表面上にパラジウムが析出される。必然的に金属ではない絶縁膜の表面ではパラジウムの置換反応は起こらないため、パラジウム触媒層は銅表面上のみに形成されることになる。引き続きこのパラジウム層を触媒として、銅配線上にのみ無電解メッキ反応を開始させてCoWPによるバリアメタル層を形成する。
【0006】
【特許文献1】
特開2001−230220号公報(第3−4頁、図1)
【0007】
【発明が解決しようとする課題】
しかしながら、パラジウム置換メッキおよびCoWP無電解メッキ反応には、その成膜レートにパターン依存性があり、銅配線のパターン密度により成膜されるCoWP膜(バリア膜)の膜厚が異なるという問題がある。例えば、図4の断面図に示すように、配線113が密に形成されているパターン集合領域Dの端の配線113(113e)では、パターン集合領域Dの中央部の配線113(113c)よりも、パラジウム置換メッキ時のパラジウムイオンや、CoWP無電解メッキ時のコバルトイオンの供給が過剰となり、CoWP膜の成膜レートが大きくなる。つまり、パターン集合領域Dの端の配線113e上に形成されるCoWP膜114のみ厚い膜になる。このようにCoWP膜114の膜厚が異なる場合には、配線層を多層化していく際に、上層での表面段差が大きくなる原因となり、また、上層部におけるフォトリソグラフィー工程での位置ずれを引き起こす原因にもなりうる。
【0008】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置およびその製造方法である。
【0009】
本発明の半導体装置は、基板に形成された絶縁膜に銅もしくは銅合金を用いて配線が形成され、前記配線上に置換メッキにより形成した触媒金属層に対して選択的に無電解メッキを行うことでバリア膜を形成した半導体装置において、前記配線間に配線密度を均一化するように設置されたもので銅もしくは銅合金を用いたダミーパターンと、前記ダミーパターン上に、置換メッキにより形成した触媒金属層に対して無電解メッキを行うことで得られるバリア膜とを備えたものである。
【0010】
上記半導体装置では、配線間に配線密度を均一化するように銅もしくは銅合金を用いたダミーパターンが設置されることから、配線密度が疎な領域にダミーパターンを設けることで、配線密度が均一化される。このように配線密度が均一化されることから、ダミーパターン上に置換メッキにより形成した触媒金属層に対して無電解メッキを行うことで得られるバリア膜は、配線形成領域の端部に位置する配線であっても、ダミーパターンが存在することによりは配線密度が均一になっているので、配線形成領域の中央部の配線上に得られるバリア膜と同等の膜厚になる。したがって、配線形成領域内の配線上に形成されるバリア膜の膜厚は均一なものとなる。
【0011】
本発明の半導体装置の製造方法は、基板に形成された絶縁膜に銅もしくは銅合金を用いて配線を形成する工程と、置換メッキにより前記配線上に触媒金属層を形成する工程と、前記触媒金属層に対して選択的に無電解メッキを行うことでバリア膜を形成する工程とを備えた半導体装置の製造方法において、前記配線を形成する工程で、前記配線間に配線密度を均一化するように銅もしくは銅合金を用いたダミーパターンを形成し、前記置換メッキ工程で、前記ダミーパターン上に触媒金属層を形成し、前記無電解メッキ工程で前記ダミーパターン上にバリア膜を形成する製造方法である。
【0012】
上記半導体装置の製造方法では、配線間に配線密度を均一化するように銅もしくは銅合金を用いたダミーパターンを形成することから、配線密度が疎な領域にダミーパターンを形成することで、配線密度が均一化される。このように配線密度が均一化された状態で、置換メッキ工程でダミーパターン上に触媒金属層を形成し、さらに無電解メッキ工程でバリア膜を形成することから、このバリア膜は、配線形成領域の端部に位置する配線上に形成されるものであっても、ダミーパターンが存在することによって配線密度は均一になっているので、配線形成領域の中央部に形成される配線上に得られるバリア膜と膜厚が同等になる。したがって、配線形成領域内の配線上に形成されるバリア膜の膜厚は均一な状態に形成されることなる。
【0013】
【発明の実施の形態】
本発明の半導体装置およびその製造方法に係る一実施の形態を、図1の概略構成断面図によって説明する。
【0014】
図1に示すように、基板(例えば半導体基板)11に形成された絶縁膜12の配線形成領域A、Bのそれぞれには、銅もしくは銅合金を用いた溝配線構造の複数の配線13が、例えば一定の間隔で形成されている。これらの配線13上には、置換メッキにより形成した触媒金属層(図示せず)に対して選択的に無電解メッキを行うことでバリア膜14が形成されている。
【0015】
さらに、配線形成領域間A,B間の端部の配線13ae、13be間には、配線密度を均一にするように銅もしくは銅合金を用いたダミーパターン21が形成されている。このダミーパターン21は、配線形成領域A、B間の配線密度が疎な領域に配線形成領域A,Bの配線密度と同等になるように形成される。そしてダミーパターン21上には配線13上のものと同等のバリア膜14が形成されている。このバリア膜14は、上記置換メッキ工程でダミーパターン21上にも選択的に触媒金属層(図示せず)を形成し、上記無電解メッキ工程でダミーパターン21上の触媒金属層に対しても選択的に無電解メッキを行うことで形成されるものである。
【0016】
なお、図示はしていないが、配線13とこの配線13が形成される配線溝との間にはバリア層が形成されている。同様にダミーパターン21についてもダミーパターン21とこのダミーパターン21が形成される溝との間にはバリア層が形成されている。
【0017】
上記半導体装置では、配線13間の配線密度が疎な領域に、銅もしくは銅合金を用いたダミーパターン21が設置されることから、配線密度が疎な領域は、配線形成領域A,Bと同等なる配線密度に均一化される。このように配線密度が均一化されることにより、配線形成領域A,Bの端部に位置する配線13ae,13be上のバリア膜14、14であっても、ダミーパターン21が存在することにより配線密度が均一になっているので、配線形成領域A,Bの中央部に形成される配線13ac、13bc上に得られるバリア膜14、14と同等の膜厚になる。したがって、配線形成領域A,B内の配線13上に形成されるバリア膜14の膜厚は全て均一なものとなる。
【0018】
図示はしないが、配線形成領域内において、配線密度にばらつきを生じている場合には、その配線密度が均一化されるように、配線形成領域内にダミーパターンを形成することもできる。
【0019】
本発明では、バリア膜の膜厚を均一化させることを目的としているので、この目的が達成されるならば、上記配線形成領域A,Bの配線密度と、配線形成領域A,B間の配線密度とは、完全に一致させる必要はない。バリア膜の膜厚が均一に形成される範囲内での配線密度のばらつきは許容される。したがって、本発明における配線密度の均一化とは、配線形成領域A,Bの配線密度と、配線形成領域A,B間の配線密度との差が、例えば±20%の範囲内であれば均一化されているとする。当然のことながら、配線形成領域A,Bの配線密度と、配線形成領域A,B間の配線密度との差がないことが最も好ましい。
【0020】
また、上記ダミーパターン21は、配線13(実配線パターン)の形状がトレンチ、ビアに関わらず、配線密度が均一になるように配線13間を埋めるように配置される。上記ダミーパターン21はいわゆるライン・アンド・スペースの配線パターンとする。これは、ダミーパターン21が配線13に比べ面積の大きいパターンになると、置換メッキおよび無電解メッキの際に、配線13とダミーパターン21との間でイオン供給量に差が生じ、イオン供給量を均一化することとは逆効果になるためである。また、ライン状に形成することで、銅配線面積をできる限り少なくすることができ、置換メッキ液中の例えばパラジウムイオン、無電解メッキ液中の例えばCoWPのような金属源、還元剤等の無駄な消耗を防ぐことができる。
【0021】
さらにダミーパターン21は、半導体素子における配線設計ルールと同じライン・アンド・スペースとなる配線パターンを挿入することが望ましい。これは、設計の簡素化につながる。
【0022】
またダミーパターン21はすべて電気的に接続されているものとすることが好ましい。これは、個々のダミーパターン21が独立な配線であると、パターン置換時、CoWP無電解メッキ時に銅配線内を動く電子の自由度を奪い、部分的にパラジウムイオンやコバルトイオンの供給過多な領域ができてしまうからである。したがって、ダミーパターン21は互いに電気的に接続されていることが必要となる。さらに近接するダミーパターン21は、できる限り電気的に接続されていることが望ましい。これも、上記理由と同じである。
【0023】
次に、上記ダミーパターン21のパターン形状例を、図2の平面図により説明する。
【0024】
図2の(1)に示すように、ダミーパターン21は折れ線状に形成されたものである。もしくは図2の(2)に示すように、ダミーパターン21は、線パターンを等間隔に配置し、隣接する線パターン同士を電気的に接続したものである。その接続部分は線パターンと同様なる材料で構成される。さらに図2の(3)に示すように、ダミーパターン21は渦巻き状に形成されたものである。
【0025】
ダミーパターン1の構成例は上記形状に限定されることはなく、上記説明した理由により、隣接するダミーパターン同士が繋がった状態に形成されていればよい。または、一本のダミーパターンで形成されていればよい。
【0026】
本発明の半導体装置の製造方法に係る一実施の形態を、図3の概略構成断面図によって説明する。
【0027】
図3の(1)に示すように、通常の銅もしくは銅合金の溝配線を形成する技術によって、基板(例えば半導体基板)11に形成された絶縁膜12の配線形成領域A、Bのそれぞれに、銅もしくは銅合金を用いた溝配線構造の複数の配線13を、例えば一定の間隔で形成する。この配線形成と同時に、配線形成領域間A,B間の端部の配線13ae、13be間に、配線形成領域A,Bと同等の配線密度となるように、銅もしくは銅合金を用いた溝配線構造のダミーパターン21を形成する。すなわち、配線形成領域A、B間の配線密度が疎な領域に配線形成領域A,Bの配線密度と同等になるように上記ダミーパターン21が形成される。また、ダミーパターン21の形状は、例えば上記図2によって説明したような形状を採用することができる。
【0028】
なお、図示はしていないが、配線13とこの配線13が形成される配線溝との間にはバリア層を形成する。同様にダミーパターン21についてもダミーパターン21とこのダミーパターン21が形成される溝との間にはバリア層を形成する。
【0029】
次いで、図3の(2)に示すように、例えばパラジウム置換メッキによって、配線13およびダミーパターン21上にパラジウム触媒金属層(図示せず)を形成し、さらにパラジウム触媒金属層に対して選択的に例えばCoWP無電解メッキを行うことで、CoWPからなるバリア膜14を形成する。
【0030】
上記半導体装置の製造方法では、配線密度が疎な配線形成領域A,B間に配線密度を均一化するように銅もしくは銅合金を用いたダミーパターン21を形成することから、配線密度が疎な領域は配線形成領域A,Bと同等の配線密度となり、全体の配線密度が均一化される。このように配線密度が均一化された状態で、置換メッキ工程で配線13上およびダミーパターン21上に触媒金属層を形成し、さらに無電解メッキ工程でバリア膜14を形成する。すなわち、置換メッキ時のパラジウムイオンの供給および無電解メッキ時のコバルトイオンの供給がウエハ全面において均一になる。このことから、このバリア膜14は、配線形成領域A,Bの端部に位置する配線13上に形成されるものであっても、配線形成領域A,Bの中央部に形成される配線13上に得られるバリア膜14と膜厚が同等になる。したがって、配線13ae、13be上のバリア膜14もその他の配線13上のバリア膜14と同様なる膜厚に形成される。したがって、配線形成領域A,B内の配線13上に形成されるバリア膜14の膜厚は均一な状態に形成されることなる。
【0031】
また本発明では、上記ダミーパターン21の銅配線パターンにおける寸法、形状、配置位置は、半導体素子の配線設計ルールにより任意に定めるものであり、限定はしない。
【0032】
また、触媒金属層(触媒活性層ともいう)を形成するための触媒金属としては、パラジウム(Pd)に限ることはなく、銅(Cu)よりも貴な触媒金属であれば良い。さらに、無電解メッキにより成膜するバリア膜としてもCoWPにかぎらず、銅(Cu)の拡散防止効果が増大するようなタングステン(W)やモリブデン(Mo)をコバルト(Co)やニッケル(Ni)に添加した合金が挙げられる。無電解メッキで副次的に混入することになるリン(P)やホウ素(B)も成膜されたコバルトやニッケルの結晶を細かくし、銅拡散効果に寄与する。具体的には、CoP、CoB、CoW、CoMo、CoWP、CoWB、CoMoP、CoMoB、NiP、NiB、NiW、NiMo、NiWP、NiWB、NiMoP、NiMoB、またはCoNiBPなどCoとNi両方が合金化されたもの、WとMo両方が合金化された組み合わせ等も挙げられる。
【0033】
また、多層配線を形成する場合には、上記図1、図3によって説明したように、配線上にバリア膜を形成する配線形成を行った後、その配線を覆う絶縁膜を形成し、さらに、その絶縁膜に接続孔、配線溝、ダミーパターンを形成するための溝等を形成する。その後、上記説明した本発明の製造方法を再度適用して、溝配線構造の配線およびダミーパターンの形成を行えばよい。
【0034】
【発明の効果】
以上、説明したように本発明の半導体装置によれば、バリア膜の膜厚が均一に形成されることから、バリア膜の膜厚ばらつきによる表面段差を解消することができ、その後のフォトリソグラフィー工程での高精度なパターンが実現できる。よって、多層配線構造に形成される半導体装置では、上層配線を高精度にパターニングして形成することができるので、配線信頼性の高い半導体装置になる。
【0035】
本発明の半導体装置の製造方法によれば、配線形成領域間の配線密度が疎な領域にダミーパターンを形成することで、バリア膜を均一な膜厚に形成することができるようになる。この結果、バリア膜の膜厚ばらつきによる表面段差を解消することができ、配線形成後のフォトリソグラフィー工程での高精度なパターンが実現できる。よって、多層配線構造を形成する際に高精度な配線パターンを形成することができるようになるので、半導体装置の配線信頼性の向上が図れる。
【図面の簡単な説明】
【図1】本発明の半導体装置に係る一実施の形態を示す概略構成断面図である。
【図2】ダミーパターンの平面形状例を示す平面図である。
【図3】本発明の半導体装置の製造方法に係る一実施の形態を示す概略構成断面図である。
【図4】本発明の課題を説明する概略構成断面図である。
【符号の説明】
11…基板、12…絶縁膜、13…配線、14…バリア膜、21…ダミーパターン
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、詳しくは銅もしくは銅合金配線上にコバルト合金もしくはニッケル合金のバリア層を形成する配線においてパターン形状に依存することなくバリア層を形成するためのダミーパターンを備えた半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
従来では半導体基板上に形成される高密度集積回路の微細配線の材料にはアルミニウム系合金が用いられているが、半導体装置をさらに高速化するためには、配線材料として、アルミニウム系合金よりも比抵抗の低い銅や銀等を用いる必要がある。特に、銅は比抵抗が1.8μΩcmと低く、半導体装置の高速化に有利な上に、エレクトロマイグレーション耐性がアルミニウム系合金に比べて一桁程高いため、次世代の半導体装置の配線材料として期待されている。
【0003】
しかしながら、銅配線を用いた場合には、銅拡散防止膜である窒化シリコン膜と銅との界面でのエレクトロマイグレーション耐性が弱く、また窒化シリコン自体が高誘電率であるためRC遅延(抵抗Rと容量Cによる配線の遅延)が大きくなるという問題点がある。そこで、RC遅延の改善、エレクトロマイグレーション耐性、銅拡散防止性に優れている材料としてコバルトタングステンリン(以下CoWPと記す)を用いる技術が提唱されている。さらに、CoWPは、無電解メッキにより選択的に銅配線上にのみ成膜できるという特徴も有する(例えば、特許文献1参照。)。
【0004】
以下に、銅配線上へのCoWP無電解メッキ成膜方法および原理について簡単に説明する。無電解メッキ法により、CoWPを銅配線上に選択的に成膜させるためには、無電解メッキを開始するための触媒層が必要となる。ところが、銅は触媒活性度が低いため、CoWPを析出させるための十分な触媒として働かない。そこで、一般的にパラジウム(Pd)などの触媒金属層を銅表面に置換メッキにより形成する方法が用いられている。
【0005】
置換メッキは、異種金属のイオン化傾向の相違を利用するものである。銅はパラジウムに比べ電気化学的に卑な金属であるから、例えば塩化パラジウムの塩酸溶液中に銅を浸すと、銅の溶解に伴って放出される電子が、溶液中の貴金属であるパラジウムイオンに転移し、卑金属の銅表面上にパラジウムが析出される。必然的に金属ではない絶縁膜の表面ではパラジウムの置換反応は起こらないため、パラジウム触媒層は銅表面上のみに形成されることになる。引き続きこのパラジウム層を触媒として、銅配線上にのみ無電解メッキ反応を開始させてCoWPによるバリアメタル層を形成する。
【0006】
【特許文献1】
特開2001−230220号公報(第3−4頁、図1)
【0007】
【発明が解決しようとする課題】
しかしながら、パラジウム置換メッキおよびCoWP無電解メッキ反応には、その成膜レートにパターン依存性があり、銅配線のパターン密度により成膜されるCoWP膜(バリア膜)の膜厚が異なるという問題がある。例えば、図4の断面図に示すように、配線113が密に形成されているパターン集合領域Dの端の配線113(113e)では、パターン集合領域Dの中央部の配線113(113c)よりも、パラジウム置換メッキ時のパラジウムイオンや、CoWP無電解メッキ時のコバルトイオンの供給が過剰となり、CoWP膜の成膜レートが大きくなる。つまり、パターン集合領域Dの端の配線113e上に形成されるCoWP膜114のみ厚い膜になる。このようにCoWP膜114の膜厚が異なる場合には、配線層を多層化していく際に、上層での表面段差が大きくなる原因となり、また、上層部におけるフォトリソグラフィー工程での位置ずれを引き起こす原因にもなりうる。
【0008】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置およびその製造方法である。
【0009】
本発明の半導体装置は、基板に形成された絶縁膜に銅もしくは銅合金を用いて配線が形成され、前記配線上に置換メッキにより形成した触媒金属層に対して選択的に無電解メッキを行うことでバリア膜を形成した半導体装置において、前記配線間に配線密度を均一化するように設置されたもので銅もしくは銅合金を用いたダミーパターンと、前記ダミーパターン上に、置換メッキにより形成した触媒金属層に対して無電解メッキを行うことで得られるバリア膜とを備えたものである。
【0010】
上記半導体装置では、配線間に配線密度を均一化するように銅もしくは銅合金を用いたダミーパターンが設置されることから、配線密度が疎な領域にダミーパターンを設けることで、配線密度が均一化される。このように配線密度が均一化されることから、ダミーパターン上に置換メッキにより形成した触媒金属層に対して無電解メッキを行うことで得られるバリア膜は、配線形成領域の端部に位置する配線であっても、ダミーパターンが存在することによりは配線密度が均一になっているので、配線形成領域の中央部の配線上に得られるバリア膜と同等の膜厚になる。したがって、配線形成領域内の配線上に形成されるバリア膜の膜厚は均一なものとなる。
【0011】
本発明の半導体装置の製造方法は、基板に形成された絶縁膜に銅もしくは銅合金を用いて配線を形成する工程と、置換メッキにより前記配線上に触媒金属層を形成する工程と、前記触媒金属層に対して選択的に無電解メッキを行うことでバリア膜を形成する工程とを備えた半導体装置の製造方法において、前記配線を形成する工程で、前記配線間に配線密度を均一化するように銅もしくは銅合金を用いたダミーパターンを形成し、前記置換メッキ工程で、前記ダミーパターン上に触媒金属層を形成し、前記無電解メッキ工程で前記ダミーパターン上にバリア膜を形成する製造方法である。
【0012】
上記半導体装置の製造方法では、配線間に配線密度を均一化するように銅もしくは銅合金を用いたダミーパターンを形成することから、配線密度が疎な領域にダミーパターンを形成することで、配線密度が均一化される。このように配線密度が均一化された状態で、置換メッキ工程でダミーパターン上に触媒金属層を形成し、さらに無電解メッキ工程でバリア膜を形成することから、このバリア膜は、配線形成領域の端部に位置する配線上に形成されるものであっても、ダミーパターンが存在することによって配線密度は均一になっているので、配線形成領域の中央部に形成される配線上に得られるバリア膜と膜厚が同等になる。したがって、配線形成領域内の配線上に形成されるバリア膜の膜厚は均一な状態に形成されることなる。
【0013】
【発明の実施の形態】
本発明の半導体装置およびその製造方法に係る一実施の形態を、図1の概略構成断面図によって説明する。
【0014】
図1に示すように、基板(例えば半導体基板)11に形成された絶縁膜12の配線形成領域A、Bのそれぞれには、銅もしくは銅合金を用いた溝配線構造の複数の配線13が、例えば一定の間隔で形成されている。これらの配線13上には、置換メッキにより形成した触媒金属層(図示せず)に対して選択的に無電解メッキを行うことでバリア膜14が形成されている。
【0015】
さらに、配線形成領域間A,B間の端部の配線13ae、13be間には、配線密度を均一にするように銅もしくは銅合金を用いたダミーパターン21が形成されている。このダミーパターン21は、配線形成領域A、B間の配線密度が疎な領域に配線形成領域A,Bの配線密度と同等になるように形成される。そしてダミーパターン21上には配線13上のものと同等のバリア膜14が形成されている。このバリア膜14は、上記置換メッキ工程でダミーパターン21上にも選択的に触媒金属層(図示せず)を形成し、上記無電解メッキ工程でダミーパターン21上の触媒金属層に対しても選択的に無電解メッキを行うことで形成されるものである。
【0016】
なお、図示はしていないが、配線13とこの配線13が形成される配線溝との間にはバリア層が形成されている。同様にダミーパターン21についてもダミーパターン21とこのダミーパターン21が形成される溝との間にはバリア層が形成されている。
【0017】
上記半導体装置では、配線13間の配線密度が疎な領域に、銅もしくは銅合金を用いたダミーパターン21が設置されることから、配線密度が疎な領域は、配線形成領域A,Bと同等なる配線密度に均一化される。このように配線密度が均一化されることにより、配線形成領域A,Bの端部に位置する配線13ae,13be上のバリア膜14、14であっても、ダミーパターン21が存在することにより配線密度が均一になっているので、配線形成領域A,Bの中央部に形成される配線13ac、13bc上に得られるバリア膜14、14と同等の膜厚になる。したがって、配線形成領域A,B内の配線13上に形成されるバリア膜14の膜厚は全て均一なものとなる。
【0018】
図示はしないが、配線形成領域内において、配線密度にばらつきを生じている場合には、その配線密度が均一化されるように、配線形成領域内にダミーパターンを形成することもできる。
【0019】
本発明では、バリア膜の膜厚を均一化させることを目的としているので、この目的が達成されるならば、上記配線形成領域A,Bの配線密度と、配線形成領域A,B間の配線密度とは、完全に一致させる必要はない。バリア膜の膜厚が均一に形成される範囲内での配線密度のばらつきは許容される。したがって、本発明における配線密度の均一化とは、配線形成領域A,Bの配線密度と、配線形成領域A,B間の配線密度との差が、例えば±20%の範囲内であれば均一化されているとする。当然のことながら、配線形成領域A,Bの配線密度と、配線形成領域A,B間の配線密度との差がないことが最も好ましい。
【0020】
また、上記ダミーパターン21は、配線13(実配線パターン)の形状がトレンチ、ビアに関わらず、配線密度が均一になるように配線13間を埋めるように配置される。上記ダミーパターン21はいわゆるライン・アンド・スペースの配線パターンとする。これは、ダミーパターン21が配線13に比べ面積の大きいパターンになると、置換メッキおよび無電解メッキの際に、配線13とダミーパターン21との間でイオン供給量に差が生じ、イオン供給量を均一化することとは逆効果になるためである。また、ライン状に形成することで、銅配線面積をできる限り少なくすることができ、置換メッキ液中の例えばパラジウムイオン、無電解メッキ液中の例えばCoWPのような金属源、還元剤等の無駄な消耗を防ぐことができる。
【0021】
さらにダミーパターン21は、半導体素子における配線設計ルールと同じライン・アンド・スペースとなる配線パターンを挿入することが望ましい。これは、設計の簡素化につながる。
【0022】
またダミーパターン21はすべて電気的に接続されているものとすることが好ましい。これは、個々のダミーパターン21が独立な配線であると、パターン置換時、CoWP無電解メッキ時に銅配線内を動く電子の自由度を奪い、部分的にパラジウムイオンやコバルトイオンの供給過多な領域ができてしまうからである。したがって、ダミーパターン21は互いに電気的に接続されていることが必要となる。さらに近接するダミーパターン21は、できる限り電気的に接続されていることが望ましい。これも、上記理由と同じである。
【0023】
次に、上記ダミーパターン21のパターン形状例を、図2の平面図により説明する。
【0024】
図2の(1)に示すように、ダミーパターン21は折れ線状に形成されたものである。もしくは図2の(2)に示すように、ダミーパターン21は、線パターンを等間隔に配置し、隣接する線パターン同士を電気的に接続したものである。その接続部分は線パターンと同様なる材料で構成される。さらに図2の(3)に示すように、ダミーパターン21は渦巻き状に形成されたものである。
【0025】
ダミーパターン1の構成例は上記形状に限定されることはなく、上記説明した理由により、隣接するダミーパターン同士が繋がった状態に形成されていればよい。または、一本のダミーパターンで形成されていればよい。
【0026】
本発明の半導体装置の製造方法に係る一実施の形態を、図3の概略構成断面図によって説明する。
【0027】
図3の(1)に示すように、通常の銅もしくは銅合金の溝配線を形成する技術によって、基板(例えば半導体基板)11に形成された絶縁膜12の配線形成領域A、Bのそれぞれに、銅もしくは銅合金を用いた溝配線構造の複数の配線13を、例えば一定の間隔で形成する。この配線形成と同時に、配線形成領域間A,B間の端部の配線13ae、13be間に、配線形成領域A,Bと同等の配線密度となるように、銅もしくは銅合金を用いた溝配線構造のダミーパターン21を形成する。すなわち、配線形成領域A、B間の配線密度が疎な領域に配線形成領域A,Bの配線密度と同等になるように上記ダミーパターン21が形成される。また、ダミーパターン21の形状は、例えば上記図2によって説明したような形状を採用することができる。
【0028】
なお、図示はしていないが、配線13とこの配線13が形成される配線溝との間にはバリア層を形成する。同様にダミーパターン21についてもダミーパターン21とこのダミーパターン21が形成される溝との間にはバリア層を形成する。
【0029】
次いで、図3の(2)に示すように、例えばパラジウム置換メッキによって、配線13およびダミーパターン21上にパラジウム触媒金属層(図示せず)を形成し、さらにパラジウム触媒金属層に対して選択的に例えばCoWP無電解メッキを行うことで、CoWPからなるバリア膜14を形成する。
【0030】
上記半導体装置の製造方法では、配線密度が疎な配線形成領域A,B間に配線密度を均一化するように銅もしくは銅合金を用いたダミーパターン21を形成することから、配線密度が疎な領域は配線形成領域A,Bと同等の配線密度となり、全体の配線密度が均一化される。このように配線密度が均一化された状態で、置換メッキ工程で配線13上およびダミーパターン21上に触媒金属層を形成し、さらに無電解メッキ工程でバリア膜14を形成する。すなわち、置換メッキ時のパラジウムイオンの供給および無電解メッキ時のコバルトイオンの供給がウエハ全面において均一になる。このことから、このバリア膜14は、配線形成領域A,Bの端部に位置する配線13上に形成されるものであっても、配線形成領域A,Bの中央部に形成される配線13上に得られるバリア膜14と膜厚が同等になる。したがって、配線13ae、13be上のバリア膜14もその他の配線13上のバリア膜14と同様なる膜厚に形成される。したがって、配線形成領域A,B内の配線13上に形成されるバリア膜14の膜厚は均一な状態に形成されることなる。
【0031】
また本発明では、上記ダミーパターン21の銅配線パターンにおける寸法、形状、配置位置は、半導体素子の配線設計ルールにより任意に定めるものであり、限定はしない。
【0032】
また、触媒金属層(触媒活性層ともいう)を形成するための触媒金属としては、パラジウム(Pd)に限ることはなく、銅(Cu)よりも貴な触媒金属であれば良い。さらに、無電解メッキにより成膜するバリア膜としてもCoWPにかぎらず、銅(Cu)の拡散防止効果が増大するようなタングステン(W)やモリブデン(Mo)をコバルト(Co)やニッケル(Ni)に添加した合金が挙げられる。無電解メッキで副次的に混入することになるリン(P)やホウ素(B)も成膜されたコバルトやニッケルの結晶を細かくし、銅拡散効果に寄与する。具体的には、CoP、CoB、CoW、CoMo、CoWP、CoWB、CoMoP、CoMoB、NiP、NiB、NiW、NiMo、NiWP、NiWB、NiMoP、NiMoB、またはCoNiBPなどCoとNi両方が合金化されたもの、WとMo両方が合金化された組み合わせ等も挙げられる。
【0033】
また、多層配線を形成する場合には、上記図1、図3によって説明したように、配線上にバリア膜を形成する配線形成を行った後、その配線を覆う絶縁膜を形成し、さらに、その絶縁膜に接続孔、配線溝、ダミーパターンを形成するための溝等を形成する。その後、上記説明した本発明の製造方法を再度適用して、溝配線構造の配線およびダミーパターンの形成を行えばよい。
【0034】
【発明の効果】
以上、説明したように本発明の半導体装置によれば、バリア膜の膜厚が均一に形成されることから、バリア膜の膜厚ばらつきによる表面段差を解消することができ、その後のフォトリソグラフィー工程での高精度なパターンが実現できる。よって、多層配線構造に形成される半導体装置では、上層配線を高精度にパターニングして形成することができるので、配線信頼性の高い半導体装置になる。
【0035】
本発明の半導体装置の製造方法によれば、配線形成領域間の配線密度が疎な領域にダミーパターンを形成することで、バリア膜を均一な膜厚に形成することができるようになる。この結果、バリア膜の膜厚ばらつきによる表面段差を解消することができ、配線形成後のフォトリソグラフィー工程での高精度なパターンが実現できる。よって、多層配線構造を形成する際に高精度な配線パターンを形成することができるようになるので、半導体装置の配線信頼性の向上が図れる。
【図面の簡単な説明】
【図1】本発明の半導体装置に係る一実施の形態を示す概略構成断面図である。
【図2】ダミーパターンの平面形状例を示す平面図である。
【図3】本発明の半導体装置の製造方法に係る一実施の形態を示す概略構成断面図である。
【図4】本発明の課題を説明する概略構成断面図である。
【符号の説明】
11…基板、12…絶縁膜、13…配線、14…バリア膜、21…ダミーパターン
Claims (6)
- 基板に形成された絶縁膜に銅もしくは銅合金を用いて配線が形成され、前記配線上に置換メッキにより形成した触媒金属層に対して選択的に無電解メッキを行うことでバリア膜を形成した半導体装置において、
前記配線間に配線密度を均一化するように設置されたもので銅もしくは銅合金を用いたダミーパターンと、
前記ダミーパターン上に、置換メッキにより形成した触媒金属層に対して無電解メッキを行うことで得られるバリア膜と
を備えたことを特徴とする半導体装置。 - 前記ダミーパターン同士は電気的に接続されている
ことを特徴とする請求項1記載の半導体装置。 - 前記バリア膜はコバルト合金もしくはニッケル合金からなる
ことを特徴とする請求項1記載の半導体装置。 - 基板に形成された絶縁膜に銅もしくは銅合金を用いて配線を形成する工程と、
置換メッキにより前記配線上に触媒金属層を形成する工程と、
前記触媒金属層に対して選択的に無電解メッキを行うことでバリア膜を形成する工程と
を備えた半導体装置の製造方法において、
前記配線を形成する工程で、前記配線間に配線密度を均一化するように銅もしくは銅合金を用いたダミーパターンを形成し、
前記置換メッキ工程で、前記ダミーパターン上に触媒金属層を形成し、
前記無電解メッキ工程で前記ダミーパターン上にバリア膜を形成する
ことを特徴とする半導体装置の製造方法。 - 前記ダミーパターン同士を電気的に接続した状態に形成する
ことを特徴とする請求項4記載の半導体装置の製造方法。 - 前記バリア膜はコバルト合金もしくはニッケル合金で形成する
ことを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002315763A JP2004152956A (ja) | 2002-10-30 | 2002-10-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002315763A JP2004152956A (ja) | 2002-10-30 | 2002-10-30 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004152956A true JP2004152956A (ja) | 2004-05-27 |
Family
ID=32459666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002315763A Pending JP2004152956A (ja) | 2002-10-30 | 2002-10-30 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004152956A (ja) |
-
2002
- 2002-10-30 JP JP2002315763A patent/JP2004152956A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4629042B2 (ja) | 導電性バンプの構造およびその製作方法 | |
US7488677B2 (en) | Interconnect structures with encasing cap and methods of making thereof | |
JP2001514334A (ja) | チタン含有面上の無電解銅めっき | |
US20150194398A1 (en) | Conductive Lines and Pads and Method of Manufacturing Thereof | |
US8053894B2 (en) | Surface treatment of metal interconnect lines | |
US20110256710A1 (en) | Semiconductor device and method for manufacturing same | |
JP5388478B2 (ja) | 半導体装置 | |
US9258880B2 (en) | Package substrate and die spacer layers having a ceramic backbone | |
JP2004152956A (ja) | 半導体装置およびその製造方法 | |
JP3542326B2 (ja) | 多層配線構造の製造方法 | |
US20080067681A1 (en) | Interconnection structure and manufacturing method thereof | |
JP2001060589A (ja) | 半導体装置の製造方法 | |
KR100566698B1 (ko) | 반도체 장치의 구리 배선 형성 방법 | |
JP2008118063A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007027177A (ja) | 半導体装置の製造方法 | |
KR20090048820A (ko) | 반도체 소자 및 그 제조방법 | |
JPH07263446A (ja) | 半導体装置 | |
JP2006120727A (ja) | 半導体装置の製造方法およびそれによって得られる半導体装置 | |
KR20110077616A (ko) | 반도체 소자의 제조방법 | |
JP2001118807A (ja) | 半導体装置の製法 |