TW202119573A - 化合物半導體元件及其背面銅製程方法 - Google Patents

化合物半導體元件及其背面銅製程方法 Download PDF

Info

Publication number
TW202119573A
TW202119573A TW109136524A TW109136524A TW202119573A TW 202119573 A TW202119573 A TW 202119573A TW 109136524 A TW109136524 A TW 109136524A TW 109136524 A TW109136524 A TW 109136524A TW 202119573 A TW202119573 A TW 202119573A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
compound semiconductor
away
thickness
Prior art date
Application number
TW109136524A
Other languages
English (en)
Other versions
TWI720936B (zh
Inventor
邱宗德
林科闖
魏鴻基
郭佳衢
莊秉翰
Original Assignee
大陸商廈門市三安集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商廈門市三安集成電路有限公司 filed Critical 大陸商廈門市三安集成電路有限公司
Application granted granted Critical
Publication of TWI720936B publication Critical patent/TWI720936B/zh
Publication of TW202119573A publication Critical patent/TW202119573A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本發明提供一種化合物半導體元件及其背面銅製程方法，該化合物半導體元件包含一襯底、一設置於該襯底的接地金屬層、一黏合層、一種子層、一Au層及一電鍍銅層，該襯底上設有一貫穿其兩側且對應於該接地金屬層的背面通孔。該黏合層形成在該襯底遠離接地金屬層的一側並延伸覆蓋於該背面通孔的孔壁與該接地金屬層鄰近所述襯底的一側。該種子層、該Au層及該電鍍銅層依序層疊於該黏合層，該電鍍銅層的厚度為0.2~5um。利用銅的高導熱性能實現元件的有效散熱，且該電鍍銅層的厚度較薄，產生的應力較小，即使下方的襯底的厚度較薄也不易引起襯底的翹曲。

Description

化合物半導體元件及其背面銅製程方法
本發明涉及一種半導體元件及其製法，具體而言，涉及一種化合物半導體元件及其背面銅製程方法。
化合物半導體元件需要具有較好的散熱功能，目前一般是採用金或銅作為背面散熱材料，但是金的成本較高，因此主要採用銅作為最廣泛應用的材料。但是，現有技術中，由銅製成的背面金屬層一般厚度較大（大約為6μm），較大厚度的銅在電鍍時，容易造成下方的晶片的邊緣翹曲，造成後續切割工藝上的良率損失。
因此，本發明的目的，即在提供一種能克服先前技術之缺點的化合物半導體元件。
於是，本發明化合物半導體元件，包含一襯底、一設置於該襯底的接地金屬層、一黏合層、一種子層、一Au層，及一電鍍銅層。
所述襯底上開設有一貫穿其兩側且對應於所述接地金屬層的背面通孔。該黏合層設置於所述襯底遠離所述接地金屬層的一側，且延伸覆蓋於所述背面通孔的孔壁與該接地金屬層鄰近所述襯底的一側。
該種子層設置於所述黏合層遠離所述襯底的一側，該Au層設置在所述種子層遠離所述黏合層的一側，該電鍍銅層設置在所述Au層遠離所述種子層的一側，該電鍍銅層的厚度為0.2~5μm。
較佳地，所述黏合層為雙層結構，所述雙層結構由鎳釩，與氮化鉭、氮化鈦、鈀、鈦鎢中的任意一種共同組成。
較佳地，所述鎳釩由含量為90~97%的鎳以及含量為3~10%的釩組成，所述鎳釩的厚度為0.03~0.2μm。
較佳地，所述襯底的厚度為50~200μm。
在可選的實施方式中，所述化合物半導體元件還包含一設置於所述電鍍銅層遠離所述Au層一側的防氧化層。
較佳地，所述種子層由材料金構成。
較佳地，所述Au層的厚度為0.2~5μm，所述種子層的厚度為0.05~0.5μm。
本發明之另一目的，在於提供一種前述化合物半導體元件的背面銅製程方法，所述方法包含：
(1) 在一設有至少一接地金屬層的襯底製備數量與所述接地金屬層對應且貫穿其兩側的背面通孔，所述背面通孔的位置對應於所述接地金屬層；
(2)在所述襯底遠離所述接地金屬層的一側以及所述背面通孔的孔壁形成一黏合層，所述黏合層延伸覆蓋於所述接地金屬層鄰近所述襯底的一側；
(3)在所述黏合層遠離所述襯底的一側形成一種子層；
(4)在所述種子層遠離所述黏合層的一側電鍍形成一Au層；及
(5)在所述Au層遠離所述種子層的一側電鍍形成一電鍍銅層，該電鍍銅層的厚度為0.2~5um。
較佳地，在該步驟(1)前，所述方法還包含：
對所述襯底遠離所述接地金屬層的一側進行研磨，研磨減薄後襯底的厚度為50~200μm。
較佳地，所述襯底設有多個相間隔的所述背面通孔和所述接地金屬層，而在該步驟(2)~(5)中，所述黏合層、所述種子層、所述Au層及所述電鍍銅層依序層疊在所述襯底遠離該等接地金屬層的一側，而構成一背面金屬層组，所述方法在該步驟(5)之後還包含：
利用雷射劃片機對所述襯底的表面進行第一次雷射掃描，以得到切割深度為所述襯底的厚度的40~60%的切割槽；
沿著所述切割槽的路徑，利用所述雷射劃片機進行第二次鐳射掃描，以將相鄰兩個接地金屬層各自所對應的襯底及背面金屬層切割分離開，其中，所述雷射劃片機的鐳射功率為2.0~6.5W，所述雷射劃片機的掃描速度為100~400mm/s。
本發明的有益效果在於：藉由該背面通孔與該接地金屬層的對應設置，並配合利用該電鍍銅層的高導熱性，能夠實現元件的有效散熱，而藉由該黏合層、該種子層及該Au層的設置，該電鍍銅層的厚度可減薄，因此所產生的應力較小，即使下方的襯底的厚度較薄，也不易引起襯底的翹曲。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。需要說明的是，只要不構成衝突，本發明中的各個實施例以及各實施例中的各個特徵可以相互結合，所形成的技術方案均在本發明的保護範圍之內。
請參閱圖1~2，本發明化合物半導體元件的第一實施例，包含一襯底10、一設置於該襯底10的接地金屬層20，及一設置於該襯底10遠離該接地金屬層20之一側的背面金屬層组50和一防氧化層60。
該襯底10為已完成正面製程(圖未示)的半導體晶片中的襯底10，且設有一貫穿其兩側並對應於所述接地金屬層20的背面通孔101，該襯底10的材料可為砷化銦(InAs)、氮化鎵(GaN)、磷化銦(InP)、砷化鎵(GaAs)等Ⅲ-Ⅴ族化合物半導體材料。較佳地，該襯底10的厚度為50~200μm。所述正面製程例如但不限於發光二極體製程、雷射元件製程、積體電路製程等包含化合物半導體元件的製程。
該背面金屬層组50延伸覆蓋於該背面通孔101的孔壁並連接於該接地金屬層20鄰近該襯底10之一側。該背面金屬層组50沿該接地金屬層20往該襯底10之方向依序包括一黏合層501、一種子層502、一Au層503，及一電鍍銅層504。
該黏合層501設置於所述襯底10遠離所述接地金屬層20的一側，且延伸覆蓋於所述背面通孔101的孔壁與該接地金屬層20鄰近所述襯底10的一側。該黏合層501可為雙層結構，所述雙層結構例如但不限於由鎳釩，與氮化鉭、氮化鈦、鈀、鈦鎢中的任意一種共同組成。較佳地，所述鎳釩由含量為90~97%的鎳以及含量為3~10%的釩組成，所述鎳釩的厚度為0.03~0.2μm。
該種子層502設置於所述黏合層501遠離所述襯底10的一側。較佳地，該種子層502的材料為金，該種子層502的厚度為0.05~0.5μm。
該Au層503設置在所述種子層502遠離所述黏合層501的一側。該電鍍銅層504設置在所述Au層503遠離所述種子層502的一側，該電鍍銅層504的厚度為0.2~5μm。該防氧化層60形成於該電鍍銅層504遠離所述Au層之一側。
請參閱圖12，本發明的第二實施例，提供一種化合物半導體元件的背面銅製程方法，包含步驟S110~S150，下面結合圖3~11進行詳細說明：
(1)參閱圖3~7，進行步驟S110：在一設有多個接地金屬層20的襯底10上製備數量與所述接地金屬層20對應，且貫穿其兩側的背面通孔101，該等背面通孔101的位置分別對應於該等接地金屬層20。
較佳地，在進行步驟S110之前，考慮到該襯底10的材料具有易脆性，在進行所述背面銅製程中容易造成損壞，因此，製程中可將該襯底10置於一支撐結構30上，以起到支撐保護作用。為了穩固地將該襯底10貼合於支撐結構30上，首先可在該襯底10設置該等接地金屬層20的一側塗覆一鍵合材料層40，通過該鍵合材料層40將該襯底10貼合於該支撐結構30上。
其中，該支撐結構30的形狀可為與該襯底10相同形狀，且該支撐結構30的水平尺寸可分別大於或等於該襯底10的水平尺寸。較佳地，該支撐結構30的材料可為藍寶石或玻璃等材料。
較佳地，該鍵合材料40可為含松香類物質的液態蠟等，當然也可以採用其他的鍵合材料40，在本實施例中不作具體限制。較佳地，可對所述液態蠟進行高溫加熱以軟化，利用軟化後的液態蠟將該襯底10與該支撐結構30貼合。貼合完成之後，靜待一定時長，待所述液態蠟冷卻之後，即可將該襯底10完全穩固地貼合至該支撐結構30上，如圖5中所示。
隨著對半導體元件尺寸上的不斷的高的要求，希望能夠得到厚度更薄的元件，因此，在將該襯底10貼合至支撐結構30上之後，可對該襯底10遠離該等接地金屬層20的一側進行研磨，以減薄該襯底10的厚度，例如可利用砂輪機械對襯底10進行研磨。較佳地，研磨減薄後襯底10的厚度介於50~200μm，研磨後的元件結構圖如圖6所示。
研磨減薄該襯底10之後，可對該襯底10進行濕蝕刻，以消除該襯底10在研磨時產生的應力，且降低研磨後襯底10表面的粗糙度。較佳地，經過濕蝕刻後的襯底10厚度為3~50μm。
形成所述背面通孔的方式例如但不限於可通過乾法刻蝕或濕法刻蝕。
較佳地，可先在在該襯底10遠離該等接地金屬層20的一側塗覆光刻膠(Photoresist)，再對該等接地金屬層20對應的位置處的光刻膠進行曝光顯影。基於該曝光顯影出的區域對該襯底10進行刻蝕，以製備貫穿該襯底10的該等背面通孔101。
在該等背面通孔101形成之後，可利用去膠液(PR Stripper)去除襯底10表面的光刻膠。所述去膠液例如但不限於EKC(一種蝕刻後殘留物去除液)、NMP(N-methyl -pyrrolidinone，甲基吡咯烷酮)等溶劑。
(2)參閱圖8，進行步驟S120：在所述襯底10遠離所述接地金屬層20的一側以及該等背面通孔101的孔壁形成一黏合層501，所述黏合層501延伸覆蓋於該等接地金屬層20鄰近所述襯底10的一側。
該黏合層501可為雙層結構，所述雙層結構由鎳釩，與氮化鈦、鈀、鈦鎢、氮化鉭中的任意一種共同構成。其中，鎳釩可由品質分數為3%-10%的釩以及品質分數為90%-97%的鎳構成。形成的鎳釩的厚度可為0.03~0.2μm。鈦鎢、鈀、氮化鉭、氮化鈦的厚度可為0.02~0.1μm。
在採用由鎳釩及鈦鎢（或氮化鈦、鈀、鈦鎢、氮化鉭）構成的黏合層501時，該黏合層501不僅可以起到增加層級之間的粘合能力的作用，並且，其中調適鈦鎢（或氮化鈦、鈀、鈦鎢、氮化鉭）應力還可減緩後續在一電鍍銅層504所產生的應力。
(3)進行步驟S130：在所述黏合層501遠離所述襯底10一側形成一種子層502。該種子層502可透過濺射(Sputter)工藝沉積形成，且其材料例如但不限於金。該種子層502的厚度可為0.05~0.5μm。
(4) 進行步驟S140：在在所述種子層502遠離所述黏合層501的一側電鍍形成一Au層503，該Au層503的厚度可為0.2~ 5μm。
(5)進行步驟S150：在所述Au層503遠離種子層502的一側電鍍形成一電鍍銅層504。該電鍍銅層504的厚度為0.2~5μm。由於銅擴散到該襯底10的速率比金要快，因此若直接將該電鍍銅層504設置於該襯底10，很容易導致銅擴散到該襯底10和創建的深能階深化帶隙區域(圖未示)，從而導致元件的故障。因此，通過設置較大厚度的該Au層503可用於阻擋銅的擴散。而通過電鍍形成較薄厚度的所述電鍍銅層504，即使在該襯底10較薄的情況下，也不易由於電鍍銅時的應力而引起襯底10的邊緣翹曲。
該黏合層501、該種子層502、該Au層503，及該電鍍銅層504構成一背面金屬層组50， 該背面金屬層組50分別通過該等背面通孔101與正面的該等接地金屬層20實現電接觸及熱接觸，在對元件進行封裝後，能有效將元件內部熱能傳導至封裝體散熱板上，有效降低元件的熱阻與元件表面溫度，進而穩定元件性能。
參閱圖9，考慮到金屬銅容易被氧化而導致性能改變，因此，在該步驟S150之後，本第二實施例還包含：在所述電鍍銅層504遠離所述Au層503的一側製作一防氧化層60。
可通過濺射工藝製作形成該防氧化層60。該防氧化層60可為雙層結構，所述雙層結構由鎳釩，與金共同構成。該防氧化層60也可為三層結構，所述三層結構的第一層為鎳釩，第二層為鈀、氮化鉭、鈦鎢及氮化鈦中的任一種，第三層為金。其中，該防氧化層60中的鎳釩厚度可為0.03~0.2μm，鈀、氮化鉭、鈦鎢、氮化鈦的厚度可為0.02~0.1μm，金的厚度可為0.05~0.5μm。
由於電鍍過程中，電鍍銅容易產生金屬晶體內部缺陷造成內部應力，影響元件內部穩定性。因此，可使用高溫烘烤的方式來消除銅金屬生成時的應力，較佳地，可採用溫度80~200℃持續進行30~120分鐘的高溫烘烤。
通過以上步驟完成多個化合物半導體元件的背面金屬層组50製程，但在實際實施時，還需將統一製備的包含多個所述元件的晶圓切割為獨立的晶粒，即圖1所示單獨的化合物半導體元件。
傳統的元件背面工藝包含背面切割道的制程，是通過光刻技術蝕刻背面金屬以形成切割道。然後通過對應切割道的位置將晶圓切割成晶粒。形成背面切割道需要黃光製程以及金屬的化學蝕刻等步驟，過程十分繁瑣，因此時間、材料及人力成本都較高。
為了避免現有技術中的上述不足，本第二實施例中，在該步驟S150之後還包含：採用雷射劃片的方式直接對所述晶片進行切割。
較佳地，參閱圖10，在進行切割之前，首先從支撐結構30上將完成背面金屬層组50製作的所述晶圓卸載下來，可採用熱分離法或溶劑分離法。例如，可在高溫環境下軟化該鍵合材料層40，從而將所述晶圓與該支撐結構30分離。再採用溶劑對所述晶圓表面的鍵合材料層40進行清洗。在得到的化合物半導體元件滿足良品率要求之後，可進行雷射劃片處理以將所述晶圓切割成分立的晶粒，以便於後續的封裝流程。
參閱圖11，將所述晶圓設置該等接地金屬層20的一側朝上，將底部黏貼於一切割膠帶70上。在所述晶圓的上表面進行雷射掃描，以將每相鄰兩個接地金屬層20各自所對應的襯底10以及背面金屬層组50切割分離開，成為獨立的晶粒，即圖1所示的化合物半導體元件。其中，該切割膠帶70具有伸縮性和粘結性，在切割出分離的晶粒之後，可通過拉伸該切割膠帶70從而將其上的各個晶粒分離開一定距離。
在採用雷射劃片機進行雷射劃片時，雷射入射的角度垂直並聚焦於所述襯底10的表面。在進行雷射切割時，可採用兩次切割的方式進行切割，當然，在其它可能的實施態樣中，具體的實施態樣不以此為限，也可對該襯底10進行一次雷射掃描完而成元件的切割。
在採用兩次雷射切割的方式時，首先，利用雷射劃片機對該襯底10的表面進行第一次雷射掃描，以得到切割深度為該襯底10的厚度的40~60%的切割槽。再沿著所述切割槽的路徑，利用雷射劃片機進行第二次雷射掃描，以將相鄰兩個接地金屬層20各自所對應的部分襯底10及部分背面金屬層组50切割分離開。
第一次雷射掃描時，可分別沿一第一方向和一第二方向對襯底10進行掃描，在該第一方向和該第二方向上分別形成多道切割槽，該第一方向和該第二方向相互垂直。
其中，雷射劃片時，雷射劃片機的移動速度可為100~400mm/s，雷射的功率可為2.0~6.5W。
由於雷射劃片的過程時，元件內部材料容易產生應力。因此，雷射劃片後，可利用溶液浸泡切割後的晶粒以消除雷射劃片時產生的應力。採用的溶液可為氨水、過氧化氫等水溶液，浸泡的時長可為20~150秒。
含銅的該背面金屬層组50在經過上述的浸泡後，內部的銅物質可能會析出而沾附在所述晶粒表面，因此，在本第二實施例中，可使用比率為1:1~1:10的含鹽酸的水溶液，清洗浸泡10~60秒。
經過清洗並乾燥後，整個化合物半導體元件的切割工藝即完成，獲得的晶粒可進行後續的封裝工藝流程。
基於上述方法，本發明可通過改變化合物半導體元件的背面金屬結構為含銅結構，在不影響元件特性的情況下既能大幅度降低製作成本，又能優化切割工藝流程達到無切割道的雷射劃片切割。
綜上所述，本發明提供一種化合物半導體元件及其背面銅製程方法，所述化合物半導體元件藉由該等背面通孔101與該等接地金屬層20的對應設置，並配合利用銅的高導熱性，能夠實現對元件的有效散熱，而藉由該黏合層501、該種子層502及該Au層503的設置，該電鍍銅層504的厚度可減薄，因此產生的應力較小，即使下方的襯底10的厚度較薄，也不易引起襯底10的翹曲。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
10:襯底 101:背面通孔 20:接地金屬層 30:支撐結構 40:鍵合材料層 50:背面金屬層组 501:黏合層 502:種子層 503:Au層 504:電鍍銅層 60:防氧化層 70:切割膠帶
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一示意圖，說明本發明化合物半導體元件的第一實施例； 圖2是圖1的局部放大圖，說明該第一實施例的一背面金屬層组； 圖3至11是示意圖，說明本發明第二實施例之化合物半導體元件的背面銅製程方法的各個步驟；及 圖12是一流程圖，說明該第二實施例的製作流程。
10:襯底
101:背面通孔
20:接地金屬層
50:背面金屬層组
501:黏合層
502:種子層
503:Au層
504:電鍍銅層
60:防氧化層

Claims (10)

  1. 一種化合物半導體元件，包含： 一襯底，開設有一貫穿其兩側的背面通孔； 一接地金屬層，設置於該襯底且與所述背面通孔對應； 一黏合層，設置於所述襯底遠離所述接地金屬層的一側，且延伸覆蓋於所述背面通孔的孔壁與該接地金屬層鄰近所述襯底的一側； 一種子層，設置於所述黏合層遠離所述襯底的一側； 一Au層，設置在所述種子層遠離所述黏合層的一側；及 一電鍍銅層，設置在所述Au層遠離所述種子層的一側，該電鍍銅層的厚度為0.2~5μm。
  2. 如請求項1所述的化合物半導體元件，其中，所述黏合層為雙層結構，所述雙層結構由鎳釩，與氮化鉭、氮化鈦、鈀、鈦鎢中的任意一種層疊組成。
  3. 如請求項2所述的化合物半導體元件，其中，在所述黏合層之材料中，鎳釩由含量為90~97%的鎳以及含量為3~10%的釩組成，所述鎳釩的厚度為0.03~0.2μm。
  4. 如請求項1所述的化合物半導體元件，其中，所述襯底的厚度為50~200μm。
  5. 如請求項1所述的化合物半導體元件，還包一設置於所述電鍍銅層遠離所述Au層之一側的防氧化層。
  6. 如請求項1所述的化合物半導體元件，其中，所述種子層的材料為金。
  7. 如請求項1所述的化合物半導體元件，其中，所述Au層的厚度為0.2~5μm，所述種子層的厚度為0.05~0.5μm。
  8. 一種化合物半導體元件的背面銅製程方法，包含： (1)在一設有至少一接地金屬層的襯底製備數量與所述接地金屬層對應且貫穿其兩側的背面通孔，所述背面通孔的位置對應於所述接地金屬層； (2)在所述襯底遠離所述接地金屬層的一側以及所述背面通孔的孔壁形成一黏合層，所述黏合層延伸覆蓋於所述接地金屬層鄰近所述襯底的一側； (3)在所述黏合層遠離所述襯底一側形成一種子層； (4)在所述種子層遠離所述黏合層的一側電鍍形成一Au層；及 (5)在所述Au層遠離所述種子層的一側電鍍形成一電鍍銅層，該電鍍銅層的厚度為0.2~5μm。
  9. 如請求項8所述的化合物半導體元件的背面銅製程方法，其中，在所述步驟(1)中製備所述背面通孔之前，還包含對所述襯底遠離所述接地金屬層的一側進行研磨減薄，所述研磨減薄後之襯底的厚度為50~200μm。
  10. 如請求項8所述的化合物半導體元件的背面銅製程方法，其中，在所述步驟(1)中，所述襯底設有多個相間隔的所述背面通孔和多個接地金屬層，而在所述步驟(2)~(5)中，所述黏合層、所述種子層、所述Au層及所述電鍍銅層依序層疊在所述襯底遠離該等接地金屬層的一側，而構成一背面金屬層组，所述背面金屬層组延伸覆蓋於該等背面通孔的孔壁及該等接地金屬層遠離所述襯底的一側，所述方法在該步驟(5)之後還包含：利用雷射劃片機對所述襯底的表面進行第一次雷射掃描，以得到切割深度為所述襯底的厚度的40%-60%的切割槽，沿著所述切割槽的路徑，利用所述雷射劃片機進行第二次雷射掃描，以將相鄰兩個接地金屬層各自所對應的襯底及背面金屬層组切割分離開，其中，所述雷射劃片機的雷射功率為2.0~6.5W，所述雷射劃片機的掃描速度為100~400mm/s。
TW109136524A 2019-10-31 2020-10-21 化合物半導體元件及其背面銅製程方法 TWI720936B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911052408.2 2019-10-31
CN201911052408.2A CN110767604B (zh) 2019-10-31 2019-10-31 化合物半导体器件和化合物半导体器件的背面铜制程方法

Publications (2)

Publication Number Publication Date
TWI720936B TWI720936B (zh) 2021-03-01
TW202119573A true TW202119573A (zh) 2021-05-16

Family

ID=69335204

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109136524A TWI720936B (zh) 2019-10-31 2020-10-21 化合物半導體元件及其背面銅製程方法

Country Status (3)

Country Link
US (2) US11823891B2 (zh)
CN (1) CN110767604B (zh)
TW (1) TWI720936B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100001922A1 (it) * 2021-01-29 2022-07-29 St Microelectronics Srl Struttura di contatto dal retro perfezionata per un dispositivo a semiconduttore e relativo procedimento di fabbricazione
CN117936393A (zh) * 2024-03-21 2024-04-26 成都电科星拓科技有限公司 在单颗芯片背面制作散热盖的方法及封装方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107190A (en) * 1997-01-30 2000-08-22 Nec Corporation Method of fabricating semiconductor device
US6541301B1 (en) * 1999-02-12 2003-04-01 Brook David Raymond Low RF loss direct die attach process and apparatus
US6429118B1 (en) * 2000-09-18 2002-08-06 Taiwan Semiconductor Manufacturing Company Elimination of electrochemical deposition copper line damage for damascene processing
US6539625B2 (en) * 2001-01-11 2003-04-01 International Business Machines Corporation Chromium adhesion layer for copper vias in low-k technology
KR100558002B1 (ko) * 2003-09-26 2006-03-06 삼성전자주식회사 선택적 전기도금 공정을 이용한 금속패턴 형성방법
US7030016B2 (en) * 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
CN100481402C (zh) * 2004-09-10 2009-04-22 株式会社东芝 半导体器件和半导体器件的制造方法
US7339267B2 (en) * 2005-05-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor package and method for forming the same
JP2007081130A (ja) * 2005-09-14 2007-03-29 Toshiba Corp 半導体装置の製造方法
JP2007180395A (ja) * 2005-12-28 2007-07-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US20070257323A1 (en) * 2006-05-05 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked contact structure and method of fabricating the same
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5298559B2 (ja) * 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法
JP5746808B2 (ja) * 2007-11-22 2015-07-08 富士通株式会社 カーボンナノチューブを用いたパッケージ及び電子デバイス
JP5285898B2 (ja) * 2007-12-17 2013-09-11 Ｊｘ日鉱日石金属株式会社 銅拡散防止用バリア膜、同バリア膜の形成方法、ダマシン銅配線用シード層の形成方法及びダマシン銅配線を備えた半導体ウェハー
KR101483273B1 (ko) * 2008-09-29 2015-01-16 삼성전자주식회사 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
TWI421942B (zh) * 2010-02-12 2014-01-01 Win Semiconductors Corp 半導體晶片之背面銅金屬製程方法
US8222139B2 (en) * 2010-03-30 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
CN102237339B (zh) * 2010-04-28 2013-07-03 中国科学院微电子研究所 一种芯片背面金属起镀层结构及其制备方法
US8698306B2 (en) * 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
US9018758B2 (en) * 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
JP5589243B2 (ja) * 2010-07-30 2014-09-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US20130249095A1 (en) * 2012-03-26 2013-09-26 Skyworks Solutions, Inc. Gallium arsenide devices with copper backside for direct die solder attach
TW201344869A (zh) * 2012-04-18 2013-11-01 Win Semiconductors Corp 半導體元件背面銅金屬之改良結構及其製程方法
CN103377914A (zh) * 2012-04-18 2013-10-30 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构及其加工方法
US9093506B2 (en) * 2012-05-08 2015-07-28 Skyworks Solutions, Inc. Process for fabricating gallium arsenide devices with copper contact layer
JP5826782B2 (ja) * 2013-03-19 2015-12-02 株式会社東芝 半導体装置の製造方法
US10147642B1 (en) * 2013-04-25 2018-12-04 Macom Technology Solutions Holdings, Inc. Barrier for preventing eutectic break-through in through-substrate vias
JP6442800B2 (ja) * 2014-12-25 2018-12-26 住友電工デバイス・イノベーション株式会社 半導体装置及び半導体装置を製造する方法
DE102015110437B4 (de) * 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
US20170012010A1 (en) * 2015-07-09 2017-01-12 Inpaq Technology Co., Ltd. Semiconductor package structure and method of the same
CN105244313B (zh) * 2015-09-08 2017-09-12 上海航天电子通讯设备研究所 基板上薄膜通孔互连制作方法
CN106558564B (zh) * 2015-09-29 2019-08-27 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构
KR20180097179A (ko) * 2016-01-21 2018-08-30 어플라이드 머티어리얼스, 인코포레이티드 실리콘 관통 비아들의 도금의 프로세스 및 케미스트리
CN105895579B (zh) * 2016-06-08 2017-12-05 无锡微奥科技有限公司 一种基于soi衬底的tsv圆片的加工方法
CN106098547B (zh) * 2016-06-20 2018-10-02 中山德华芯片技术有限公司 采用电化学工艺制作GaAs MMIC背面通孔的方法
CN107275315A (zh) * 2017-05-27 2017-10-20 厦门市三安集成电路有限公司 一种化合物半导体背金电容的结构及其制作方法
CN107579032B (zh) * 2017-07-27 2019-04-09 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法
TWI681447B (zh) * 2017-09-26 2020-01-01 穩懋半導體股份有限公司 耐高溫之化合物半導體基板之背面金屬改良結構
CN110767628B (zh) * 2019-10-31 2021-09-07 厦门市三安集成电路有限公司 半导体器件和半导体器件的制作方法

Also Published As

Publication number Publication date
US20240087877A1 (en) 2024-03-14
CN110767604B (zh) 2022-03-18
US20210134584A1 (en) 2021-05-06
CN110767604A (zh) 2020-02-07
TWI720936B (zh) 2021-03-01
US11823891B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
TWI569408B (zh) 微型元件穩定結構
US7989266B2 (en) Methods for separating individual semiconductor devices from a carrier
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
JP2001185519A5 (zh)
US9355881B2 (en) Semiconductor device including a dielectric material
JP6391999B2 (ja) 積層デバイスの製造方法
JP6324743B2 (ja) 半導体装置の製造方法
TWI720936B (zh) 化合物半導體元件及其背面銅製程方法
WO2005088743A1 (en) Fabrication of semiconductor devices
WO2019019763A1 (zh) 一种化合物半导体器件的背面制程方法
JP2013058707A (ja) 半導体発光素子の製造方法
JP2009212357A (ja) 窒化物系半導体発光素子とその製造方法
JP2008172226A (ja) 発光ダイオードデバイスの形成方法
CN110767628B (zh) 半导体器件和半导体器件的制作方法
TWI480941B (zh) 高抗折強度半導體晶元改良結構及其製程方法
JP6341056B2 (ja) サブマウント及びその製造方法並びに半導体レーザ装置及びその製造方法
JP6027027B2 (ja) 半導体素子およびその製造方法ならびに半導体素子結合体
JP4542508B2 (ja) 垂直型発光ダイオードおよびその製造方法
US10163673B2 (en) Dual adhesive bonding with perforated wafer
TWI702733B (zh) 發光元件的安裝方法
JP2008244132A (ja) 半導体装置の製造方法および半導体装置
JP3708342B2 (ja) 発光ダイオード素子の製造方法
KR100883864B1 (ko) 반도체 소자의 제조 방법
KR101210391B1 (ko) 광소자 패키지, 광소자 패키지용 기판 및 이의 제조방법
JP2002231731A (ja) 化合物半導体装置の製造方法