CN107579032B - 一种化合物半导体器件的背面制程方法 - Google Patents

一种化合物半导体器件的背面制程方法 Download PDF

Info

Publication number
CN107579032B
CN107579032B CN201710624897.9A CN201710624897A CN107579032B CN 107579032 B CN107579032 B CN 107579032B CN 201710624897 A CN201710624897 A CN 201710624897A CN 107579032 B CN107579032 B CN 107579032B
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor device
layers
chip
process method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710624897.9A
Other languages
English (en)
Other versions
CN107579032A (zh
Inventor
周泽阳
邱宗德
庄秉翰
魏鸿基
程海英
吴小琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201710624897.9A priority Critical patent/CN107579032B/zh
Publication of CN107579032A publication Critical patent/CN107579032A/zh
Priority to PCT/CN2018/086009 priority patent/WO2019019763A1/zh
Application granted granted Critical
Publication of CN107579032B publication Critical patent/CN107579032B/zh
Priority to US16/745,705 priority patent/US11264231B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Abstract

本发明公开了一种化合物半导体器件的背面制程方法，是在III‑V族化合物半导体晶片的背面依次沉积形成NiV/TiW的粘合层以及Au层，然后将激光聚焦在完成背面金属制程的晶片背面并进行二次扫描，其中第一次扫描形成深度为所述晶片总厚度40～60％的切槽，第二次扫描重复第一次扫描的路径以将晶片切割成分立的小芯片。通过NiV/TiW粘结层的设置，提高了背面金属和III‑V族化合物半导体之间的层间结合能力，制成的晶片可以直接用激光扫描切割达到划片的目的，而无需蚀刻背面金属形成切割道再来进行切割，不仅减少了黄光、刻蚀等多项工艺，而且解决由非均匀腐蚀引起的变色的缺陷，切割后的产品其边缘不会出现金属剥离的现象，显著提高产品的良率。

Description

一种化合物半导体器件的背面制程方法
技术领域
本发明涉及半导体器件制作工艺，特别是涉及一种化合物半导体器件的背面制程方法。
背景技术
异质结双极晶体管(HBT)以及高电子迁移率晶体管(HEMT)是重要的半导体电子器件，在微波、毫米波、光电等领域具有重要的应用。先进的多功能器件不仅要考虑集成电路的性能，而且需要考虑产品成本的降低。为了实现这一目标，对可靠制造工艺的开发和改进进行了许多努力。
器件背面制造过程是集成半导体器件的制造的一个关键流程步骤之一。无论器件类型和功能，都需要为在半导体芯片的前表面上制造的那些晶体管提供接地。接地盘由表面金属层，背面通孔和背面金属层组成，背面金属层通过背面通孔与表面金属层电接触。通常HBT或者HEMT器件先从前端表面开始制作表面金属层。后端制程通常需要机械研磨使晶片厚度变薄以方便后续的晶片通孔刻蚀工艺。孔洞的位置、大小和形状通过使用传统的光刻技术、干法或湿化学蚀刻来制成。背侧金属层沉积在晶片背侧上，由此可以实现经由背侧通孔与表面金属层的良好电接触。接地面的表面金属层不仅通过通孔与整个背侧金属层电接触，而且热接触，充当散热器的正面器件。
通常，传统的器件背面工艺包含背面切割道的制程，是通过光刻技术蚀刻背面金属以形成切割道；然后是晶片和晶片支撑材料的分离，有热分离法或者溶剂分离法等；最后通过对应切割道的位置将晶圆切成小芯片。形成背面切割道需要黄光制程以及金属的化学蚀刻等步骤，过程十分繁琐，时间、材料及人力成本都较高，这是由于传统的机械式划片方法无法切割5μm左右厚度的背面金属层，因而必须加以蚀刻形成切割道。
激光划片是近来发展的新技术，可以直接对金属或半导体实施切割。但是对于半导体和金属的复合结构——例如完成背面金属制程的GaAs半导体晶片，背面金属的主流工艺是 TiW/Au的复合层，TiW与GaAs半导体之间通过范德华力结合，结合力较弱，激光切割后在两者的接触面边缘极易产生金属剥离的现象，而导致产品的可靠性失效，因而仍然不可避免的需要先进行切割道制程，难以直接进行切割。
发明内容
本发明的目的在于克服现有技术之不足，提供一种无需形成切割道的化合物半导体器件的背面制程方法。
本发明解决其技术问题所采用的技术方案是：
一种化合物半导体器件的背面制程方法包括以下步骤：
1)将已完成正面制程的III-V族化合物半导体晶片以正面向下的方式贴合于支撑材料上，进行研磨减薄以及制作背面通孔的工艺；
2)于所述晶片背面沉积NiV层，所述NiV层由质量分数为90～97％的镍以及3～10％的钒组成，厚度为3～200nm；
3)于所述NiV层上沉积TiW层，所述TiW层厚度为2～10nm；
4)于所述TiW层上沉积Au层，所述Au层的厚度为0.5～25μm；
5)将完成背面金属制程的晶片与支撑材料分离，利用激光划片技术，将激光聚焦在晶片背面并进行二次扫描，其中第一次扫描形成深度为所述晶片总厚度40～60％的切槽，第二次扫描重复第一次扫描的路径以将所述晶片切割成分立的芯片。
优选的，所述激光划片的移动速度为100～400mm/s。
优选的，所述激光的功率为3.0～6.5W。
优选的，所述激光入射角度与所述晶片背面垂直。
优选的，步骤1)中，所述晶片研磨减薄至70～120μm。
优选的，所述第一次扫描形成平行第一方向的多个线状第一切槽以及平行第二方向的多个线状第二切槽，且所述第一方向和第二方向互相垂直。
优选的，所述Au层是先沉积10～250nm的种子层，然后通过电镀沉积形成。
优选的，所述NiV层和TiW层通过磁控溅射原子沉淀积累在半导体芯片而形成薄膜。
优选的，所述III-V族化合物半导体是砷化镓，磷化铟或镓氮化物。
本发明的有益效果是：
通过NiV/TiW粘结层的设置，提高了背面金属和III-V族化合物半导体之间的层间结合能力，制成的III-V族化合物半导体晶片可以直接用激光通过二次扫描切割达到划片的目的，而无需蚀刻背面金属形成切割道再来进行切割，不仅减少了背面金属光阻涂布的步骤，减少光阻用量及制成时间，减少化学药剂及水的使用亦可减少废液的处理，减少贵金属金的回收流程，大大减少制作半导体器件成本和时间，提高产量；避免了因非均匀腐蚀引起的变色等缺陷，切割后的产品其边缘不会出现金属剥离的现象，显著提高产品的良率，加速产品的产业化进程。
附图说明
图1为完成背面金属制程的GaAs晶片的结构示意图；
图2为完成激光划片的GaAs晶片背面的光学显微镜照片；
图3为完成伸展的GaAs芯片背面的光学显微镜照片；
图4是单个芯片背面的光学显微镜照片。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。此外，图中所示的元件及结构的个数，均仅为示例，并不以此对数目进行限制，实际可依照设计需求进行调整。
一种化合物半导体器件的背面制程方法，是将已完成正面制程的III-V族化合物半导体晶片以正面向下的方式贴合于支撑材料上，进行研磨减薄以及制作背面通孔的工艺，所述 III-V族化合物半导体是砷化镓，磷化铟或镓氮化物，所述晶片研磨减薄至70～120μm；于所述晶片背面沉积NiV层，所述NiV层由质量分数为90～97％的镍以及3～10％的钒组成，厚度为3～200nm；于所述NiV层上沉积TiW层，所述TiW层厚度为2～10nm；于所述TiW层上沉积Au层，所述Au层的厚度为0.5～25μm，所述Au层是先沉积10～250nm的种子层，然后通过电镀沉积形成；将完成背面金属制程的晶片与支撑材料分离，利用激光划片技术，将激光聚焦在晶片背面并进行二次扫描，其中第一次扫描形成深度为所述晶片总厚度 40～60％的切槽，第二次扫描重复第一次扫描的路径以将所述晶片切割成分立的小芯片，所述激光划片的移动速度为100～400mm/s，所述激光的功率为3.0～6.5W，所述激光入射角度与所述晶片背面垂直，所述第一次扫描形成沿第一方向平行排列的多个线状第一切槽以及沿第二方向平行排列的多个线状第二切槽，且所述第一方向和第二方向互相垂直。本发明的方法可通过激光进行带背面金属的化合物半导体的直接切割。
以下以GaAs半导体晶片为例进行具体的说明。
将已完成正面制程的GaAs晶片1以正面向下的方式贴合于支撑材料2上，研磨减薄至 100μm，然后通过光刻工艺制作背面通孔11。通过清洗去除氧化层后，通过磁控溅射于所述晶片背面1沉积厚度为100nm厚的NiV层3，所述NiV层由质量分数为95％的镍以及5％的钒组成；然后通过磁控溅射于所述NiV层3上沉积TiW层4，所述TiW层4厚度为6nm， NiV层3和TiW层4作为粘合层。然后通过射频磁控管、DC磁控管、RF二极管、离子束溅射或电子束沉积等方法于所述TiW 层4上沉积100nm厚的Au种子层，然后通过电镀沉积 5μm厚的Au电镀层，电镀层和种子层组成Au层5，具体结构请参考图1。
其中，Ni在磁控溅射沉积于GaAs晶片表面的相对低的温度下可以与GaAs作用形成NiGa和NiAs，即GaAs半导体和金属层间通过化学键合结合形成一层薄薄的结合层，相对于其他金属范德华力的结合方式，大大增强了结合力，因而不易受外力或其他能量作用而发生剥离。镍中添加一定量的钒后，镍基合金呈现非磁性也利于磁控溅射。TiW与NiV和Au 均具有较强的结合能力，同时作为扩散阻挡层防止Au扩散进入GaAs半导体中。通过 NiV/TiW粘合层的设置，大大提高了层间结合能力。
完成背面金属制程后，将晶片1与支撑材料2通过热分离法或者溶剂分离法进行分离，将晶片1正面贴附于具有伸缩性和粘结性的片材上，利用激光划片技术，将激光聚焦在晶片背面的金属上并进行二次扫描。第一次扫描的路径是依次沿X方向和Y方向行进，从而形成平行X方向的若干线状第一切槽和平行Y方向的若干线状第二切槽，其中X方向和Y方向互相垂直。本实施例中，第一次扫描的切槽的厚度为晶片总厚度的50％左右，例如约为 55μm。然后重复第一次扫描的路径进行第二次扫描以将切槽进一步加深至底部，从而将晶片完全分隔形成分立的小芯片，参考图2。两次扫描激光的移动速度为100～400mm/s，激光的功率为5W，激光入射角度与晶片背面垂直。激光划片完成后，通过伸展片材使小芯片之间彼此远离形成一定的间隔，具体参考图3。
参考图4，通过激光划片后的小芯片其边缘平整，未发生金属剥离的现象，也没有变色缺陷产生。
上述实施例仅用来进一步说明本发明的一种化合物半导体器件的背面制程方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。

Claims (9)

1.一种化合物半导体器件的背面制程方法，其特征在于包括以下步骤：
1)将已完成正面制程的III-V族化合物半导体晶片以正面向下的方式贴合于支撑材料上，进行研磨减薄以及制作背面通孔的工艺；
2)于所述晶片背面沉积NiV层，所述NiV层由质量分数为90～97％的镍以及3～10％的钒组成，厚度为3～200nm；
3)于所述NiV层上沉积TiW层，所述TiW层厚度为2～10nm；
4)于所述TiW层上沉积Au层，所述Au层的厚度为0.5～25μm；
5)将完成背面金属制程的晶片与支撑材料分离，利用激光划片技术，将激光聚焦在晶片背面并进行二次扫描，其中第一次扫描形成深度为所述晶片总厚度40～60％的切槽，第二次扫描重复第一次扫描的路径以将所述晶片切割成分立的芯片。
2.根据权利要求1所述的化合物半导体器件的背面制程方法，其特征在于：所述激光划片的移动速度为100～400mm/s。
3.根据权利要求1所述的化合物半导体器件的背面制程方法，其特征在于：所述激光的功率为3.0～6.5W。
4.根据权利要求1所述的化合物半导体器件的背面制程方法，其特征在于：所述激光入射角度与所述晶片背面垂直。
5.根据权利要求1所述的化合物半导体器件的背面制程方法，其特征在于：步骤1)中，所述晶片研磨减薄至70～120μm。
6.根据权利要求1所述的化合物半导体器件的背面制程方法，其特征在于：所述第一次扫描形成平行第一方向的多个线状第一切槽以及平行第二方向的多个线状第二切槽，且所述第一方向和第二方向互相垂直。
7.根据权利要求1所述的化合物半导体器件的背面制程方法，其特征在于：所述Au层是先沉积10～250nm的种子层，然后通过电镀沉积形成。
8.根据权利要求1所述的化合物半导体器件的背面制程方法，其特征在于：所述NiV层和TiW层通过磁控溅射原子沉淀积累在半导体芯片而形成薄膜。
9.根据权利要求1所述的化合物半导体器件的背面制程方法，其特征在于：所述III-V族化合物半导体是砷化镓，磷化铟或镓氮化物。
CN201710624897.9A 2017-07-27 2017-07-27 一种化合物半导体器件的背面制程方法 Active CN107579032B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710624897.9A CN107579032B (zh) 2017-07-27 2017-07-27 一种化合物半导体器件的背面制程方法
PCT/CN2018/086009 WO2019019763A1 (zh) 2017-07-27 2018-05-08 一种化合物半导体器件的背面制程方法
US16/745,705 US11264231B2 (en) 2017-07-27 2020-01-17 Method for manufacturing backside metalized compound semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710624897.9A CN107579032B (zh) 2017-07-27 2017-07-27 一种化合物半导体器件的背面制程方法

Publications (2)

Publication Number Publication Date
CN107579032A CN107579032A (zh) 2018-01-12
CN107579032B true CN107579032B (zh) 2019-04-09

Family

ID=61035789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710624897.9A Active CN107579032B (zh) 2017-07-27 2017-07-27 一种化合物半导体器件的背面制程方法

Country Status (3)

Country Link
US (1) US11264231B2 (zh)
CN (1) CN107579032B (zh)
WO (1) WO2019019763A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579032B (zh) * 2017-07-27 2019-04-09 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法
CN110120626B (zh) * 2018-02-07 2020-11-27 山东华光光电子股份有限公司 一种半导体激光器的生产方法
CN110767604B (zh) * 2019-10-31 2022-03-18 厦门市三安集成电路有限公司 化合物半导体器件和化合物半导体器件的背面铜制程方法
CN110767628B (zh) * 2019-10-31 2021-09-07 厦门市三安集成电路有限公司 半导体器件和半导体器件的制作方法
CN111009463B (zh) * 2019-11-22 2022-11-01 中国电子科技集团公司第五十五研究所 一种使SiC芯片激光划片后背面金属整齐分离的方法
CN115890021B (zh) * 2023-01-05 2023-05-16 成都功成半导体有限公司 一种晶圆激光切割方法及晶圆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222207B1 (en) * 1999-05-24 2001-04-24 Lumileds Lighting, U.S. Llc Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
CN101185153A (zh) * 2005-05-26 2008-05-21 飞思卡尔半导体公司 半导体封装及其形成方法
CN106206518A (zh) * 2015-05-29 2016-12-07 英飞凌科技股份有限公司 焊料金属化堆叠以及其形成方法
CN106558564A (zh) * 2015-09-29 2017-04-05 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
GB2420443B (en) * 2004-11-01 2009-09-16 Xsil Technology Ltd Increasing die strength by etching during or after dicing
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
JP5298559B2 (ja) * 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法
US8802553B2 (en) * 2011-02-10 2014-08-12 Infineon Technologies Ag Method for mounting a semiconductor chip on a carrier
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
CN107579032B (zh) * 2017-07-27 2019-04-09 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222207B1 (en) * 1999-05-24 2001-04-24 Lumileds Lighting, U.S. Llc Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
CN101185153A (zh) * 2005-05-26 2008-05-21 飞思卡尔半导体公司 半导体封装及其形成方法
CN106206518A (zh) * 2015-05-29 2016-12-07 英飞凌科技股份有限公司 焊料金属化堆叠以及其形成方法
CN106558564A (zh) * 2015-09-29 2017-04-05 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构

Also Published As

Publication number Publication date
US20200152445A1 (en) 2020-05-14
WO2019019763A1 (zh) 2019-01-31
CN107579032A (zh) 2018-01-12
US11264231B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
CN107579032B (zh) 一种化合物半导体器件的背面制程方法
US9601364B2 (en) Low temperature adhesive resins for wafer bonding
CN100505352C (zh) 一种led芯片及其制备方法
KR101656142B1 (ko) 반도체 디바이스 제조 방법 및 반도체 디바이스
CN109920757B (zh) 一种提高化合物半导体器件可靠性能的背段工艺
JP2013125971A (ja) 半導体装置の製造のための複合ウェハ
CN108122749B (zh) 一种基于图形化载片的SiC基GaN_HEMT背面工艺
US6614117B1 (en) Method for metallization of a semiconductor substrate and related structure
CN102969302B (zh) 基于二氧化铪的电子束套刻标记及其制作方法
CN101355133B (zh) 氮化物基化合物半导体发光器件及其制作方法
CN103972072A (zh) 半导体器件和用于制造半导体器件的方法
DE102014115712B4 (de) Leistungschip und Verfahren zur Verarbeitung eines Wafers
CN107871712A (zh) 一种硅晶体管与氮化镓晶体管异构集成的方法
TW201128704A (en) A method of processing copper backside metal layer for semiconductor chips
CN103890914A (zh) 半导体元件及其制造方法
EP2717335A1 (en) Method for manufacturing light-emitting element, and light-emitting element
CN110767628B (zh) 半导体器件和半导体器件的制作方法
CN102800587B (zh) 一种肖特基二极管的制备工艺
Shigekawa et al. Heterojunctions fabricated by surface activated bonding–dependence of their nanostructural and electrical characteristics on thermal process
CN112635322A (zh) 一种改善磷化铟异质结双极型晶体管散热的制备方法
CN110168751A (zh) 包括蚀刻生长衬底后部面的步骤的用于制造光电设备的方法
CN104425629A (zh) 平面型肖特基二极管及其制作方法
US11972970B1 (en) Singulation process for chiplets
US20230094592A1 (en) Process for manufacturing a vertical conduction silicon carbide electronic device and vertical conduction silicon carbide electronic device having improved mechanical stability
CN108878423B (zh) 一种半导体和二维材料的组合功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant