CN106206518A - 焊料金属化堆叠以及其形成方法 - Google Patents

焊料金属化堆叠以及其形成方法 Download PDF

Info

Publication number
CN106206518A
CN106206518A CN201610302813.5A CN201610302813A CN106206518A CN 106206518 A CN106206518 A CN 106206518A CN 201610302813 A CN201610302813 A CN 201610302813A CN 106206518 A CN106206518 A CN 106206518A
Authority
CN
China
Prior art keywords
layer
solder
metal
titanium
diffusibility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610302813.5A
Other languages
English (en)
Other versions
CN106206518B (zh
Inventor
K·卡洛维斯基
M·埃曼
M·哈里森
E·纳佩特施尼格
A·富加特斯乔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106206518A publication Critical patent/CN106206518A/zh
Application granted granted Critical
Publication of CN106206518B publication Critical patent/CN106206518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的各个实施例涉及焊料金属化堆叠以及其形成方法。提供了一种半导体器件，包括：设置在基板的半导体表面之上的接触金属层；设置在接触金属层之上的扩散阻挡结构层；设置在扩散阻挡结构层之上的惰性层；以及设置在惰性层之上的焊料层。

Description

焊料金属化堆叠以及其形成方法
技术领域
本发明总体上涉及金属堆叠，并且在具体实施例中涉及焊料金属化堆叠以及其形成方法。
背景技术
半导体器件用在许多电子产品和其它应用中。半导体器件可以包括形成在半导体晶片上的集成电路。可替代地，半导体器件可以形成为单片器件，例如，分立器件。半导体器件通过在半导体晶片之上沉积许多类型的材料薄膜、使该材料薄膜图案化、掺杂半导体晶片的选择性区域等，而形成在半导体晶片上。
在常规的半导体制造过程中，在单个晶片中制造了大量半导体器件。在器件级和互连级制造过程完成之后，如果需要，形成背侧接触。
发明内容
根据本发明的一个实施例，半导体器件包括：设置在基板的半导体表面之上的接触金属层；设置在接触金属层之上的扩散阻挡结构层；设置在扩散阻挡结构层之上的惰性层；以及设置在惰性层之上的焊料层。
根据本发明的替代实施例，半导体器件包括：设置在基板的半导体表面之上的接触金属层；设置在接触金属层之上的扩散阻挡结构层；设置在扩散阻挡结构层之上的惰性层；设置在惰性层之上的焊料活性层；以及设置在焊料活性层之上的盖层。
根据本发明的替代实施例，形成半导体器件的方法包括：在基板的半导体表面之上设置接触金属层；在接触金属层之上形成扩散阻挡结构层；在扩散阻挡结构层之上形成惰性层；在惰性层之上形成焊料活性层；以及在焊料活性层之上形成盖层。
根据本发明的替代实施例，形成半导体器件的方法包括：在基板的半导体表面之上设置接触金属层；形成与接触焊盘层接触的第一阻挡结构层；在第一阻挡结构层之上形成第二阻挡结构层；以及在第二阻挡结构层之上形成焊料活性层。
根据本发明的替代实施例，形成半导体器件的方法包括：在基板的半导体表面之上设置铝层；形成与铝层接触的钛或铬层；在钛或铬层之上形成钛钨、氮化钛、钽、氮化钽或钨层；在钛钨、氮化钛、钽、氮化钽或钨层之上形成镍或镍钒层；以及在镍或镍钒层之上形成盖层。
附图说明
为了更彻底地理解本发明以及其优点，现在参照以下结合附图所做的说明，其中：
图1图示了根据本发明的一个实施例的在制造期间的半导体器件；
图2图示了根据本发明的各个实施例的在制造期间的在减薄安装在载体之上的基板之后的半导体器件；
图3图示了根据本发明的各个实施例的在制造期间的在基板的背侧之上形成接触层之后的半导体器件；
图4图示了根据本发明的各个实施例的示出了基板的单片化的半导体器件；
图5图示了根据本发明的各个实施例的附接至另一基板的半导体芯片的放大视图；
图6图示了在焊接过程中附接至另一基板之后的半导体芯片的一个实施例；
图7图示了在晶片的正侧之上形成焊料堆叠的替代实施例；
图8A图示了另一实施例，该另一实施例包括根据本发明的各个实施例形成的正侧焊料堆叠和背侧焊料堆叠两者；
图8B图示了另一实施例，该另一实施例包括根据本发明的各个实施例的正侧焊料堆叠和背侧焊料堆叠，其中背侧焊料堆叠包括多于两个扩散阻挡结构层；
图9图示了根据本发明的各个实施例的在制造期间的在形成正侧接触焊盘之后的器件；
图10图示了根据本发明的各个实施例的在制造期间的在正侧接触焊盘之上形成焊料堆叠之后的器件；
图11图示了根据本发明的各个实施例的在制造期间的在焊料堆叠之上形成抗蚀剂之后的器件；
图12图示了根据本发明的各个实施例的在制造期间的在使焊料堆叠图案化之后的器件；以及
图13图示了根据本发明的各个实施例的在制造期间的在使焊料堆叠图案化并且去除剩余的抗蚀剂之后的器件。
具体实施方式
本发明的各个实施例描述了一种焊料金属堆叠，其具有高耐腐蚀性，同时具有减小的应力。
为了实现可接受的电气、机械以及焊接性能，需要使用层的堆叠来代替单个层。在这种堆叠中，每个独立层都用于不同的目的。通常，这种层堆叠由以下层组成：提供电气接触的层、扩散阻挡结构层、焊料活性层和盖层。层中的每个层具有不同的机械性能，诸如，机械应力。由于增加层的厚度或者减小半导体基板材料的厚度、而施加的机械应力以及导致的晶片或芯片的弯曲，由于后续的处理，例如，裸片粘接，可以导致一些问题。因此，保持尽可能小的焊料堆叠层厚度，这样，如果在裸片粘接过程期间完全消耗了焊料活性层、并且液体焊料与邻近于焊料活性层的扩散阻挡结构层直接接触，那么就可以在裸片粘接过程期间导致与液体焊料的不期望的反应。
本发明的各个实施例通过使用多层阻挡结构堆叠，来缓和这些问题，其中在该多层阻挡结构堆叠中的每一层都是用于上覆的层的扩散阻挡结构。由此，即使当使用了薄的焊料层时，由于中介的阻挡结构层的作用，也能避免在钛层与焊料金属之间的直接接触。本发明的发明人也已经发现，使用这种多层扩散堆叠，提供了比增加单个阻挡结构层的厚度更优的改进的性能，这是因为可以定制多层堆叠中的每一层来改进特定的性能。例如，可以每一层被选择为防止特定的金属扩散通过，这点通过使用单个阻挡结构层是不可能实现的。
将通过使用图1至图4来描述形成焊料金属堆叠的实施例。将通过使用图5至图6来描述焊接焊料金属堆叠的另外的实施例。图7至图8将用于描述替代结构实施例，而图9至图13将用于描述制造器件的替代实施例。
图1图示了根据本发明的一个实施例的在制造期间的半导体器件。
参照图1，图示了在完成了前端处理和后端处理之后的半导体基板10。半导体基板10具有形成在其内的多个半导体器件，例如，第一芯片21、第二芯片22和第三芯片23。这些芯片中的每个芯片可以是任何类型的芯片，但是通常是相同类型的芯片。例如，芯片可以是逻辑芯片、存储器芯片、模拟芯片和其它类型的芯片。第一芯片、第二芯片和第三芯片21、22、23(以及在半导体基板10上的其它芯片)中的每个芯片可以包括多个器件(诸如，形成集成电路的晶体管或者二极管)，或者可以是分立器件(诸如，单个晶体管或者单个二极管)。在一个实施例中，这些芯片是功率芯片并且是竖直器件。
在一个实施例中，半导体基板10可以包括半导体晶片，诸如，硅晶片。在其它实施例中，例如，半导体基板10可以包括其它半导体材料，包括合金，诸如，SiGe、SiC或者复合半导体材料，诸如，GaAs、InP、InAs、GaN、绝缘体上硅。在一个或者多个实施例中，半导体基板10可以包括外延层。
参照图1，包括第一芯片21、第二芯片22和第三芯片23的器件区域105设置在半导体基板10内。在各个实施例中，器件区域105可以包括掺杂区域。进一步地，器件区域105的一些部分可以形成在半导体基板10之上。器件区域105可以包括有源区域，诸如，晶体管的沟道区域。
半导体基板10包括正侧11和相对的背侧12。在各个实施例中，有源器件形成为，与半导体基板10的背侧12相比，更接近半导体基板10的正侧11。有源器件形成在半导体基板10的器件区域105中。器件区域105延伸超过深度dDR，该深度取决于器件为约5μm至约50μm，并且在一个实施例中为约10μm。
在各个实施例中，用于在器件之间进行耦合以及/或者与外部电路装置耦合的、所有必要的互连件、连接件、焊盘等，形成在半导体基板10的正侧11之上。因此，金属化层形成在半导体基板10之上。金属化层可以包括一个或者多个金属化层级。每个金属化层级可以包括嵌入在绝缘层内的金属线或者过孔。金属化层可以包括金属线和过孔，用于与器件区域接触、以及也用于将在芯片内的不同器件耦合。
在进一步处理之前，可以在金属化层之上形成保护层，诸如，钝化层。保护层可以包括：氧化物、氮化物、聚酰亚胺、或者本领域的技术人员已知的其它合适的材料。在一个实施例中，保护层可以包括硬掩膜，而在另一实施例中可以包括抗蚀剂掩膜。保护层有助于在后续处理期间保护金属化层以及器件区域。
在形成保护层之后，通过使用粘合剂成分20将半导体基板10的正侧11附接至载体30。进一步地，在一些实施例中，可以在涂覆粘合剂成分20之前施加底涂层。将底涂层调节为与半导体基板10的表面反应，并且通过形成底层来将潜在的高表面能表面转换为低表面能表面。由此，在该实施例中，粘合剂成分20仅仅与底涂层相互作用，以改进接合。
在一个或者多个实施例中，粘合剂成分20可以包括基板(例如，聚氯乙烯)、以及粘合剂层(诸如，丙烯酸树脂)的涂层。在替代实施例中，粘合剂成分20可以包括有机化合物，诸如，基于环氧树脂的化合物。在各个实施例中，粘合剂成分20包括：基于丙烯酸的非感光性的有机胶丙烯酰胺SU-8，其是负性的基于环氧树脂的光致抗蚀剂，模塑料，酰亚胺和/或诸如用于形成聚酰亚胺的聚甲基丙烯酸甲酯(PMMA)等成分。
在通过使用粘合剂成分20将半导体基板10安装在载体30之上之后，半导体基板10经受减薄过程。在减薄之后，将确定芯片的在半导体基板10中形成的最终深度。在减薄过程之后，将使第一芯片21、第二芯片22和第三芯片23的底表面暴露出来。减薄工具(在一个实施例中，其可以是研磨工具)减小了半导体基板10的厚度。在另一实施例中，减薄工具可以使用化学过程诸如湿法蚀刻或者等离子体蚀刻来减薄半导体基板10。在另一实施例中，减薄工具可以使用抛光过程，诸如，化学机械平坦化过程。
图2图示了根据本发明的各个实施例的在将安装在载体之上的基板减薄之后的制造期间的半导体器件。
减薄过程使图2所示的半导体基板10的新背侧13暴露出来。如上面所描述的，减薄过程可以包括机械研磨以及蚀刻和抛光过程，诸如，化学蚀刻、等离子体蚀刻和化学机械抛光。可以进行附加的清洁过程，来去除在减薄过程期间和/或在减薄过程之后形成的任何自然氧化物。
图3图示了根据本发明的各个实施例的在基板的背侧之上形成接触层之后的制造期间的半导体器件；
如接下来在图3中所图示的，在去除载体30之后，在基板10的背侧13之上沉积接触金属层40。在各个实施例中，接触金属层40可以包括多于一个的导电层。在一些实施例中，在接触形成之前，可以进行背侧注入和退火以在基板中形成掺杂区域。掺杂区域可以用于减小接触的电阻。附加地，在金属沉积之前，通过使用湿法化学蚀刻、或者可替代地在原位直接地使用等离子体蚀刻，来去除任何自然氧化物。
在各个实施例中，接触金属层40的金属层与半导体基板10的掺杂层接触，从而形成低电阻接触。在一个实施例中，可以通过在基板10的背侧13之上沉积硅化物源金属(诸如，镍、钨、钴、钛、钽等)，来形成接触金属层40的金属层作为硅化物。可以将基板10加热，以形成硅化物层，在此之后，可以去除多余的硅化物源金属。在一些实施例中，由于载体/胶系统所允许的有限温度，可以在不同的过程步骤中进行硅化物形成。
在一个实施例中，接触金属层40包括与半导体基板10的掺杂硅层接触的铝层。在另外的实施例中，接触金属层40可以包括金属硅化物，跟着是铝层。在一个实施例中，接触金属层40可以包括AlSi层、AlCu层或者AlSiCu层，跟着是铝层。
在各个实施例中，可以通过使用任何合适的沉积过程来沉积接触金属层40，该任何合适的沉积过程包括：蒸发、溅射、化学汽相沉积和其它等离子体沉积过程。在一个或者多个实施例中，接触金属层40具有50nm至约1000nm的厚度，并且在一个实施例中为约500nm。
再次参照图3，在接触金属层40之上形成扩散阻挡结构金属层50。在一个示例性实施例中，在一个实施例中，可以在接触金属层40之上沉积基本上包括纯钛的扩散阻挡结构金属层50。在各个实施例中，扩散阻挡结构金属层50可以是，诸如氮化钛、钛、钽、氮化钽、氮化钨、碳氮化钨(WCN)、钌或者其它合适的导电氮化物或者氧化物的扩散阻挡结构金属。在一个实施例中，扩散阻挡结构金属层50是钛或者铬层。
在各个实施例中，可以通过使用任何合适的沉积过程来沉积扩散阻挡结构金属层50，该任何合适的沉积过程包括：蒸发、溅射、化学汽相沉积和其它等离子体沉积过程。在一个或者多个实施例中，扩散阻挡结构金属层50具有200nm至约1000nm的厚度，并且在一个实施例中为约500nm。在一个或者多个实施例中，扩散阻挡结构金属层50具有与接触金属层40相同的厚度。
扩散阻挡结构金属层50不仅防止在焊接过程期间来自熔融焊料的铜进入半导体基板10，而且阻止铝进入焊料堆叠中的其它层。
在扩散阻挡结构金属层50之上形成惰性层60。惰性层60旨在避免在后续形成期间产生任何腐蚀性的相。在一个或者多个实施例中，惰性层60配置为在后续焊接过程期间不与所选择的液体焊料反应。例如，在各个实施例中，惰性层60不包括腐蚀性物质。在一个或者多个实施例中，惰性层60包括钨钛。具体地，在各个实施例中，钨的量大于钛的量。在一个或者多个实施例中，惰性层60包括10％的钛和90％的钨。在另一实施例中，惰性层60包括40％的钛和60％的钨。有利地，来自钨钛的钛不会在用于焊接过程的温度下向外扩散、从而钛的浓度更低，这有助于进一步约束钛的外扩散。
在各个实施例中，通过使用DC磁控溅射来形成在包括惰性层60的背侧金属化堆叠内的所有层。在各个实施例中，通过溅射过程，例如，从公共的钨钛靶材，来形成惰性层60，从而将钛和钨沉积在一起。
在一个或者多个实施例中，可以将惰性层60形成为多层堆叠。例如，在一个实施例中，可以在氮气气氛中沉积WTi层，以包含一些氮化钛和/或氮化钨，然后在氩气气氛中沉积WTi。
在一个或者多个实施例中，惰性层60具有100nm至约400nm的厚度，并且在一个实施例中为约200nm。在一个或者多个实施例中，惰性层60具有是扩散阻挡结构金属层50的厚度的约一半的厚度。在一个或者多个实施例中，惰性层60防止来自扩散阻挡结构金属层50的材料与后续层反应并且形成具有差的耐腐蚀性的层。
在惰性层60之上形成焊料活性金属层70。焊料活性金属层70配置为与其它成分(即，焊料金属)反应，并且在焊接过程期间形成焊接接头。例如，在一个实施例中，焊料活性金属层70可以利用焊料金属来形成共晶相。在一个图示中，焊料活性金属层70包括镍钒。在一个实施例中，焊料活性金属层70包括5-10％的钒，例如，在一个实施例中为7％的钒。在另一实施例中，焊料活性金属层70基本上包括100％的镍。
在各个实施例中，可以通过使用任何合适的沉积过程来沉积焊料活性金属层70，该任何合适的沉积过程包括：蒸发、溅射(诸如，磁控溅射)、化学汽相沉积、电镀、无电电镀、印板或者丝网印刷和其它等离子体沉积过程。
再次参照图3，在焊料活性金属层70之上形成盖层80。将盖层80被设计为使下面的层堆叠免受环境损害和其它损害。在一个或者多个实施例中，盖层80是贵金属。在一个实施例中，盖层80是银层。
图4图示了根据本发明的各个实施例的示出了基板的单片化的半导体器件。
如图4所示，在形成金属堆叠的所有层之后，可以对基板10进行单片化，以将第一芯片21、第二芯片22和第三芯片23分开。
图5图示了附接至另一基板110的半导体芯片的实施例。在各个实施例中，另一基板110是另一芯片或者可以是引线框架的裸片焊盘或者其它类型的封装基板，诸如，镀了金属(例如，铜)的陶瓷板。
如图5所示，另一基板110可以包括焊料层90，该焊料层90用于将另一基板110与第一芯片21的焊料堆叠附接。作为一个示例，焊料90可以包括Sn合金或者Sn层。当受热时，在焊料90中的锡与在第一芯片21的焊料堆叠中的金属混合以形成粘结接合。
在各个实施例中，焊料90可以包括无铅焊料并且可以包括铜、锡、锌、锰、铋、铟、锑等。例如，在替代实施例中，焊料90可以包括铜、锡、银和锰。在另一实施例中，可以使用铅焊料，例如，该铅焊料包括铅和锡。焊料90的其它示例包括SnPbAg、SnPb、PbAg、PbIn，和无铅材料，诸如，SnBi、SnAgCu、SnTn和SiZn。虽然在其它实施例中可以电镀焊料90，但是也可以采用其它过程，诸如，无电电镀过程或者沉积过程，诸如，汽相沉积。在一个或者多个实施例中，为了将焊接过程的成本减至最低，可以通过使用焊膏的丝网印刷、或者通过使用来自模块封装的焊料薄片或者因将焊丝附接到引线框架(或者其它分立封装)的受热表面上而产生的焊料薄片，来引入焊料90。
接下来，进行焊接过程。在各个实施例中，在焊接过程期间，可以在具有输送带的加热隧道中或者在焊炉中加热整个系统。可替代地，可以将焊料堆叠局部地加热以使焊料90和盖层80熔化。例如，在一个实施例中，可以使用激光工具将焊料90局部地加热。在另一实施例中，可以使用加热工具将焊料90局部地加热。
图6图示了在焊接过程之后附接至另一基板110之后的半导体芯片的实施例。如接下来在图6中所图示的，在焊接过程期间，各种金属与来自焊料堆叠的基底层的金属混合。惰性层60保持稳定，并且形成保护层，该保护层防止金属扩散通过保护层而到达上覆层和基板10。进一步地，惰性层60不参与焊接反应。在各个实施例中，惰性层60在焊接过程期间不由于与液体焊料反应而形成任何腐蚀性的相。因此，可以通过在焊料金属活性层70、盖层80和焊料90之间的反应来产生焊接接合。在焊料基质91内形成接触焊料层92。在一些实施例中，焊料基质91还包括一个或者多个剩余层93。
在一个示例性实施例中，剩余层93包括锡钒合金层，并且接触焊料层92包括金属间化合物，该金属间化合物包括来自另一基板110的铜、以及锡。例如，接触焊料层92包括Cu6Sn5和/或Cu3Sn。惰性层60是钨钛层，该钨钛层由于不与焊料活性金属(诸如，锡和钒)反应而改进了焊料堆叠的耐腐蚀性。扩散阻挡结构金属层50包括钛层，并且防止来自另一基板110的铜扩散到基板10和接触金属层40中。
在各个实施例中，包括接触焊料层92和剩余层93的焊料基质91不含钛。相反，在常规焊料堆叠中在焊接期间，在钛层中形成富锡层并且在与金属间化合物相(Cu6Sn5)的界面处形成锡钛钒层。这种常规焊料堆叠降低了可靠性，这是因为锡钛钒层具有腐蚀性质。有利地，在各个实施例中，由于上覆的惰性层60的作用而避免了该锡钛钒层，该上覆惰性层60可以是钛钨层。而是，在各个实施例中，仅仅形成锡钒层，该锡钒层具有好得多的耐腐蚀性。
进一步地，在本发明的各个实施例中，较薄的焊料活性金属层70是足够的，例如，在100nm至400nm之间。例如，厚的镍钒层(例如，比500nm厚)在用作焊料活性金属层70时会产生显著的内建应力，从而导致芯片弯曲。进一步地，在一些实施例中，焊接可以是部分的，例如，焊料活性层70可以不完全被消耗，并且可以存在焊料活性层70。
图7图示了在晶片的正侧之上形成焊料堆叠的替代实施例。
参照图7，基板包括正侧111和背侧112。基板10的正侧111包括有源器件并且电路装置包括设置在其上的焊料堆叠。正侧金属化可以包括在基板10之上形成的一个或者多个金属层。金属层级中的每一个可以包括：例如，包括金属线的层、以及包括过孔的层。
在基板10和前端金属化之上形成正侧焊料堆叠145，该正侧焊料堆叠145包括正侧接触层140、正侧扩散阻挡结构层150、正侧惰性层160、正侧焊料活性金属层170和正侧盖层180。在一个实施例中，正侧焊料堆叠145可以是凸块下金属化过程的部分。因此，在基板10的正侧111之上形成一个或者多个接触焊盘。相邻的接触焊盘由介电区域185分开，在各个实施例中，该介电区域185可以包括模塑料和其它绝缘材料。
在正侧焊料堆叠145形成为毯覆层的实施例中，使该正侧焊料堆叠145图案化。相邻的焊盘可以形成正侧焊料堆叠145并且可以用于与单个器件的不同区域接触或者与基板10上的不同器件接触。
在各个实施例中，正侧焊料堆叠145可以包括与在图1至图6中描述的背侧焊料堆叠相似的材料。
图8A图示了另一实施例，该另一实施例包括根据本发明的各个实施例形成的正侧焊料堆叠和背侧焊料堆叠两者。
可以与图7类似地形成正侧焊料堆叠145，并且可以如图1至图6所描述的形成背侧焊料堆叠45。如图所示，在一个实施例中，分立部件可以包括：如在各个实施例中所描述地形成的第一接触焊盘C1、第二接触焊盘C2和第三接触焊盘C3。第一接触焊盘C1可以是栅极焊盘，而第二接触焊盘C2和第三接触焊盘C3可以是源极焊盘和漏极焊盘(反之亦然)。
图8B图示了另一实施例，该另一实施例包括根据本发明的各个实施例的正侧焊料堆叠和背侧焊料堆叠，其中背侧焊料堆叠包括多于两个扩散阻挡结构层。
在各个实施例中，在正侧焊料堆叠和背侧焊料堆叠中可以使用多于两个扩散阻挡结构层。可以在图4至图7所示的结构中实施这些扩散阻挡结构层。如图8B所示，与具有两个阻挡结构层的上述实施例不同，示出了三个阻挡结构层。例如，与包括两个阻挡结构层(扩散阻挡结构金属层50和惰性层60)的图8A不同，该实施例包括三个阻挡结构层。第一阻挡结构层50A、第二阻挡结构层60B和第三阻挡结构层60C形成在接触金属层40之上。
在一个图示中，第一阻挡结构层50A包括纯钛层(与上述实施例中所描述的扩散阻挡结构金属层50相似)，第二阻挡结构层60B包括掺杂有氮的钛钨(与上述实施例中所描述的第一惰性层60相似)，并且第三阻挡结构层60C包括不具有氮的钛钨层(与上述实施例中所描述的第一惰性层60相似)。
在一个实施例中，第一阻挡结构层50A是针对第一金属的扩散的阻挡结构，并且第二阻挡结构层50B是针对第二金属的扩散的阻挡结构。例如，第一金属在第一阻挡结构层50A中的扩散率比第一金属在焊料活性金属层70中的扩散率慢至少五倍。第一金属在第一阻挡结构层50A中的扩散率比第一金属在第二阻挡结构层50B中的扩散率慢。第二金属在第二阻挡结构层50B中的扩散率比第二金属在焊料活性金属层70中的扩散率慢至少五倍。第二金属在第二阻挡结构层50B中的扩散率比第二金属在第一阻挡结构层50A中的扩散率慢。相似地，不同的第三金属在第三阻挡结构层50C中的扩散率比第三金属在焊料活性金属层70中的扩散率慢。第一金属、第二金属和第三金属的示例包括铜、铝和焊料金属，诸如，银、锡、镍等。
因此，描述了多层焊料堆叠，在该多层焊料堆叠中，将每一层定制为阻止特定的金属。
图9至图13图示了根据本发明的各个实施例的在各个制造阶段期间的器件。下面所描述的方法同样可以用于制造在图7和图8中图示的器件。
图9图示了根据本发明的各个实施例的在形成正侧接触焊盘之后的制造期间的器件。
在一个实施例中，图9图示了在所有制造过程之后的半导体器件。制造过程随着多个芯片接触焊盘的形成而结束。例如，第一导电焊盘220和第二导电焊盘230暴露在绝缘层240之间。在一个或者多个实施例中，第一导电焊盘220和第二导电焊盘230可以包括铝焊盘。在替代实施例中，第一导电焊盘220和第二导电焊盘230可以包括铜焊盘。
绝缘层240可以是树脂层、聚酰亚胺层、二氧化硅层、氮化硅层、和本领域的普通技术人员已知的其它合适的绝缘材料。如在各个实施例中所描述的，基板210可以包括半导体基板、绝缘基板和其它类型的载体。
图10图示了根据本发明的各个实施例的在正侧接触焊盘之上形成焊料堆叠之后的制造期间的器件。
参照图10，在基板210之上形成凸块下金属化层。在各个实施例中，凸块下金属化层形成为毯覆层。凸块下金属化层可以包括一个或者多个导电层。在一个或者多个实施例中，凸块下金属化层包括正侧扩散阻挡结构层150、正侧惰性层160、正侧焊料活性金属层170和正侧盖层180。在各个实施例中，可以通过使用溅射过程，来沉积正侧扩散阻挡结构层150以及上覆层。在替代实施例中，可以使用其它沉积过程，该其它沉积过程包括化学汽相沉积、物理汽相沉积、原子层沉积、蒸发。正侧扩散阻挡结构层150被设计为防止焊料原子扩散到基板210中。在一个实施例中，正侧扩散阻挡结构层150可以包括钛。例如，在一个实施例中，可以在基板210之上沉积基本上包括纯钛的正侧扩散阻挡结构层150。
接下来，在正侧扩散阻挡结构层150之上沉积正侧惰性层160。在一个实施例中，正侧惰性层160可以包括钛和钨。在各个实施例中，正侧惰性层160的厚度与正侧扩散阻挡结构层150大约相同。在其它实施例中，正侧惰性层160的厚度是正侧扩散阻挡结构层150的厚度的约一半。
然后，在正侧扩散阻挡结构层150之上沉积正侧焊料活性金属层170。选择正侧焊料活性金属层170来防止后续焊料金属扩散到第一导电焊盘220和第二导电焊盘230中。在一个实施例中，可以通过使用溅射过程来沉积正侧焊料活性金属层170。在替代实施例中，可以使用其它沉积过程，该其它沉积过程包括化学汽相沉积、物理汽相沉积、原子层沉积、蒸发。在各个实施例中，正侧焊料活性金属层170可以包括镍、镍钒、铬、铜和其它合适的材料。
在正侧焊料活性金属层170之上沉积正侧盖层180。在各个实施例中，正侧盖层180可以包括单个金属层或者多个不同的金属层。在一个实施例中，正侧盖层180包括银。在各个实施例中，正侧盖层180可以包括无铅焊料并且可以包括铜、锡、锌、锰、铋、铟、锑等。例如，在替代实施例中，正侧盖层180可以包括铜、锡、银和锰。在另一实施例中，可以使用铅焊料，例如，该铅焊料包括铅和锡。正侧盖层180的其它示例包括SnPbAg、SnPb、PbAg、PbIn，和无铅材料，诸如，SnBi、SnAgCu、SnTn和SiZn。虽然在其它实施例中可以电镀正侧盖层180，但是也可以使用其它过程，诸如，无电电镀过程，或者沉积过程，诸如，汽相沉积。在一个实施例中，正侧盖层180可以是溅射沉积的。
图11图示了根据本发明的各个实施例的在焊料堆叠之上形成抗蚀剂之后的制造期间的器件。
参照图11，在基板210之上沉积抗蚀剂190。在各个实施例中，抗蚀剂190可以是正性光致抗蚀剂或者负性光致抗蚀剂。
图12图示了根据本发明的各个实施例的在使焊料堆叠图案化之后的制造期间的器件。
通过使用图12中图示的常规光刻技术来使抗蚀剂190图案化。在图案化之后，在第一导电焊盘220与第二导电焊盘230之间的面积区域(area)是开口的，而在第一导电焊盘220和第二导电焊盘230正上方的区域被抗蚀剂190保护。
使用湿法蚀刻过程275，以去除通过使抗蚀剂290图案化而暴露出来的焊料堆叠。湿法蚀刻过程可以包括：例如，利用稀释的氢氟酸、硝酸、磷酸、醋酸、过氧化氢、氢氧化铵、过氧化铵等，来蚀刻包括银的焊料堆叠的蚀刻。
在各个实施例中，例如，可以在相同的腔室内或者在多个腔室内，通过使用单个工具来进行蚀刻过程，或者可以在多个工具内进行该蚀刻过程。在一个或者多个实施例中，蚀刻过程可以是各向同性的过程或者各向异性的过程。在一个实施例中，可以通过使用等离子过程(诸如，反应离子蚀刻)来去除暴露出来的正侧盖层180、正侧焊料活性金属层170、正侧惰性层160、正侧扩散阻挡结构层150。
图13图示了根据本发明的各个实施例的在使焊料堆叠图案化并且去除剩余的抗蚀剂之后的制造期间的器件。
可以去除任何剩余的抗蚀剂190，留下在图13中图示的多个接触焊盘。因此，可以在基板210的正侧之上形成两个或者更多个接触焊盘。
本发明的实施例可以包括器件、以及用于制造该器件的过程和设备。一个总的方面包括半导体器件，其包括：设置在基板的半导体表面之上的接触金属层；设置在接触金属层之上的扩散阻挡结构层；设置在扩散阻挡结构层之上的惰性层；以及设置在惰性层之上的焊料层。
实施方式可以包括以下特征中的一个或者多个特征。扩散阻挡结构层可以包括钛或者铬，惰性层可以包括钨、氮化钛、钽、氮化钽和铬，并且焊料层可以包括锡和银。扩散阻挡结构层可以包括钛或者铬，惰性层可以包括钨钛合金，并且焊料层可以包括锡和银。该器件进一步包括：设置在惰性层与焊料层之间的金属间化合物层。金属间化合物层可以包括铜锡金属间化合物。该器件可以进一步包括：设置在金属间化合物层中的锡钒层。接触金属层可以包括铝层，扩散阻挡结构层可以包括钛或者铬层，惰性层可以包括钛钨、氮化钛、钽、氮化钽或者钨层，焊料活性层可以包括镍或者镍钒层，盖层可以包括银。该方法进一步包括：通过使盖层暴露于焊接材料来进行焊接，以在惰性层之上形成焊料层。在该方法中，半导体表面包括有源电路装置和器件。在该方法中，半导体表面是基板的相对的另一表面，并且该另一表面包括有源电路装置和器件。在该方法中，扩散阻挡结构层包括钛或者铬。在该方法中，惰性层包括钨钛合金。在该方法中，惰性层包括钨、氮化钛、钽、氮化钽和铬，焊料活性层包括镍或者镍钒，并且盖层包括银。在该方法中，半导体表面是基板的相对的另一半导体表面，该另一半导体表面包括有源电路装置和器件，并且该方法进一步包括：在基板的该另一半导体表面之上设置接触焊盘；在接触焊盘之上形成正侧扩散阻挡结构层；在正侧扩散阻挡结构层之上形成正侧惰性层；在正侧惰性层之上形成正侧焊料活性层；以及在正侧焊料活性层之上形成正侧盖层。在该方法中，第一阻挡结构层是针对铜的扩散阻挡结构层并且包括钛或者铬，并且第二阻挡结构层包括钨、氮化钛、钽、氮化钽或者铬。在该方法中，第一阻挡结构层是针对第一金属的扩散的阻挡结构，并且第二阻挡结构层是针对第二金属的扩散的阻挡结构。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在焊料活性层中的扩散率慢。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在第二阻挡结构层中的扩散率慢。在该方法中，第二金属在第二阻挡结构层中的扩散率比第二金属在焊料活性层中的扩散率慢。在该方法中，第二金属在第二阻挡结构层中的扩散率比第二金属在第一阻挡结构层中的扩散率慢。该方法进一步包括：在形成焊料活性层之前形成第三阻挡结构层。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在焊料活性层中的扩散率慢，第二金属在第二阻挡结构层中的扩散率比第二金属在焊料活性层中的扩散率慢，并且第三金属在第三阻挡结构层中的扩散率比第三金属在焊料活性层中的扩散率慢。该方法进一步包括：通过使盖层暴露于焊接材料来进行焊接，以在惰性层之上形成焊料层。在该方法中，半导体表面包括有源电路装置和器件。在该方法中，半导体表面是基板的相对的另一表面，该另一表面包括有源电路装置和器件。在该方法中，钛或者铬层的厚度是钛钨层的厚度的约两倍。
一个总的方面包括半导体器件，其包括：设置在基板的半导体表面之上的接触金属层；设置在接触金属层之上的扩散阻挡结构层；设置在扩散阻挡结构层之上的惰性层；设置在惰性层之上的焊料活性层；以及设置在焊料活性层之上的盖层。
实施方式可以包括以下特征中的一个或者多个特征。在该器件中，接触金属层包括铝层，扩散阻挡结构层包括钛或者铬层，惰性层包括钛钨、氮化钛、钽、氮化钽或者钨层，焊料活性层包括镍或者镍钒层，盖层包括银。在该器件中，焊料活性层包括镍或者镍钒，并且盖层包括银。该方法进一步包括：通过使盖层暴露于焊接材料来进行焊接，以在惰性层之上形成焊料层。在该方法中，半导体表面包括有源电路装置和器件。在该方法中，半导体表面是基板的相对的另一表面，该另一表面包括有源电路装置和器件。在该方法中，扩散阻挡结构层包括钛或者铬。在该方法中，惰性层包括钨钛合金。在该方法中，惰性层包括钨、氮化钛、钽、氮化钽和铬，焊料活性层包括镍或者镍钒，并且盖层包括银。在该方法中，半导体表面是基板的相对的另一半导体表面，该另一半导体表面包括有源电路装置和器件，并且该方法进一步包括：在基板的该另一半导体表面之上设置接触焊盘；在接触焊盘之上形成正侧扩散阻挡结构层；在正侧扩散阻挡结构层之上形成正侧惰性层；在正侧惰性层之上形成正侧焊料活性层；以及在正侧焊料活性层之上形成正侧盖层。在该方法中，第一阻挡结构层是针对铜的扩散阻挡结构层并且包括钛或者铬，并且第二阻挡结构层包括钨、氮化钛、钽、氮化钽或者铬。在该方法中，第一阻挡结构层是针对第一金属的扩散的阻挡结构，并且第二阻挡结构层是针对第二金属的扩散的阻挡结构。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在焊料活性层中的扩散率慢。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在第二阻挡结构层中的扩散率慢。在该方法中，第二金属在第二阻挡结构层中的扩散率比第二金属在焊料活性层中的扩散率慢。在该方法中，第二金属在第二阻挡结构层中的扩散率比第二金属在第一阻挡结构层中的扩散率慢。该方法进一步包括：在形成焊料活性层之前形成第三阻挡结构层。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在焊料活性层中的扩散率慢，第二金属在第二阻挡结构层中的扩散率比第二金属在焊料活性层中的扩散率慢，并且第三金属在第三阻挡结构层中的扩散率比第三金属在焊料活性层中的扩散率慢。该方法进一步包括：通过使盖层暴露于焊接材料来进行焊接，以在惰性层之上形成焊料层。在该方法中，半导体表面包括有源电路装置和器件。在该方法中，半导体表面是基板的相对的另一表面，该另一表面包括有源电路装置和器件。在该方法中，钛或者铬层的厚度是钛钨层的厚度的约两倍。
一个总的方面包括形成半导体器件的方法，该方法包括：在基板的半导体表面之上设置接触金属层；在接触金属层之上形成扩散阻挡结构层；在扩散阻挡结构层之上形成惰性层；在惰性层之上形成焊料活性层；以及在焊料活性层之上形成盖层。
实施方式可以包括以下特征中的一个或者多个特征。该方法进一步包括：通过使盖层暴露于焊接材料来进行焊接，以在惰性层之上形成焊料层。在该方法中，半导体表面包括有源电路装置和器件。在该方法中，半导体表面是基板的相对的另一表面，该另一表面包括有源电路装置和器件。在该方法中，扩散阻挡结构层包括钛或者铬。在该方法中，惰性层包括钨钛合金。在该方法中，惰性层包括钨、氮化钛、钽、氮化钽和铬，焊料活性层包括镍或者镍钒，并且盖层包括银。在该方法中，半导体表面是基板的相对的另一半导体表面，该另一半导体表面包括有源电路装置和器件，并且该方法进一步包括：在基板的另一半导体表面之上设置接触焊盘；在接触焊盘之上形成正侧扩散阻挡结构层；在正侧扩散阻挡结构层之上形成正侧惰性层；在正侧惰性层之上形成正侧焊料活性层；以及在正侧焊料活性层之上形成正侧盖层。在该方法中，第一阻挡结构层是针对铜的扩散阻挡结构层并且包括钛或者铬，并且第二阻挡结构层包括钨、氮化钛、钽、氮化钽或者铬。在该方法中，第一阻挡结构层是针对第一金属的扩散的阻挡结构，并且第二阻挡结构层是针对第二金属的扩散的阻挡结构。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在焊料活性层中的扩散率慢。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在第二阻挡结构层中的扩散率慢。在该方法中，第二金属在第二阻挡结构层中的扩散率比第二金属在焊料活性层中的扩散率慢。在该方法中，第二金属在第二阻挡结构层中的扩散率比第二金属在第一阻挡结构层中的扩散率慢。该方法进一步包括：在形成焊料活性层之前形成第三阻挡结构层。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在焊料活性层中的扩散率慢，第二金属在第二阻挡结构层中的扩散率比第二金属在焊料活性层中的扩散率慢，并且第三金属在第三阻挡结构层中的扩散率比第三金属在焊料活性层中的扩散率慢。该方法进一步包括：通过使盖层暴露于焊接材料来进行焊接，以在惰性层之上形成焊料层。在该方法中，半导体表面包括有源电路装置和器件。在该方法中，半导体表面是基板的相对的另一表面，该另一表面包括有源电路装置和器件。在该方法中，钛或者铬层的厚度是钛钨层的厚度的约两倍。
一个总的方面包括形成半导体器件的方法，该方法包括：在基板的半导体表面之上设置接触金属层；形成与接触焊盘层接触的第一阻挡结构层；在第一阻挡结构层之上形成第二阻挡结构层；以及在第二阻挡结构层之上形成焊料活性层。
实施方式可以包括以下特征中的一个或者多个特征。在该方法中，第一阻挡结构层是针对铜的扩散阻挡结构层并且包括钛或者铬，并且第二阻挡结构层包括钨、氮化钛、钽、氮化钽或者铬。在该方法中，第一阻挡结构层是针对第一金属的扩散的阻挡结构，并且第二阻挡结构层是针对第二金属的扩散的阻挡结构。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在焊料活性层中的扩散率慢。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在第二阻挡结构层中的扩散率慢。在该方法中，第二金属在第二阻挡结构层中的扩散率比第二金属在焊料活性层中的扩散率慢。在该方法中，第二金属在第二阻挡结构层中的扩散率比第二金属在第一阻挡结构层中的扩散率慢。该方法进一步包括：在形成焊料活性层之前形成第三阻挡结构层。在该方法中，第一金属在第一阻挡结构层中的扩散率比第一金属在焊料活性层中的扩散率慢，第二金属在第二阻挡结构层中的扩散率比第二金属在焊料活性层中的扩散率慢，并且第三金属在第三阻挡结构层中的扩散率比第三金属在焊料活性层中的扩散率慢。该方法进一步包括：通过使盖层暴露于焊接材料来进行焊接，以在惰性层之上形成焊料层。在该方法中，半导体表面包括有源电路装置和器件。在该方法中，半导体表面是基板的相对的另一表面，该另一表面包括有源电路装置和器件。在该方法中，钛或者铬层的厚度是钛钨层的厚度的约两倍。
一个总的方面包括形成半导体器件的方法，该方法包括：在基板的半导体表面之上设置铝层；形成与铝层接触的钛或者铬层；在钛或者铬层之上形成钛钨、氮化钛、钽、氮化钽或者钨层；在钛钨、氮化钛、钽、氮化钽或者钨层之上形成镍或者镍钒层；以及在镍或者镍钒层之上形成盖层。
实施方式可以包括以下特征中的一个或者多个特征。该方法进一步包括：通过使盖层暴露于焊接材料来进行焊接，以在惰性层之上形成焊料层。在该方法中，半导体表面包括有源电路装置和器件。在该方法中，半导体表面是基板的相对的另一表面，该另一表面包括有源电路装置和器件。在该方法中，钛或者铬层的厚度是钛钨层的厚度的约两倍。
如各个实施例中所描述的，包括金属的材料可以是，例如，纯金属、金属合金、金属化合物、金属间化合物等，即，包括金属原子的任何材料。例如，铜可以是纯铜或者包括铜的任何材料，该任何材料诸如但不限于，铜合金、铜化合物、铜金属间化合物、包括铜的绝缘体、和包括铜的半导体。
虽然已经参考说明性实施例描述了本发明，但是该描述并不意在被解释为时限制性的。说明性实施例的各种修改和组合、以及本发明的其它实施例，在参照该说明时对本领域的技术人员是显而易见的。如图所示，在替代实施例中，图1至图13中所描述的实施例可以彼此组合。因此，所附权利要求书包含任何这种修改或者实施例。
虽然已经详细描述了本发明及其优点，但是应该理解，在不脱离所附权利要求书所限定的本发明的精神和范围的情况下，此处可以做出各种改变、替代和更改。例如，本领域的技术人员将容易地理解到，可以在保持在本发明的范围内的同时，改变此处描述的特征、功能、过程和材料中的多者。
此外，本申请的范围并不限于在说明书中描述的过程、机制、制造、物质的组合、装置、方法和步骤的具体实施例。作为本领域的普通技术人员，通过本发明的公开内容将容易地认识到，可以根据本发明，利用执行与此处描述的相应实施例大体上相同的功能或者实现大体上相同的结果的、目前存在的或者以后将要开发的、过程、机制、制造、物质的组合、装置、方法或者步骤。因此，所附权利要求书旨在将这种过程、机制、制造、物质的组合、装置、方法和步骤包括在其范围内。

Claims (31)

1.一种半导体器件，包括：
设置在基板的半导体表面之上的接触金属层；
设置在所述接触金属层之上的扩散阻挡结构层；
设置在所述扩散阻挡结构层之上的惰性层；以及
设置在所述惰性层之上的焊料层。
2.根据权利要求1所述的器件，其中所述扩散阻挡结构层包括钛或铬，其中所述惰性层包括钨、氮化钛、钽、氮化钽和铬，并且其中所述焊料层包括锡和银。
3.根据权利要求1所述的器件，其中所述扩散阻挡结构层包括钛或铬，其中所述惰性层包括钨钛合金，并且其中所述焊料层包括锡和银。
4.根据权利要求1所述的器件，进一步包括：
设置在所述惰性层与所述焊料层之间的金属间化合物层。
5.根据权利要求4所述的器件，其中所述金属间化合物层包括铜锡金属间化合物。
6.根据权利要求5所述的器件，进一步包括：设置在所述金属间化合物层中的锡钒层。
7.一种半导体器件，包括：
设置在基板的半导体表面之上的接触金属层；
设置在所述接触金属层之上的扩散阻挡结构层；
设置在所述扩散阻挡结构层之上的惰性层；
在所述惰性层之上的焊料活性层；以及
在所述焊料活性层之上的盖层。
8.根据权利要求7所述的器件，其中所述接触金属层包括铝层，其中所述扩散阻挡结构层包括钛或铬层，其中所述惰性层包括钛钨、氮化钛、钽、氮化钽或钨层，其中所述焊料活性层包括镍或镍钒层，其中所述盖层包括银。
9.根据权利要求7所述的器件，其中所述焊料活性层包括镍或镍钒，并且其中所述盖层包括银。
10.一种形成半导体器件的方法，所述方法包括：
在基板的半导体表面之上设置接触金属层；
在所述接触金属层之上形成扩散阻挡结构层；
在所述扩散阻挡结构层之上形成惰性层；
在所述惰性层之上形成焊料活性层；以及
在所述焊料活性层之上形成盖层。
11.根据权利要求10所述的方法，进一步包括：
通过使所述盖层暴露于焊接材料来进行焊接，以在所述惰性层之上形成焊料层。
12.根据权利要求10所述的方法，其中所述半导体表面包括有源电路装置和器件。
13.根据权利要求10所述的方法，其中所述半导体表面与所述基板的另一表面相对，所述另一表面包括有源电路装置和器件。
14.根据权利要求10所述的方法，其中所述扩散阻挡结构层包括钛或铬。
15.根据权利要求10所述的方法，其中所述惰性层包括钨钛合金。
16.根据权利要求10所述的方法，其中所述惰性层包括钨、氮化钛、钽、氮化钽和铬，其中所述焊料活性层包括镍或镍钒，并且其中所述盖层包括银。
17.根据权利要求10所述的方法，其中所述半导体表面与所述基板的另一半导体表面相对，所述另一半导体表面包括有源电路装置和器件，并且所述方法进一步包括：
在所述基板的所述另一半导体表面之上设置接触焊盘；
在所述接触焊盘之上形成正侧扩散阻挡结构层；
在所述正侧扩散阻挡结构层之上形成正侧惰性层；
在所述正侧惰性层之上形成正侧焊料活性层；以及
在所述正侧焊料活性层之上形成正侧盖层。
18.一种形成半导体器件的方法，所述方法包括：
在基板的半导体表面之上设置接触金属层；
形成与所述接触焊盘层接触的第一阻挡结构层；
在所述第一阻挡结构层之上形成第二阻挡结构层；以及
在所述第二阻挡结构层之上形成焊料活性层。
19.根据权利要求18所述的方法，其中所述第一阻挡结构层是针对铜的扩散阻挡结构层并且包括钛或铬，并且所述第二阻挡结构层包括钨、氮化钛、钽、氮化钽或铬。
20.根据权利要求18所述的方法，其中所述第一阻挡结构层是针对第一金属的扩散的阻挡结构，并且其中所述第二阻挡结构层是针对第二金属的扩散的阻挡结构。
21.根据权利要求18所述的方法，其中第一金属在所述第一阻挡结构层中的扩散率比所述第一金属在所述焊料活性层中的扩散率更慢。
22.根据权利要求21所述的方法，其中所述第一金属在所述第一阻挡结构层中的扩散率比所述第一金属在所述第二阻挡结构层中的扩散率更慢。
23.根据权利要求21所述的方法，其中第二金属在所述第二阻挡结构层中的扩散率比所述第二金属在所述焊料活性层中的扩散率更慢。
24.根据权利要求21所述的方法，其中所述第二金属在所述第二阻挡结构层中的扩散率比所述第二金属在所述第一阻挡结构层中的扩散率更慢。
25.根据权利要求18所述的方法，进一步包括：
在形成所述焊料活性层之前形成第三阻挡结构层。
26.根据权利要求25所述的方法，其中第一金属在所述第一阻挡结构层中的扩散率比所述第一金属在所述焊料活性层中的扩散率更慢，其中第二金属在所述第二阻挡结构层中的扩散率比所述第二金属在所述焊料活性层中的扩散率更慢，并且其中第三金属在所述第三阻挡结构层中的扩散率比所述第三金属在所述焊料活性层中的扩散率更慢。
27.一种形成半导体器件的方法，所述方法包括：
在基板的半导体表面之上设置铝层；
形成与所述铝层接触的钛或铬层；
在所述钛或铬层之上形成钛钨、氮化钛、钽、氮化钽或钨层；
在所述钛钨、氮化钛、钽、氮化钽或钨层之上形成镍或镍钒层；以及
在所述镍或镍钒层之上形成盖层。
28.根据权利要求27所述的方法，进一步包括：
通过使所述盖层暴露于焊接材料来进行焊接，以在所述惰性层之上形成焊料层。
29.根据权利要求27所述的方法，其中所述半导体表面包括有源电路装置和器件。
30.根据权利要求27所述的方法，其中所述半导体表面与所述基板的另一表面相对，所述另一表面包括有源电路装置和器件。
31.根据权利要求27所述的方法，其中所述钛或铬层的厚度是所述钛钨层的厚度的约两倍。
CN201610302813.5A 2015-05-29 2016-05-09 焊料金属化堆叠以及其形成方法 Active CN106206518B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/726,078 US10115688B2 (en) 2015-05-29 2015-05-29 Solder metallization stack and methods of formation thereof
US14/726,078 2015-05-29

Publications (2)

Publication Number Publication Date
CN106206518A true CN106206518A (zh) 2016-12-07
CN106206518B CN106206518B (zh) 2019-02-26

Family

ID=57281488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610302813.5A Active CN106206518B (zh) 2015-05-29 2016-05-09 焊料金属化堆叠以及其形成方法

Country Status (3)

Country Link
US (2) US10115688B2 (zh)
CN (1) CN106206518B (zh)
DE (1) DE102016109166B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579032A (zh) * 2017-07-27 2018-01-12 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法
CN112309878A (zh) * 2020-10-30 2021-02-02 中芯集成电路制造(绍兴)有限公司 在器件基板上形成焊接金属层的方法、封装方法
CN113278913A (zh) * 2021-05-14 2021-08-20 宁波江丰电子材料股份有限公司 一种对于粉末压结类靶材焊接面的镀镍方法
CN113278914A (zh) * 2021-05-14 2021-08-20 宁波江丰电子材料股份有限公司 一种对于粉末压结类靶材焊接面的镀镍方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112390B4 (de) * 2016-07-06 2021-08-12 Infineon Technologies Ag Lötpad und Verfahren zum Verbessern der Lötpadoberfläche
US10861792B2 (en) * 2019-03-25 2020-12-08 Raytheon Company Patterned wafer solder diffusion barrier
KR20220056309A (ko) 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지
US20220165625A1 (en) * 2020-11-20 2022-05-26 Intel Corporation Universal electrically inactive devices for integrated circuit packages
US12080631B2 (en) * 2021-08-31 2024-09-03 Stmicroelectronics S.R.L. Leadframe-less laser direct structuring (LDS) package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747162A (zh) * 2004-09-08 2006-03-15 株式会社电装 具有锡基焊料层的半导体器件及其制造方法
CN103515351A (zh) * 2012-06-21 2014-01-15 英飞凌科技股份有限公司 器件接触、电器件封装件以及制造电器件封装件的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW426980B (en) * 1999-01-23 2001-03-21 Lucent Technologies Inc Wire bonding to copper
US7723225B2 (en) * 2006-02-07 2010-05-25 Stats Chippac Ltd. Solder bump confinement system for an integrated circuit package
US20080203571A1 (en) 2007-02-28 2008-08-28 Gotthard Jungnickel Backside metallization for integrated circuit devices
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US8211752B2 (en) * 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US7956442B2 (en) 2008-10-09 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside connection to TSVs having redistribution lines
JP5356087B2 (ja) * 2009-03-27 2013-12-04 本田技研工業株式会社 電動車両
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8487440B2 (en) 2010-07-09 2013-07-16 Infineon Technologies Ag Backside processing of semiconductor devices
US20120068345A1 (en) 2010-09-16 2012-03-22 Infineon Technologies Ag Layer stacks and integrated circuit arrangements
US8581420B2 (en) * 2010-10-18 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump metallization (UBM) structure and method of forming the same
FR2973610B1 (fr) * 2011-03-31 2013-11-01 Thales Sa Synthetiseur indirect de frequences a faible bruit de phase
US9230933B2 (en) 2011-09-16 2016-01-05 STATS ChipPAC, Ltd Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure
US8642384B2 (en) 2012-03-09 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
KR20140006200A (ko) * 2012-06-27 2014-01-16 한국전자통신연구원 사물통신 서비스를 위한 데이터 송수신 방법 및 이를 이용한 통신 장치
KR20140024674A (ko) * 2012-08-20 2014-03-03 삼성전자주식회사 관통 비아 구조체 및 재배선 구조체를 갖는 반도체 소자
US9006899B2 (en) * 2012-12-14 2015-04-14 Infineon Technologies Ag Layer stack
US8803337B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors
US9773736B2 (en) * 2015-01-28 2017-09-26 Infineon Technologies Ag Intermediate layer for copper structuring and methods of formation thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747162A (zh) * 2004-09-08 2006-03-15 株式会社电装 具有锡基焊料层的半导体器件及其制造方法
CN103515351A (zh) * 2012-06-21 2014-01-15 英飞凌科技股份有限公司 器件接触、电器件封装件以及制造电器件封装件的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579032A (zh) * 2017-07-27 2018-01-12 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法
CN107579032B (zh) * 2017-07-27 2019-04-09 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法
CN112309878A (zh) * 2020-10-30 2021-02-02 中芯集成电路制造(绍兴)有限公司 在器件基板上形成焊接金属层的方法、封装方法
CN113278913A (zh) * 2021-05-14 2021-08-20 宁波江丰电子材料股份有限公司 一种对于粉末压结类靶材焊接面的镀镍方法
CN113278914A (zh) * 2021-05-14 2021-08-20 宁波江丰电子材料股份有限公司 一种对于粉末压结类靶材焊接面的镀镍方法

Also Published As

Publication number Publication date
DE102016109166A1 (de) 2016-12-01
DE102016109166B4 (de) 2024-02-22
US10115688B2 (en) 2018-10-30
CN106206518B (zh) 2019-02-26
US20160351516A1 (en) 2016-12-01
US10573611B2 (en) 2020-02-25
US20190051624A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
CN106206518A (zh) 焊料金属化堆叠以及其形成方法
TWI223427B (en) Interconnections to copper ICS
CN100440467C (zh) 半导体芯片及其制造方法、和半导体装置
US11842975B2 (en) Electronic device with multi-layer contact and system
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
US9373596B2 (en) Passivated copper chip pads
US7321140B2 (en) Magnetron sputtered metallization of a nickel silicon alloy, especially useful as solder bump barrier
US10636754B2 (en) Semiconductor chip and method for forming a chip pad
JP2015167257A (ja) 小型電子機器、その形成方法、およびシステム
JP2007096315A (ja) フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法
CN206639796U (zh) 半导体器件
JP2018511180A (ja) コバルト相互接続層及びその上のはんだを備えた金属ボンドパッド
CN102496580A (zh) 一种焊料凸点的形成方法
TW201227853A (en) Contact pad
CN102403292A (zh) 叠层和集成电路装置
CN105097562A (zh) 用于加工半导体工件的方法和半导体工件
TW200910557A (en) Under bump metallization structure having a seed layer for electroless nickel deposition
JP2000357699A (ja) 半導体装置
CN111524818A (zh) 电子器件及其制造方法
JP2020077833A (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
TWI704659B (zh) 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法
TWI734115B (zh) 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法
TWI703646B (zh) 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法
CN101088152A (zh) 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置
JP2008085190A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant