CN101088152A - 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置 - Google Patents

半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置 Download PDF

Info

Publication number
CN101088152A
CN101088152A CNA2005800448587A CN200580044858A CN101088152A CN 101088152 A CN101088152 A CN 101088152A CN A2005800448587 A CNA2005800448587 A CN A2005800448587A CN 200580044858 A CN200580044858 A CN 200580044858A CN 101088152 A CN101088152 A CN 101088152A
Authority
CN
China
Prior art keywords
mentioned
projection
metal
semiconductor chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800448587A
Other languages
English (en)
Inventor
仲谷吾郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101088152A publication Critical patent/CN101088152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的半导体芯片具备：半导体基板；突起，从该半导体基板的表面隆起且由金属构成；和合金膜，覆盖该突起的表面整个区域，由用于构成突起的金属和其他种类的金属所形成的合金构成。

Description

半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置
技术领域
本发明涉及半导体芯片及其制造方法、半导体芯片中形成的电极结构及其形成方法以及具有芯片堆叠(chip on chip)结构或倒装焊接(flip chipbonding)结构的半导体装置。
背景技术
在IC或LSI这样的半导体装置中，作为用于连接半导体芯片和布线基板(安装基板)的技术，公知的有对半导体芯片的表面所设置的突起(bump)和布线基板上的端子进行接合的方法。
近年来，处于发展便携式电话机或PDA(Personal Digital Assistant)所代表的电子机器的小型化之际，由此要求半导体芯片更加细微化。伴随着半导体芯片的细微化，而使半导体芯片的表面上相邻的突起的间隔变得窄间距化，从而突起的间隔窄至大约10μm。
另外，作为用于谋求半导体装置的小型化及高集成化的结构，公知的有使半导体芯片的表面与其他的半导体芯片的表面对置而进行接合的芯片堆叠的结构、或使半导体芯片的表面与布线基板对置而进行接合的倒装焊接结构。
在具有这样的结构的半导体装置中，在半导体芯片的表面设置有由金(Au)等的金属构成的突起。于是，将该突起与其他半导体芯片的表面所设置的突起或布线基板的表面所设置的电极焊盘连接，由此将半导体芯片按照在与其他半导体芯片或布线基板之间保持规定间隔的方式接合。另外，在该接合之际，在半导体芯片间或半导体芯片和布线基板之间夹设有ACF(Anisotropic Conductive Film：各方异性导电膜)。由此，不仅通过ACF将半导体芯片间或半导体芯片和布线基板之间密封，并且在突起的接合部分使ACF所包括的导电性被膜(capsule，カプセル)压坏，从而达成突起和突起或与电极焊盘的良好的电连接。
专利文献1：日本特开2003-297868号公报
专利文献2：日本特开2000-340595号公报
但是，由于作为突起材料的金属易产生迁移(突起所包含的金属成分的移动)，所以伴随突起的间隔的窄间距化，而担心产生该迁移所引起的突起间的短路。为此，用于抑制突起间的短路的技术在半导体芯片的更加细微化进展上是不可缺少的技术。
发明内容
在此，本发明的目的在于，提供一种能够防止由作为突起材料的金属的迁移所引起的突起间的短路的半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法及半导体装置。
本发明相关的半导体芯片的一方式，具备：半导体基板；突起，其从该半导体基板的表面隆起且由金属构成；和合金膜，其覆盖该突起的表面整个区域(从上述半导体基板的表面露出的表面整个区域)，由用于构成上述突起的金属和其他种类的金属所形成的合金构成。
根据该结构，金属所构成的突起的表面由合金膜覆盖，所以，在该半导体芯片相对于其他半导体芯片或布线基板等的固体装置的表面以夹持树脂层的方式接合时，能够防止用于形成突起的金属所包含的金属原子(突起所包含的金属成分)在树脂层中移动的现象(迁移)，从而能够防止该现象所引起的突起间的短路。
此外，用于形成上述突起的金属即可为由金(Au)或铜(Cu)的单一元素构成的金属，也可为如焊锡(例如Sn-Pb焊锡)那样由多个元素构成的金属。
另外在上述突起由金形成时，上述合金膜优选由金及钛、铝、镍或钴的合金形成。
此时，能够可靠且容易地形成合金膜。
本发明相关的半导体芯片的制造方法的一方式，具备：突起形成工序，形成从半导体基板的表面隆起且由金属材料构成的突起；金属膜形成工序，在形成有上述突起的上述半导体基板的表面整个区域，形成由与用于构成上述突起的金属可合金化的其他种类的金属构成的金属膜；合金化工序，在该金属膜形成工序后，对上述半导体基板进行热处理，而使用于构成上述突起的金属和用于构成上述金属膜的金属合金化；和去除工序，在该合金化工序后，对上述金属膜未被合金化的部分进行蚀刻后去除。
在该方法中，在形成突起的半导体基板的表面整个区域上形成有金属膜后，通过对该半导体基板进行热处理，而使金属膜与突起的表面接触的部分，成为用于构成突起的金属和用于构成金属膜的金属之间相互扩散所形成的合金膜。为此，在热处理后，对金属膜的未合金化的部分即除合金膜以外的部分进行蚀刻，就能够可靠且简单地获得具有由合金膜覆盖的突起的半导体芯片。
本发明相关的半导体芯片的其他方式，具备：包括多层布线的基板；电极焊盘，其形成在该基板的表面且与上述多层布线连接；保护膜，其对上述电极焊盘的周围的上述基板进行覆盖；绝缘膜，其形成在上述保护膜之上；突起，其形成在以上述电极焊盘为底面且其侧面由上述绝缘膜围住的区域上，由金属构成；和阻挡层，其设置在上述突起的侧壁和上述绝缘膜之间。
根据该结构，在突起的侧壁和绝缘膜之间设置有阻挡层，所以能够防止突起所包含的金属成分在绝缘膜中移动的现象，由此能够防止相邻的突起间的短路。为此，不仅能够提高半导体芯片的动作可靠性，并且能够谋求半导体芯片的细微化。
此外，在该方式中，上述突起也可由金形成，上述阻挡层，也可由从Ti、W、Si、Ni、Co、Al、TiW或NiCo所构成的组中选择的一个以上的金属或合金形成。
另外，本发明相关的半导体芯片的电极结构的一方式，具备：电极焊盘，其形成在包括多层布线的基板的表面，与上述多层布线连接；保护膜，其对上述电极焊盘的周围的基板进行覆盖；绝缘膜，其形成在上述保护膜之上；突起，其形成在以上述电极焊盘为底面且其侧面由上述绝缘膜围住的区域上，由金属构成；和阻挡层，其设置在上述突起的侧壁和上述绝缘膜之间。
根据该结构，在突起的侧壁和绝缘膜之间设置有阻挡层，所以能够防止突起所包含的金属成分在绝缘膜中移动的现象，由此能够防止相邻的突起间的短路。为此，不仅能够提高半导体芯片的动作可靠性，并且能够谋求半导体芯片的细微化。
此外，该方式中，上述突起也可由金形成。上述阻挡层，也可由从Ti、W、Si、Ni、Co、Al、TiW或NiCo所构成的组中选择的一个以上的金属或合金形成。
另外，本发明相关的半导体芯片的电极结构的形成方法的一方式，具备：在包括多层布线的基板的表面上形成与上述多层布线连接的电极焊盘后，利用保护膜对上述电极焊盘的周围的上述基板进行覆盖的工序；在上述电极焊盘上形成金属性的突起的工序；利用阻挡层对上述突起及上述电极焊盘的露出面进行覆盖的工序；除了上述突起的侧面之外，对上述阻挡层选择性地进行去除的工序；和按照使上述突起的上面露出的方式在上述保护膜上形成绝缘膜的工序。
根据该方法，能够形成上述方式的半导体芯片的电极结构。
此外，该方式中，上述突起也可由金形成，上述阻挡层也可由从Ti、W、Si、Ni、Co、Al、TiW或NiCo所构成的组中选择的一个以上的金属或合金形成。
此外，本发明相关的半导体装置的一方式为将半导体芯片与固体装置的表面接合的半导体装置，上述半导体芯片是发明1或2所述的半导体芯片。
根据该结构，在半导体芯片和固体装置之间夹设有树脂层时，能够防止用于形成突起的金属材料所包含的金属原子在树脂层中移动的现象(迁移)，由此能够防止该现象所引起的突起间的短路。
上述半导体装置优选包括介于上述半导体芯片和上述固体装置之间的各方异性导电膜。
根据该结构，能够达成半导体芯片和固体装置之间的良好的电连接。另外，能够防止用于形成突起的金属材料所包含的金属原子在作为树脂层的各方异性导电膜中移动的现象(迁移)，由此能够防止该现象所引起的突起间的短路。
本发明中的上述的或其他的目的、特征及效果，参照附图通过以下阐述的实施方式的说明将变得清楚。
附图说明
图1是用于说明本发明的一实施方式相关的半导体装置的构成的图解剖视图。
图2是用于说明构成图1所示的半导体装置的母芯片(半导体芯片)上形成的突起的详细构成的图解剖视图。
图3是将上述母芯片的制造方法按工序顺序进行表示的图解剖视图。
图4是本发明的其他实施方式相关的半导体芯片上形成的电极结构的剖视图。
图5A是用于表示形成上述电极结构的工序的图解剖视图。
图5B是用于表示图5A的下一个工序的图解剖视图。
图5C是用于表示图5B的下一个工序的图解剖视图。
图5D是用于表示图5C的下一个工序的图解剖视图。
图5E是用于表示图5D的下一个工序的图解剖视图。
图5F是用于表示图5E的下一个工序的图解剖视图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细的说明。
图1是用于说明本发明的一实施方式相关的半导体装置的结构的图解剖视图。该半导体装置具有所谓的芯片堆叠结构，按照在母芯片1上接合子芯片2的方式构成。
母芯片1及子芯片2均为半导体芯片(例如硅芯片)，母芯片1及子芯片2在母芯片1的活性面(形成有器件的活性区域侧表面)与子芯片2的活性面对置的面对面状态下被接合。更具体而言，母芯片1以活性面朝向上方的姿势与引线框3的岛(island)部4芯片焊接(die bonding)。于是，在该母芯片1的上面，子芯片2以面朝下姿势被接合。
母芯片1在活性面的周缘部具有外部连接用的焊盘(pad)5。该焊盘5介由焊线(bonding wire)7与引线框3的引线部6电连接。然后，将母芯片1、子芯片2、引线框3及焊线7通过密封树脂8密封，从而构成半导体封装。引线部6的一部分从密封树脂8露出，作为外部连接部(外引线部)发挥功能。
在母芯片1及子芯片2的活性面上分别形成有多个突起B1、B2。母芯片1的突起B1和子芯片2的突起B2以其顶面对接的方式接合。由此，母芯片1及子芯片2介由突起B1、B2电连接，并且在保持规定间隔的状态下机械地接合。
另外，在母芯片1的活性面和子芯片2的活性面之间，在母芯片1和子芯片2之间的接合之际，夹设有ACF(Anisotropic Conductive Film：各方异性导电膜)9。由此，将母芯片1和子芯片2之间密封，不仅能够对母芯片1及子芯片的活性面进行保护，并且在母芯片1的突起B1和子芯片2的突起B2的接合部分中，ACF9所包含的导电性被膜压坏而发挥导电性，由此能够达成突起B1和突起B2之间的良好电连接。
图2是用于说明母芯片1上形成的突起B1的详细结构的图解剖视图。在用于形成母芯片1的基体的半导体基板(例如硅基板)11的表面上例如形成有多层布线结构。其最上层的布线层12的一部分作为焊盘从表面保护膜13上形成的开口14露出，将由金(Au)构成的突起B1以从表面保护膜13隆起的方式形成以使其覆盖该开口14。
在突起B1的表面的整个区域上形成有由该突起B1的材料即金和钛(Ti)的合金构成的合金膜15。换言之，从表面保护膜13露出的突起B1的顶面及侧面，其整个区域由突起B1的材料即金和钛(Ti)的合金(Au-Ti)构成的合金膜15覆盖。
此外，虽然未图示，关于子芯片2上形成的突起B2，也与母芯片1的突起B1同样，由金(Au)构成，以从用于覆盖子芯片2的最表面的表面保护膜隆起的方式形成，并且从该表面保护膜露出的表面整个区域由金和钛的合金构成的合金膜覆盖。
根据以上的结构，由金构成的突起B1、B2的表面由金和钛的合金所构成的合金膜15覆盖，所以能够防止这些突起B1、B2的金原子在ACF9的树脂中移动的现象(迁移)。由此，能够防止这样的迁移所产生的、在母芯片1的表面上相邻的突起B1间、子芯片2的表面上相邻的突起B2间以及相互未接合的突起B1、B2间短路。
图3是将母芯片1的制造方法按工序顺序进行表示的图解剖视图。首先，如图3(a)所示，在用于对晶片状态的半导体基板11的表面进行覆盖的表面保护膜13上形成用于使布线层12的一部分作为焊盘露出的开口14后，例如，通过执行利用金的镀覆工序，形成突起B1(突起形成工序)。
接着，如图3(b)所示，在形成有突起B1的半导体基板11的表面上的整个区域(表面保护膜13及突起B1的表面整个区域)上，例如通过溅射法或CVD(Chemical Vapor Deposition：化学蒸镀法)等的蒸镀法，形成钛膜16(金属膜形成工序)。
然后，将该最表面整个区域上形成有钛膜16的半导体基板11搬入到例如高速加热退火或扩散炉等的热处理装置中，在100～400℃温度条件下加热数秒～数十分钟(热处理)。通过该热处理，如图3(c)所示，钛膜16的与突起B1的表面接触的部分，成为突起B1的金与钛膜16的钛相互扩散所产生的合金膜15(合金化工序)。
其后，将蚀刻液例如双氧水(hydrogen peroxide solution)或至少包含硫酸的蚀刻液供给具有合金膜15及钛膜16的半导体基板11的表面，该蚀刻液具有对钛进行较好的蚀刻而对金和钛的合金不进行蚀刻的性质。由此，如图3(d)所示，将钛膜16蚀刻，而合金膜未被蚀刻而残留，从而获得具有由合金膜15覆盖的突起B1的母芯片1。
根据这样的制造工序，能够可靠且简单地获得具有由合金膜15覆盖的突起B1的母芯片1。
此外，关于子芯片2，也通过与母芯片1的情况相同的方法进行制造。
在该实施方式中，列举了覆盖突起B1、B2的表面整个区域的合金膜15由金和钛的合金构成的情况，但是，在半导体基板的表面上形成钛以外的金属膜并在其形成后进行热处理，由此在突起的表面上形成由金和钛以外的金属的合金构成的合金膜也可。也就是，在半导体基板的表面上形成的金属膜，只要是由金和可合金化的金属材料构成的膜即可，例如，也可形成由铝(Al)、镍(Ni)或钴(Co)构成的金属膜，在其形成后进行热处理，由此在突起的表面形成由金和铝、镍或钴的合金构成的合金膜。并且，合金膜也不限于包含金的两种的金属的合金，也可由包含金的三种以上的金属的合金构成。
另外，用于形成突起的金属材料不限于金，也可以是铜(Cu)。并且，并不限于由金或铜等的单一元素构成的材料，如焊锡(例如Sn-Pb焊锡)那样由多个元素构成的材料也可。突起由焊锡构成时，在该突起的表面形成与焊锡的合金膜，由此能够防止焊锡所包含的金属原子的迁移。
图4是本发明的其他实施方式相关的半导体芯片上形成的电极结构的剖视图。
半导体芯片10具有形成有半导体集成电路(未图示)的由硅等构成的基板20。基板20包括作为半导体集成电路的电气布线的、由用于使多个布线层和布线层间绝缘的层间绝缘膜构成的多层布线。
在基板20的表面的期望的区域中，成为半导体集成电路的电极端子的电极焊盘30与多层布线的一部分连接。电极焊盘30由铝等的金属或Al-Si、Al-Si-Cu等的合金等构成。
电极焊盘30的周围的基板20由硅氮化膜(Si3N4膜)等构成的保护膜40覆盖。通过该保护膜40可防止来自外部的水分等侵入。
在保护膜40上形成有由聚酰亚胺等的绝缘材料构成的绝缘膜50。
以电极焊盘30为底面，在由绝缘膜50围住侧面的区域内形成有由金等金属构成的突起60。
在突起60的侧壁和绝缘膜50之间，设置有阻挡(barrier)层70。阻挡层70由突起60及绝缘膜50之间的密接性优异的、且难于氧化的材料构成。通过利用难于氧化的材料构成阻挡层70，能够抑制突起60的金属成分在绝缘膜50中横穿而移动的现象(迁移)。另外，通过阻挡层70可保护突起60的侧壁，从而提高突起60的耐久性。
作为阻挡层70所使用的材料，可列举出钛(Ti)、钨(W)、硅(Si)、镍(Ni)、钴(Co)、铝(Al)、钛钨(TiW)或镍钴(NiCo)等的金属或合金。其中，由于硅具有用于形成金及合金的性质，所以能够更有效地抑制金的迁移。
根据本实施方式相关的电极结构，通过阻挡层70可抑制突起60的金属成分的迁移。其结果，能够提高相邻的突起60间的绝缘性，不损坏半导体芯片10的动作可靠性，并且能够实现半导体芯片10的细微化。
图5A～图5F是将半导体芯片10的电极结构的形成方法按工序顺序进行表示的图解剖视图。
首先，如图5A所示，在基板20上的期望的区域形成了由铝构成的电极焊盘30后，通过等离子CVD法在整个面上形成由硅氮化膜构成的保护膜40。
接着，如图5B所示，利用光刻法，对电极焊盘30上的保护膜40进行开口，而使电极焊盘30的表面露出。
接着，如图5C所示，利用使电极焊盘30的区域开口的光致抗蚀剂(未图示)并通过镀金，在电极焊盘30上形成突起60。
接着，如图5D所示，通过溅射法，在全面上形成由钛、铝等金属构成的阻挡层70，从而将突起60及电极焊盘30的露出面由阻挡层70覆盖。在阻挡层70的厚度为一原子层时可期待迁移抑制效果，但是为了使迁移抑制效果更确切，而使阻挡层70的厚度优选为30～100nm。
如果阻挡层70的厚度小于30nm，则使用于遮断突起60的金属成分的能力降低，从而降低迁移抑制效果。当阻挡层70的厚度大于100nm时，阻挡层70中产生裂口，变得易于割裂，从而突起60的金属成分产生迁移的路径在阻挡层70内生成。
接着，如图5E所示，通过等离子蚀刻等的干蚀刻，可对电极焊盘30及突起60的上面所覆盖的阻挡层70进行选择性地去除，从而残留用于覆盖突起60的侧面的阻挡层70。
于是，如图5F所示，在整个面上溅射了聚酰亚胺等的绝缘膜50后，利用使突起60的区域开口的光致抗蚀剂(未图示)，对突起60上的绝缘膜50进行选择性地去除，而使突起60的上面露出。
此外，在突起60使用金的情况下，阻挡层70需要由金属或合金形成，但是在突起60使用金以外的铜等的情况下，阻挡层70并非一定需要由金属形成，也可利用酚醛树脂等的有机材料来形成。此时，通过使用CVD法来代替溅射法，能够使突起60及电极焊盘30的整个面上覆盖阻挡层70。
虽然对本发明的实施方式进行了详细的说明，但是这些仅是用于使本发明的技术内容清楚所使用的具体例，不应当解释为本发明限定于这些具体例，本发明的精神及范围仅由所附带的权利要求书的范围限定。
例如，本发明不限定于芯片堆叠结构的半导体装置，也适于半导体芯片的表面与布线基板(固体装置)对置且接合的倒装焊接结构的半导体装置。
另外，也可不需在相互接合的半导体芯片和固体装置(半导体芯片或布线基板)的双方设置突起，仅在任一方设置突起。例如，也可在布线基板上将半导体芯片进行倒装接合时，预先仅在半导体芯片侧设置突起，而将该突起与布线基板上的电极焊盘等的布线导体接合。
本申请与2004年12月28日向日本国特许厅所提出的特願2004-381363号、2005年4月27日向日本国特许厅所提出的特願2005-129000号公报对应，并通过将这些申请的全部公开在此引用并插入所作成的。

Claims (14)

1、一种半导体芯片，具备：
半导体基板；
突起，其从该半导体基板的表面隆起且由金属构成；和
合金膜，其覆盖该突起的表面整个区域，由用于构成上述突起的金属和其他种类的金属所形成的合金构成。
2、根据权利要求1所述的半导体芯片，其特征在于，
上述突起由金形成，
上述合金膜由金和钛、铝、镍或钴的合金形成。
3、一种半导体芯片的制造方法，具备：
突起形成工序，其形成从半导体基板的表面隆起且由金属材料构成的突起；
金属膜形成工序，其在形成有上述突起的上述半导体基板的表面整个区域，形成由与用于构成上述突起的金属可合金化的其他种类的金属构成的金属膜；
合金化工序，其在该金属膜形成工序后，对上述半导体基板进行热处理，而使用于构成上述突起的金属和用于构成上述金属膜的金属合金化；和
去除工序，其在该合金化工序后，对上述金属膜未被合金化的部分进行蚀刻后去除。
4、一种半导体芯片，具备：
包括多层布线的基板；
电极焊盘，其形成在该基板的表面且与上述多层布线连接；
保护膜，其对上述电极焊盘的周围的上述基板进行覆盖；
绝缘膜，其形成在上述保护膜之上；
突起，其形成在以上述电极焊盘为底面且其侧面由上述绝缘膜围住的区域上，由金属构成；和
阻挡层，其设置在上述突起的侧壁和上述绝缘膜之间。
5、根据权利要求4所述的半导体芯片，其特征在于，
上述突起由金形成。
6、根据权利要求4所述的半导体芯片，其特征在于，
上述阻挡层，由从Ti、W、Si、Ni、Co、Al、TiW或NiCo所构成的组中选择的一个以上的金属或合金形成。
7、一种半导体芯片的电极结构，具备：
电极焊盘，其形成在包括多层布线的基板的表面，且与上述多层布线连接；
保护膜，其对上述电极焊盘的周围的基板进行覆盖；
绝缘膜，其形成在上述保护膜之上；
突起，其形成在以上述电极焊盘为底面且其侧面由上述绝缘膜围住的区域上，且由金属构成；和
阻挡层，其设置在上述突起的侧壁和上述绝缘膜之间。
8、根据权利要求7所述的半导体芯片的电极结构，其特征在于，
上述突起由金形成。
9、根据权利要求7所述的半导体芯片的电极结构，其特征在于，
上述阻挡层，由从Ti、W、Si、Ni、Co、Al、TiW或NiCo所构成的组中选择的一个以上的金属或合金形成。
10、一种半导体芯片的电极结构的形成方法，具备：
在包括多层布线的基板的表面上形成与上述多层布线连接的电极焊盘后，利用保护膜对上述电极焊盘的周围的上述基板进行覆盖的工序；
在上述电极焊盘上形成金属性的突起的工序；
利用阻挡层对上述突起及上述电极焊盘的露出面进行覆盖的工序；
除了上述突起的侧面之外，对上述阻挡层选择性地进行去除的工序；和
按照使上述突起的上面露出的方式在上述保护膜上形成绝缘膜的工序。
11、根据权利要求10所述的半导体芯片的电极结构的形成方法，其特征在于，
使用金作为用于形成上述突起的材料。
12、根据权利要求10所述的半导体芯片的电极结构的形成方法，其特征在于，
作为用于形成上述阻挡层的材料，使用从Ti、W、Si、Ni、Co、Al、TiW或NiCo所构成的组中选择的一个以上的金属或合金。
13、一种半导体装置，将半导体芯片与固体装置的表面接合，上述半导体芯片是权利要求1或2所述的半导体芯片。
14、根据权利要求13所述的半导体装置，其特征在于，包括各向异性导电膜，其介于上述半导体芯片和上述固体装置之间。
CNA2005800448587A 2004-12-28 2005-12-27 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置 Pending CN101088152A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004381363A JP4668608B2 (ja) 2004-12-28 2004-12-28 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP381363/2004 2004-12-28
JP129000/2005 2005-04-27

Publications (1)

Publication Number Publication Date
CN101088152A true CN101088152A (zh) 2007-12-12

Family

ID=36739138

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800448587A Pending CN101088152A (zh) 2004-12-28 2005-12-27 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置

Country Status (2)

Country Link
JP (1) JP4668608B2 (zh)
CN (1) CN101088152A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393842A (zh) * 2016-04-28 2017-11-24 拉碧斯半导体株式会社 半导体装置、半导体芯片以及半导体芯片的测试方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5316261B2 (ja) * 2009-06-30 2013-10-16 富士通株式会社 マルチチップモジュールおよびプリント基板ユニット並びに電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465832A (ja) * 1990-07-06 1992-03-02 Fujitsu Ltd 半導体装置の製造方法
JP2953076B2 (ja) * 1991-02-20 1999-09-27 松下電器産業株式会社 半導体素子の実装構造体
JP2003201574A (ja) * 2001-10-25 2003-07-18 Seiko Epson Corp 無電解メッキ装置、バンプ付き半導体ウエハ及びバンプ付き半導体チップ並びにこれらの製造方法、半導体装置、回路基板並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393842A (zh) * 2016-04-28 2017-11-24 拉碧斯半导体株式会社 半导体装置、半导体芯片以及半导体芯片的测试方法
CN107393842B (zh) * 2016-04-28 2022-05-13 拉碧斯半导体株式会社 半导体装置、半导体芯片以及半导体芯片的测试方法

Also Published As

Publication number Publication date
JP2006186279A (ja) 2006-07-13
JP4668608B2 (ja) 2011-04-13

Similar Documents

Publication Publication Date Title
KR100876485B1 (ko) 주석 함량이 많은 땜납 범프의 이용을 가능하게 하는ｕｂｍ층
TWI411079B (zh) 半導體晶粒及形成導電元件之方法
JP4775007B2 (ja) 半導体装置及びその製造方法
US7723847B2 (en) Semiconductor device having an electrode pad, a bump provided above the electrode pad and a bump foundation layer therebetween
CN102593044B (zh) 形成金属柱的方法
TWI261343B (en) Semiconductor device and method of manufacturing the same
CN101894814B (zh) 焊料凸块ubm结构
US6551854B2 (en) Semiconductor device having bump electrodes and method of manufacturing the same
US20070087544A1 (en) Method for forming improved bump structure
US8269347B2 (en) Semiconductor chip, electrode structure therefor and method for forming same
TW201222752A (en) Packaging assembly, integrated circuit device and method of forming the same
JPH1064945A (ja) 半導体装置およびその製造方法
US20080258277A1 (en) Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same
TWI242867B (en) The fabrication method of the wafer and the structure thereof
TWI720233B (zh) 半導體裝置及其製造方法
US7508082B2 (en) Semiconductor device and method of manufacturing the same
US20030189261A1 (en) Under-bump-metallurgy layer
US10199345B2 (en) Method of fabricating substrate structure
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
US8125083B2 (en) Protective barrier layer for semiconductor device electrodes
CN101088152A (zh) 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置
JP3261912B2 (ja) バンプ付き半導体装置およびその製造方法
EP2092561B1 (en) Bond pad structure and method for producing same
US20230343725A1 (en) Chip package structure
JP2000040715A (ja) フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication