CN107393842B - 半导体装置、半导体芯片以及半导体芯片的测试方法 - Google Patents

半导体装置、半导体芯片以及半导体芯片的测试方法 Download PDF

Info

Publication number
CN107393842B
CN107393842B CN201710293925.3A CN201710293925A CN107393842B CN 107393842 B CN107393842 B CN 107393842B CN 201710293925 A CN201710293925 A CN 201710293925A CN 107393842 B CN107393842 B CN 107393842B
Authority
CN
China
Prior art keywords
output
nth
pad
line
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710293925.3A
Other languages
English (en)
Other versions
CN107393842A (zh
Inventor
政井英树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN107393842A publication Critical patent/CN107393842A/zh
Application granted granted Critical
Publication of CN107393842B publication Critical patent/CN107393842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及半导体装置、半导体芯片以及半导体芯片的测试方法。目的在于提供能够在不招致输出特性的劣化和装置规模的增大的情况下实施制品出货前的测试的半导体装置、半导体芯片以及其测试方法。具有：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向第一线送出；第一短路用焊盘，连接于第一线；第一输出焊盘；输出线，连接于第一输出焊盘；半导体芯片，形成有第一开关，所述第一开关在接通状态时将第一线与输出线连接而在关断状态时切断第一线与输出线的连接；以及第一布线，将第一短路用焊盘与第一输出焊盘连接。

Description

半导体装置、半导体芯片以及半导体芯片的测试方法
技术领域
本发明涉及半导体装置，特别是涉及包含测试电路的半导体装置、半导体芯片以及半导体芯片的测试方法。
背景技术
在半导体装置中，在该制品出货前，进行用于确认在向输入端子提供规定的信号时是否向输出端子输出期望的输出信号的测试。为了实施该测试，例如使探针与连接于半导体装置的各输出端子的焊盘接触，经由该探针来取得输出信号。
可是，在如显示面板用的驱动器IC等那样输出端子的数目庞大的半导体装置中，为了抑制伴随着输出端子数目的增大的IC芯片面积的增加，期望使彼此邻接的焊盘彼此的间隔狭窄。
此时，当使焊盘彼此的间隔狭窄时，难以以探针彼此不彼此干扰的方式使探针与各焊盘接触。因此，为了解决这样的问题点，提出了新设置有用于将连接于各输出端子的焊盘各自的信号择一地取出的开关电路和测试焊盘并且使由该开关电路选择的1个信号从测试焊盘输出的半导体装置（例如参照专利文献1）。根据这样的结构，只要在测试时使探针仅与该半导体装置的测试焊盘接触即可，因此，即使焊盘彼此的间隔狭窄也能够可靠地使探针与测试焊盘接触。
现有技术文献
专利文献
专利文献1：日本特开2003-163246号公报。
发明要解决的课题
可是，在上述的半导体装置中，作为测试用而必须新设置具有能够使探针接触的程度的表面积的测试焊盘，因此，相应地产生了管理主功能的电路部的占有面积变小这样的问题。
此外，在这样的半导体装置中，作为上述的开关电路，设置有仅在进行测试的情况下切断输出缓冲器与输出焊盘的连接的开关元件。因此，在通常使用时，从输出缓冲器输出的信号经由该开关元件从输出焊盘向外部输出。
因此，为了使输出缓冲器中的转换速率（slew rate）特性为期望的特性，作为该开关元件，需要采用导通电阻低的晶体管即表面积比较大的晶体管，产生了招致半导体装置的尺寸的增大这样的问题。
发明内容
因此，本发明的目的在于提供能够在不招致输出特性的劣化和装置规模的增大的情况下实施制品出货前的测试的半导体装置、半导体芯片以及半导体芯片的测试方法。
用于解决课题的方案
本发明的半导体装置具有：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向所述第一线送出；第一短路用焊盘，连接于所述第一线；第一输出焊盘；输出线，连接于所述第一输出焊盘；半导体芯片，形成有第一开关，所述第一开关在接通状态时将所述第一线与所述输出线连接而在关断状态时切断所述第一线与所述输出线的连接；以及第一布线，将所述第一短路用焊盘与所述第一输出焊盘连接。
此外，本发明的半导体装置具有：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向所述第一线送出；第一电阻，一端连接于所述第一线；短路用焊盘，连接于所述第一电阻的另一端；第一开关，一端连接于所述第一线；第一输出焊盘；第一输出电阻，一端连接于所述第一输出焊盘；输出线，连接于所述第一输出电阻的另一端；半导体芯片，形成有一端连接于所述输出线而另一端连接于所述第一开关的另一端的输出开关；以及第一布线，将所述短路用焊盘与所述第一输出焊盘连接。
此外，本发明的半导体芯片包含：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向所述第一线送出；第一短路用焊盘，连接于所述第一线；第一输出焊盘；输出线，连接于所述第一输出焊盘；以及第一开关，在接通状态时将所述第一线与所述输出线连接而在关断状态时切断所述第一线与所述输出线的连接，所述第一输出焊盘和所述第一短路用焊盘被形成在同一突起部区域内。
此外，本发明的半导体芯片包含：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向所述第一线送出；第一电阻，一端连接于所述第一线；短路用焊盘，连接于所述第一电阻的另一端；第一开关，一端连接于所述第一线；第一输出焊盘；第一输出电阻，一端连接于所述第一输出焊盘；输出线，连接于所述第一输出电阻的另一端；以及输出开关，一端连接于所述输出线而另一端连接于所述第一开关的另一端，所述第一输出焊盘和所述短路用焊盘被形成在同一突起部区域内。
此外，本发明的半导体芯片的测试方法是半导体芯片的测试方法，所述半导体芯片形成有：第1~第n线，其中，n为2以上的整数；信号处理电路，将进行信号处理而生成的第1~第n输出信号向第1~第n线分别送出；第一短路用焊盘，连接于所述第一线；第1~第n输出焊盘；输出线，连接于所述第一输出焊盘；第一开关，在接通状态时将所述第一线与所述输出线连接而在关断状态时切断所述第一线与所述输出线的连接；共同输出线，连接于所述输出线；以及第2~第n开关，每一个的一端个别地连接于所述第2~第n线，每一个的另一端共同连接于所述共同输出线，所述方法的特征在于，通过将所述第1~第n开关依次择一地设定为接通状态，从而从所述第一输出焊盘时分地取得所述第1~第n输出信号，在测试结束后将所述第1~第n开关全部固定设定为关断状态。
发明效果
根据本发明，能够在不设置用于使探针接触的测试用焊盘的情况下利用现有的输出焊盘来进行半导体芯片的测试。进而，在包含该半导体芯片的半导体装置中，由内部的信号处理电路生成的输出信号在不通过测试用的开关元件的情况下被供给到输出焊盘。
因此，根据本发明，能够在不招致输出特性的劣化和装置规模的增大的情况下实施制品出货前的测试。
附图说明
图1是示出在制造稍后的半导体芯片10形成的电路的一个例子的电路图。
图2是示出用于实施半导体芯片10的制品出货前的测试（test）的系统结构的框图。
图3是示出根据测试信号TST由图1所示的半导体芯片10的测试电路TC实施的工作的一个例子的时间图。
图4是在测试结束后实施将短路用焊盘P1T和输出焊盘OT1通过金属布线LD连接的布线处理后的半导体装置100的示意图。
图5是示出在制造稍后的半导体芯片10形成的、作为第二实施例的电路的电路图。
图6是示出根据测试信号TST由图5所示的半导体芯片10的测试电路TC实施的工作的一个例子的时间图。
图7是示出在制造稍后的半导体芯片10形成的、作为第三实施例的电路的电路图。
图8是在测试结束后实施将图7所示的短路用焊盘（P1T~PnT）和输出焊盘（OT1~OTn）通过金属布线LD连接的布线处理后的半导体装置100的示意图。
图9是示出在制造稍后的半导体芯片10形成的、作为第四实施例的电路的电路图。
图10是示出根据测试信号TST由图9所示的半导体芯片10的测试电路TC实施的工作的一个例子的时间图。
图11是在测试结束后实施将图9所示的短路用焊盘P1T和输出焊盘OT1通过金属布线LD连接的布线处理后的半导体装置100的示意图。
图12是示出在图1、图4、图5、图9、图11所示的半导体芯片10形成的短路用焊盘P1T和输出焊盘OT1~OTn各自的在半导体芯片上的布局方式的一个例子的正面图。
图13是示出在图7、图8所示的半导体芯片10形成的短路用焊盘P1T和输出焊盘OT1~OTn各自的在半导体芯片上的布局方式的一个例子的正面图。
图14是示出利用膜状电路基板40的布线来将在半导体芯片10形成的短路用焊盘和输出焊盘连接的COF实施方式的半导体装置100的外观图。
图15是示出通过引线接合（wire bonding）将在半导体芯片10形成的短路用焊盘和输出焊盘连接的半导体装置100的剖面的剖面图。
图16是示出通过再布线层70将在半导体芯片10形成的短路用焊盘和输出焊盘连接的WLCSP方式的半导体装置100的剖面的剖面图。
具体实施方式
以下，参照附图并对本发明的实施例详细地进行说明。
【实施例1】
图1是示出在制造稍后的半导体芯片10形成的电路的一个例子的电路图。如图1所示，在半导体芯片10中形成有信号处理电路MC、输出缓冲器B1~Bn（n为2以上的整数）、测试电路TC、以及输出焊盘OT1~OTn。
信号处理电路MC将进行作为半导体芯片10请求的信号处理（未说明）而生成的数据信号D1~Dn向输出缓冲器B1~Bn供给。
输出缓冲器B1~Bn经由线L1~Ln向测试电路TC供给通过使用例如增益1分别个别地对数据信号D1~Dn进行放大而生成的输出数据信号DD1~DDn。再有，线L1~Ln之中的L2~Ln分别个别地连接于半导体芯片10的输出焊盘OT2~OTn。
测试电路TC具有：与缓冲器B1~Bn分别对应地设置的开关元件SW1~SWn、短路用焊盘P1T、输出线QL、共同输出线TL、以及测试控制部TCU。
在测试电路TC内，线L1连接于开关元件SW1的一端，线L2连接于开关元件SW2的一端。同样地，线L（k）连接于开关元件SW（k）（k为3~n的整数）的一端。
开关元件SW1的另一端经由输出线QL连接于输出焊盘OT1。
再有，在线L1形成有用于连接短路用的布线的短路用焊盘P1T。
开关元件SW2~SWn各自的另一端共同地连接于共同输出线TL。共同输出线TL的一端连接于输出线QL。
测试控制部TCU对表示测试模式和通常模式之中的一个的测试信号TST进行接收，根据该测试信号TST，生成将开关元件SW1~SWn各自的状态（接通状态或关断状态）个别地指定的开关信号S1~Sn。
即，测试控制部TCU在测试信号TST具有表示通常模式的例如逻辑电平0的情况下，生成将开关元件SW1~SWn全部设定为关断状态的开关信号S1~Sn。另一方面，当测试信号TST从逻辑电平0的状态转变为表示测试模式的逻辑电平1的状态时，测试控制部TCU生成将开关元件SW1~SWn依次择一地设定为接通状态的开关信号S1~Sn。
测试控制部TCU将所生成的开关信号S1~Sn向分别对应的开关元件SW1~SWn的控制端供给。
开关元件SW1根据对接通状态进行指定的开关信号S1而为接通状态，将线L1与输出线QL连接。由此，将从输出缓冲器B1经由线L1供给的输出数据信号DD1经由开关元件SW1和输出线QL向输出焊盘OT1供给。另一方面，根据对关断状态进行指定的开关信号S1，开关元件SW1为关断状态，切断线L1与输出线QL的连接。
开关元件SW2根据对接通状态进行指定的开关信号S2而为接通状态，将线L2与共同输出线TL连接。由此，将从输出缓冲器B2经由线L2供给的输出数据信号DD2经由开关元件SW2、共同输出线TL和输出线QL向输出焊盘OT1供给。另一方面，根据对关断状态进行指定的开关信号S2，开关元件SW2为关断状态，切断线L2与共同输出线TL的连接。
同样地，开关元件SW（k）（k为3~n的整数）在开关信号S（k）指定接通状态的情况下为接通状态，将线L（k）与共同输出线TL连接。由此，将从输出缓冲器B（k）经由线L（k）供给的输出数据信号DD（k）经由开关元件SW（k）、共同输出线TL和输出线QL向输出焊盘OT1供给。另一方面，在开关信号S（k）指定关断状态的情况下，开关元件SW（k）为关断状态，切断线L（k）与共同输出线TL的连接。
图2是示出用于实施半导体芯片10的制品出货前的测试的系统结构的框图。即，在实施这样的测试时，首先，如图2所示那样，使LSI测试仪20的探针30仅与成为测试对象的半导体芯片10的输出焊盘OT1~OTn之中的OT1接触。在此，LSI测试仪20将测试信号TST向半导体芯片10供给。
图3是示出根据测试信号TST而由半导体芯片10的测试电路TC实施的工作的一个例子的时间图。在图2中，首先，LSI测试仪20将表示通常模式的逻辑电平0的测试信号TST向半导体芯片10供给。再有，在制品出货时，将该测试信号TST的电平固定于例如接地电位，以使将表示通常模式的逻辑电平0的测试信号TST总是向半导体芯片10供给。
在测试信号TST处于逻辑电平0的状态的期间，测试控制部TCU向开关元件SW1~SWn供给将开关元件SW1~SWn全部设定为关断状态的开关信号S1~Sn。因此，在此期间，开关元件SW1~SWn全部为关断状态，因此，输出焊盘OT1与输出缓冲器B1~Bn的哪一个都不连接。因此，LSI测试仪20判断为没有来自探针30的信号取得。
之后，LSI测试仪20将测试信号TST从逻辑电平0的状态切换为表示测试模式的逻辑电平1的状态。当测试信号TST从逻辑电平0向逻辑电平1转变时，测试控制部TCU向开关元件SW1~SWn的控制端供给开关信号S1~Sn，所述开关信号S1~Sn例如如图3所示那样按照开关元件SW1、SW2、SW3、…、SWn的顺序将各开关元件依次择一地在规定期间T的期间设定为接通状态。
由此，首先，仅开关元件SW1~SWn之中的SW1为接通状态而其他的开关元件全部为关断状态，因此，输出缓冲器B1所输出的输出数据信号DD1经由输出线QL如图3所示那样从输出焊盘OT1输出。
接着，仅开关元件SW1~SWn之中的SW2为接通状态而其他的开关元件全部切换为关断状态，因此，输出缓冲器B2所输出的输出数据信号DD2经由共同输出线TL和输出线QL如图3所示那样向输出焊盘OT1供给。
接着，仅开关元件SW1~SWn之中的SW3为接通状态而其他的开关元件全部切换为关断状态，因此，输出缓冲器B3所输出的输出数据信号DD3经由共同输出线TL和输出线QL如图3所示那样从输出焊盘OT1输出。
以下同样地，输出缓冲器B4~Bn的每一个所输出的输出数据信号DD4~DDn依次经由共同输出线TL和输出线QL从输出焊盘OT1输出。
因此，只要如图2所示那样使探针30与输出焊盘OT1~OTn之中的OT1接触，则LSI测试仪20能够经由该探针30以时分取得输出缓冲器B1~Bn各自的输出状态。
然后，上述的测试结束，对判定为良品的半导体芯片10实施如图4所示那样使用铜或金或包含它们的合金等的金属布线LD将短路用焊盘P1T和输出焊盘OT1连接的布线处理。由此，在半导体装置10中，利用金属布线LD将开关元件SW1的两端短路。因此，在这样的布线处理后，从输出缓冲器B1输出的输出数据信号DD1不通过开关元件SW1而经由金属布线LD直接向输出焊盘OT1供给。
如以上那样，在半导体芯片10中，在测试时，能够从现有的输出焊盘（OT1~OTn）之中的1个输出焊盘（OT1）以时分取得多个输出信号（DD1~DDn）。因此，根据半导体芯片10，与设置有用于以时分输出多个输出信号（DD1~DDn）的专用的测试焊盘即具有能够使探针接触的程度的表面积的测试焊盘的结构相比，能够将装置规模缩小化。
此外，在制品出货后的半导体芯片10中，从输出缓冲器（B1）输出的输出数据信号（DD1）不经由为测试用而设置的开关元件（SW1）而经由金属布线（LD）直接向输出焊盘（OT1）供给。因此，能够抑制输出特性的劣化。
【实施例2】
图5是示出在制造稍后的半导体芯片10形成的、作为第二实施例的电路的电路图。再有，在图5所示的结构中，除了以下方面之外的其他的结构与图1所示的结构相同：代替图1所示的测试控制部TCU而采用测试控制部TCUa，并且，新设置有开关元件SWx来作为共同输出开关，进而新设置有开关元件SWy来作为接地开关。
开关元件SWx根据开关信号Sx而被设定为接通状态或关断状态。开关元件SWx在被设定为接通状态的情况下将输出线QL与共同输出线TL连接。另一方面，在被设定为关断状态的情况下，开关元件SWx切断输出线QL与共同输出线TL的连接。再有，开关元件SWx被形成在输出线QL的附近位置是优选的。
开关元件SWy根据开关信号Sy而被设定为接通状态或关断状态。此时，开关元件SWy在被设定为接通状态的情况下向共同输出线TL施加接地电位GND。另一方面，在被设定为关断状态的情况下，开关元件SWy停止向共同输出线TL的接地电位GND的施加。
在此，即使在作为半导体芯片10的测试电路TC而采用图5所示的结构的情况下，也与采用图1所示的结构的情况同样地使用图2所示的系统结构来进行测试。此时，在作为半导体芯片10而采用图5所示的结构的情况下进行的测试工作与采用图1所示的结构的情况相同。也就是说，测试控制部TCUa与图1所示的测试控制部TCU同样地当测试信号TST从逻辑电平0转变为逻辑电平1时，向开关元件SW1~SWn的控制端供给将开关元件SW1~SWn如图6所示那样依次、择一地设定为接通状态的开关信号S1~Sn。由此，如图6所示那样，输出缓冲器B1~Bn的每一个所输出的输出数据信号DD1~DDn依次经由共同输出线TL和输出线QL从输出焊盘OT1输出。
但是，在测试控制部TCUa中，如图6所示那样，在测试信号TST表示逻辑电平0的期间即在通常模式时，向开关元件SWx的控制端供给将开关元件SWx设定为关断状态的开关信号Sx。由此，开关元件SWx被设定为关断状态，切断共同输出线TL与输出线QL的连接。因此，在分别连接于输出焊盘OT1~OTn的输出线QL和线L2~Ln之中，仅连接于输出线QL的共同输出线TL与该输出线QL电断开。也就是说，在通常模式时，从输出线QL排除共同输出线TL的布线电容的量，与输出焊盘OT1~OTn的每一个对应的输出路径（L1~Ln、QL）的每一个的布线电容均匀。由此，能够谋求从输出焊盘OT1~OTn各自输出的信号的输出特性的均匀化。
进而，在测试信号TST表示逻辑电平0的通常模式时，测试控制部TCUa如图6所示那样向开关元件SWy的控制端供给将开关元件SWy设定为接通状态的开关信号Sy。由此，开关元件SWy被设定为接通状态，将接地电位GND向共同输出线TL施加。即，在通常模式时，将不需要的共同输出线TL固定为接地电位GND，由此，谋求由共同输出线TL产生的噪声的减少。
然后，测试结束后，对判定为良品的半导体芯片10与具有图1所示的结构的半导体芯片10同样地实施使用金属布线LD将短路用焊盘P1T和输出焊盘OT1如图4所示那样连接的布线处理。
因此，在制品出货后的半导体芯片10中，从输出缓冲器B1输出的输出数据信号DD1不经由为测试用而设置的开关元件SW1而经由金属布线LD直接向输出焊盘OT1供给，因此，能够抑制输出特性的劣化。
【实施例3】
图7是示出在制造稍后的半导体芯片10形成的、作为第三实施例的电路的电路图。再有，在图7所示的结构中，除了将用于连接短路用的布线的短路用焊盘P2T~PnT分别形成于线L2~Ln的方面之外的其他的结构与图1所示的结构相同。此时，在从输出缓冲器B（t）（t为2~n的整数）的输出端到短路用焊盘P（t）T的线L（t）的布线长度与从输出缓冲器B1的输出端到短路用焊盘P1T的线L1的布线长度相等那样的位置分别形成短路用焊盘P2T~PnT是优选的。
在此，即使在作为测试电路TC而采用图7所示的结构的情况下，也与采用图1所示的结构的情况同样地使用图2所示的系统结构来进行半导体芯片10的测试。此时，在作为半导体芯片10而采用图7所示的结构的情况下进行的测试工作与采用图1所示的结构的情况相同。
然后，在该测试结束后，对判定为良品的半导体芯片10实施如图8所示那样使用金属布线LD将短路用焊盘P1T和输出焊盘OT1连接进而使用金属布线LD将短路用焊盘P（t）（t为2~n的整数）和输出焊盘OT（t）连接的布线处理。由此，在从输出缓冲器B（t）到输出焊盘OT（t）的输出路径中，也与从输出缓冲器B1到输出焊盘OT1的输出路径同样地经由金属布线LD。
因此，根据图8所示的结构，使各输出路径的布线材料（线L、金属布线LD）相同，因此，能够使从输出焊盘OT1~OTn各自输出的信号的信号强度均匀。
【实施例4】
图9是示出在制造稍后的半导体芯片10形成的、作为第四实施例的电路的电路图。再有，关于图9所示的结构，除了代替测试控制部TCUa而采用测试控制部TCUb并且新追加电阻R0和作为输出开关的开关元件SWp的方面之外的其他的结构与图5所示的结构相同。
图9所示的结构是考虑在输出焊盘OT1~OTn各自的附近形成的ESD（ElectroStatic Discharge，静电放电）保护电路ES1~ESn（在图1、图4、图5、图7、图8中省略记载）而完成的。
ESD保护电路ES1~ESn由相同的电路结构构成，每一个由输出电阻RZ0、二极管D1和D2构成。例如，在ESD保护电路ES1中，二极管D1的阳极端和二极管D2的阴极端连接于输出焊盘OT1。二极管D1的阴极端连接于电源线DL，二极管D2的阳极端连接于接地线GL。进而，在ESD保护电路ES1中，输出电阻RZ0的一端连接于输出焊盘OT1，其另一端连接于输出线QL。再有，设置在ESD保护电路ES1~ESn的每一个中的输出电阻RZ0担负使伴随着静电放电而经由输出焊盘（OT1~OTn）向输出缓冲器（B1~Bn）流入的电流量降低这样的作用。进而，输出电阻RZ0也兼带谋求与连接于输出焊盘（OT1~OTn）的外部设备的阻抗的匹配的作用。
可是，在半导体芯片10的制造后，当使用金属布线LD将短路用焊盘P1T和输出焊盘OT1间短路时，电流不流向输出电阻RZ0，不会发挥利用该输出电阻RZ0的上述的效果。
因此，在图9所示的测试电路TC中，设置有具有与输出电阻RZ0相同的电阻值的电阻R0。电阻R0的一端连接于线L1，在其另一端连接有短路用焊盘P1T。进而，在图9所示的测试电路TC中，在将开关元件SW1的另一端和开关元件SWx的一端彼此连接的节点与输出线QL之间设置开关元件SWp。开关元件SWp根据开关信号Sp而被设定为接通状态或关断状态。开关元件SWp在被设定为接通状态的情况下将这样的节点和输出线QL电连接，另一方面，在被设定为关断状态的情况下切断该连接。
在此，即使在作为半导体芯片10的测试电路TC而采用图9所示的结构的情况下，也与采用图5所示的结构的情况同样地使用图2所示的方式来进行测试。此时，在采用图9所示的结构的情况下进行的测试工作与采用图5所示的结构的情况相同。也就是说，测试控制部TCUb与测试控制部TCUa同样地当测试信号TST从逻辑电平0转变为逻辑电平1时，向开关元件SW1~SWn的控制端供给将开关元件SW1~SWn如图10所示那样依次、择一地设定为接通状态的开关信号S1~Sn。
此外，在测试信号TST表示逻辑电平1的期间，测试控制部TCUb将如图10所示那样使开关元件SWx和SWp都设定为接通状态的开关信号Sx和Sp向开关元件SWx和SWp各自的控制端供给。进而，在测试信号TST表示逻辑电平1的期间，测试控制部TCUb将如图10所示那样使开关元件SWy设定为关断状态的开关信号Sy向开关元件SWy的控制端供给。
由此，遍及测试信号TST表示逻辑电平1的期间，如图10所示那样，输出缓冲器B1~Bn的每一个所输出的输出数据信号DD1~DDn经由共同输出线TL、开关元件SWx、开关元件SWp和输出线QL从输出焊盘OT1输出。
另一方面，在测试信号TST表示逻辑电平0的期间即在通常模式时，测试控制部TCUb向开关元件SWx和SWp的控制端供给表示如图10所示那样将开关元件SWx和SWp都设定为关断状态的开关信号Sx和Sp。进而，测试控制部TCUb向开关元件SWy的控制端供给表示将开关元件SWy设定为接通状态的开关信号Sy。
由此，通过开关元件SWx切断共同输出线TL与输出线QL的连接。因此，在分别连接于输出焊盘OT1~OTn的输出线QL和线L2~Ln之中，仅连接于输出线QL的共同输出线TL从该输出线QL电断开。也就是说，在通常模式时，从输出线QL排除共同输出线TL的布线电容的量，因此，与输出焊盘OT1~OTn的每一个对应的输出路径（L1~Ln、QL）的每一个的布线电容均匀。由此，能够谋求从输出焊盘OT1~OTn各自输出的信号的输出特性的均匀化。
进而，在测试信号TST表示逻辑电平0的通常模式时，不需要的共同输出线TL被固定为接地电位GND，因此，谋求噪声减少。
然后，在测试结束后，对判定为良品的半导体芯片10实施如图11所示那样使用金属布线LD将短路用焊盘P1T和输出焊盘OT1连接的布线处理。
因此，在被实施该布线处理后的半导体芯片10中，从输出缓冲器B1输出的输出数据信号DD1经由线L1、电阻R0和金属布线LD向输出焊盘OT1供给。因此，在被实施该布线处理后的半导体芯片10中，代替设置在ESD保护电路ES1中的输出电阻RZ0，电阻R0成为进行经由输出焊盘OT1流入的伴随着静电放电的电流的抑制、以及与外部设备的阻抗匹配的电阻。再有，作为电阻R0，只要采用能够变更其电阻值的结构，则能够通过在测试时对电阻R0的电阻值进行调整来调整为对起因于布局的负载不均进行抑制。此外，能够在测试时将电阻R0的电阻值调整为对于其测试工作最佳的值，因此，能够谋求调试（debug）的容易化以及测试时间的缩短。
再有，在上述的图1、图4、图5、图9和图11所示的电路图中，短路用焊盘P1T和输出焊盘OT1被记载在夹着开关元件SW1彼此分离的位置。此外，在图7和图8所示的电路图中，短路用焊盘P1T~PnT和分别对应的输出焊盘OT1~OTn被记载在夹着开关元件SW1~SWn彼此分离的位置。
可是，在实际的半导体芯片10的布局上，在短路用焊盘P1T和输出焊盘OT1以及短路用焊盘P1T~PnT和输出焊盘OT1~OTn之中彼此处于连接关系的焊盘彼此被形成在同一突起部（bump）装载区域。
例如，在图1、图4、图5、图9和图11所示的结构的半导体芯片10中，如图12所示那样，在具有相同的大小的焊盘区域PAA2~PAAn的每一个中形成有输出焊盘OT2~OTn的每一个。其中，在焊盘区域PAA1中形成有短路用焊盘P1T和输出焊盘OT1。也就是说，1个输出焊盘被分割为2个，其一个作为短路用焊盘P1T而另一个作为输出焊盘OT1形成在同一焊盘区域PAA1内。此时，在半导体芯片10的出货时，如图12所示那样，使用金属布线LD将短路用焊盘P1T和输出焊盘OT1连接。
此外，在例如图7和图8所示的结构的半导体芯片10中，如图13所示那样，在焊盘区域PAA1~PAAn的每一个内形成有彼此处于连接关系的一对输出焊盘和短路用焊盘。此时，在半导体芯片10的出货时，如图13所示那样，在焊盘区域PAA1~PAAn的每一个内，使用金属布线LD将短路用焊盘和输出焊盘连接。
如以上那样，在图1、图5或图7所示的半导体芯片10中具有以下那样的第一线、信号处理电路、第一输出焊盘、输出线、第一开关和第一短路用焊盘，将第一输出焊盘和第一短路用焊盘形成在同一突起部区域（PAA1）内。再有，信号处理电路（MC）将进行信号处理而生成的第一输出信号（DD1）向第一线（L1）送出。第一短路用焊盘（P1T）连接于第一线，输出线（QL）连接于第一输出焊盘（OT1）。第一开关（SW1）在接通状态时将第一线与输出线连接，在关断状态时切断第一线与输出线的连接。
此外，在图9所示的半导体芯片10中，除了上述的第一线、信号处理电路、短路用焊盘、第一开关、第一输出焊盘和输出线之外，还包含第一输出电阻、输出开关和第一电阻，将第一输出焊盘和短路用焊盘形成在同一突起部区域（PAA1）内。信号处理电路（MC）将进行信号处理而生成的第一输出信号（DD1）向第一线（L1）送出。第一电阻（R0）的一端连接于第一线，短路用焊盘（P1T）连接于该第一电阻的另一端。此外，第一开关（SW1）的一端连接于第一线。第一输出电阻（RZ0）的一端连接于第一输出焊盘（OT1），输出线（QL）连接于该第一输出电阻的另一端。进而，输出开关（SWp）的一端连接于该输出线，第一开关的另一端连接于该输出开关的另一端。
然后，在半导体芯片10的制造后，使用金属布线LD将形成于该半导体芯片10的短路用焊盘和输出焊盘连接，由此，制造出货用的半导体装置。
在此，在半导体芯片10以被安装于例如膜状电路基板的所谓的COF（Chip OnFilm，覆晶薄膜）安装的方式出货的情况下，将形成于该膜状电路基板的布线作为金属布线LD来进行短路用焊盘与输出焊盘的连接也可。例如，如图14所示，在将半导体芯片10安装于膜状电路基板40的半导体装置100中，在膜状电路基板40的表面形成的布线40a的一端分别个别地连接于半导体芯片10的输出焊盘OT1~OTn的每一个，各布线40a的另一端被配置在膜状电路基板40的端部。在此，连接于输出焊盘OT1的布线40a的一端不仅连接于输出焊盘OT1也连接于短路用焊盘P1T。
此外，在将短路用焊盘P1T和输出焊盘OT1连接时，通过半导体芯片10制造后的引线接合处理使用作为接合线的金属布线LD来将短路用焊盘P1T和输出焊盘OT1连接也可。
图15是示出由上述的引线接合处理制造的半导体装置100中的、以图12所示的W-W线的剖面的剖面图。在图15所示的半导体装置100中，通过引线接合处理使用作为接合线的金属布线LD来将半导体芯片10的短路用焊盘P1T和输出焊盘OT1连接，使用作为接合线的金属布线LLD将输出焊盘OT1和内部引线LF连接。进而，在图15所示的半导体装置100中，内部引线LF的一部分即包含连接有金属布线LLD的连接部的端部区域、半导体芯片10、以及金属布线LD和LLD被由例如环氧树脂等构成的铸模树脂（mold resin）50密封。
此外，在例如作为半导体芯片10的封装而采用WLCSP（Wafer Level Chip SizePackage, 晶圆级芯片尺寸封装）的情况下，在制造WLCSP之上实施的再布线工序中，进行短路用焊盘与输出焊盘的连接也可。
图16是示出使用WLCSP将半导体芯片10封装化而制造的半导体装置100中的、以图12所示的W-W线的剖面的剖面图。
即，在WLCSP中，在测试结束后的半导体芯片10的除了各焊盘（P1T~PnT、OT1~OTn等）之外的表面形成有钝化（passivation）层60。然后，由例如铝等构成的再布线层70被形成为覆盖钝化层60的表面的一部分和短路用焊盘P1T以及输出焊盘OT1各自的表面。这样的再布线层70作为金属布线LS将短路用焊盘P1T和输出焊盘OT1电连接。在再布线层70的表面形成有将向输出焊盘OT1供给的输出数据信号DD1向封装外部导出的半球状的焊锡突起部80。进而，除了突起部80的一部分的表面区域之外，钝化层60和再布线层70各自的表面被铸模树脂90密封。
总之，图4和图8所示的半导体装置100具有：具有以下那样的结构的半导体芯片（10）和第一布线（LD）。也就是说，半导体芯片具有第一线、信号处理电路、第一输出焊盘、输出线、第一开关和第一短路用焊盘。信号处理电路（MC）将进行信号处理而生成的第一输出信号（DD1）向第一线（L1）送出。此外，输出线（QL）连接于第一输出焊盘（OT1），第一开关（SW1）在接通状态时将第一线与输出线连接，在关断状态时切断第一线与输出线的连接。第一短路用焊盘（P1T）连接于第一线。进而，在图4和图8所示的半导体装置中，设置有将形成于半导体芯片的上述第一短路用焊盘（P1T）和第一输出焊盘（OT1）连接的第一布线（LD）。
此外，图11所示的半导体装置100具有：除了上述的第一线、信号处理电路、短路用焊盘、第一开关、第一输出焊盘和输出线之外还包含第一输出电阻、输出开关和第一电阻的半导体芯片（10）；以及第一布线（LD）。也就是说，信号处理电路（MC）将进行信号处理而生成的第一输出信号（DD1）向第一线（L1）送出。第一电阻（R0）的一端连接于第一线，短路用焊盘（P1T）连接于该第一电阻的另一端。此外，第一开关（SW1）的一端连接于第一线。第一输出电阻（RZ0）的一端连接于第一输出焊盘（OT1），输出线（QL）连接于该第一输出电阻的另一端。进而，输出开关（SWp）的一端连接于该输出线，第一开关的另一端连接于该输出开关的另一端。进而，在图11所示的半导体装置中设置有将形成于半导体芯片的上述的短路用焊盘（P1T）和第一输出焊盘（OT1）连接的第一布线（LD）。
附图标记的说明
10 半导体芯片
LD 金属布线
OT1~OTn 输出焊盘
P1T~PnT 短路用焊盘
QL 输出线
SW1~SWn 开关元件
TC 测试电路
TCU 测试控制部
TL 共同输出线。

Claims (19)

1.一种半导体装置，其特征在于，具有：
第一线；
信号处理电路，将进行信号处理而生成的第一输出信号向所述第一线送出；
第一短路用焊盘，连接于所述第一线；
第一输出焊盘；
输出线，连接于所述第一输出焊盘；
半导体芯片，包含第一开关，所述第一开关在接通状态时将所述第一线与所述输出线连接而在关断状态时切断所述第一线与所述输出线的连接；以及
第一布线，在所述半导体芯片的外部将所述第一短路用焊盘与所述第一输出焊盘短路。
2.根据权利要求1所述的半导体装置，还包含安装有半导体芯片的膜状电路基板，其中，
所述第一布线形成于所述膜状电路基板。
3.根据权利要求1所述的半导体装置，其中，所述第一布线为接合线。
4.根据权利要求1所述的半导体装置，其中，
所述半导体装置为包含半导体芯片的晶圆级芯片尺寸封装WLCSP，
所述第一布线为所述WLCSP中的再布线层。
5.一种半导体芯片，具有测试模式和通常模式，包含：
信号处理电路，配置为生成第一~第n输出信号，其中，n为2以上的整数；
第一~第n输出焊盘；
第一~第n输出线，分别将所述信号处理电路与所述第一~第n输出焊盘连接，在所述通常模式下，来自所述信号处理电路的所述第一~第n输出信号分别经由所述第一~第n输出线从所述第一~第n输出焊盘输出；
短路用焊盘，形成于所述第一输出线；
共同输出线，所述共同输出线的一端连接于所述第一输出线；
第一~第n开关，所述第一开关连接在所述短路用焊盘与所述共同输出线之间，第二~第n开关的每一个分别连接在所述第二~第n输出线的对应的一个与所述共同输出线之间，并且，配置为分别根据所述开关的每一个何时被接通以及关断来将所述信号处理电路与所述共同输出线连接以及切断所述信号处理电路与所述共同输出线的连接；以及
测试控制部，配置为：对表示所述测试模式或所述通常模式的测试信号进行接收，在所述测试信号表示所述测试模式的情况下，将所述第一~第n开关依次择一地设定为接通状态，并且，在所述测试信号表示所述通常模式的情况下，将所述第一~第n开关全部固定为关断状态。
6.根据权利要求5所述的半导体芯片，还包含：
共同输出开关，形成于所述共同输出线；以及
接地开关，连接在所述共同输出线的另一端与接地电位之间，其中，
所述测试控制部还配置为：在所述测试信号表示所述测试模式的情况下，将所述共同输出开关设定为接通状态，并且，将所述接地开关设定为关断状态，并且，在所述测试信号表示所述通常模式的情况下，将所述共同输出开关设定为关断状态，并且，将所述接地开关设定为接通状态。
7.根据权利要求5所述的半导体芯片，其中，
所述短路用焊盘为第一短路用焊盘，
所述半导体芯片还包含分别形成于所述第二~第n输出线的第二~第n短路用焊盘。
8.根据权利要求5所述的半导体芯片，还包含：
第一电阻，连接在所述第一输出线与第一短路用焊盘之间；以及
第一输出电阻，连接在所述第一输出线与所述第一输出焊盘之间。
9.根据权利要求8所述的半导体芯片，其中，所述第一电阻的电阻值与所述第一输出电阻的电阻值相等。
10.一种半导体装置，包含：
根据权利要求6所述的半导体芯片；以及
布线，将所述短路用焊盘与所述第一输出焊盘连接。
11.根据权利要求10所述的半导体装置，还包含安装有所述半导体芯片的膜状电路基板，
其中，所述布线形成于所述膜状电路基板。
12.根据权利要求10所述的半导体装置，其中，所述布线为接合线。
13.根据权利要求10所述的半导体装置，其中，
所述半导体装置为包含所述半导体芯片的晶圆级芯片尺寸封装WLCSP，
所述布线为所述WLCSP中的再布线层。
14.根据权利要求10所述的半导体装置，其中，所述短路用焊盘为第一短路用焊盘，
所述半导体装置还包含分别形成于所述第二~第n输出线的第二~第n短路用焊盘。
15.根据权利要求14所述的半导体装置，其中，
所述布线为第一布线，
所述半导体装置还包含第二~第n布线，所述第二~第n布线分别将所述第二~第n短路用焊盘与所述第二~第n输出焊盘连接。
16.根据权利要求10所述的半导体装置，还包含：
第一电阻，连接在所述第一输出线与第一短路用焊盘之间；以及
第一输出电阻，连接在所述第一输出线与所述第一输出焊盘之间。
17.根据权利要求16所述的半导体装置，其中，所述第一电阻的电阻值与所述第一输出电阻的电阻值相等。
18.根据权利要求14所述的半导体装置，还包含：
第一~第n电阻，分别连接在所述第一~第n输出线与所述第一~第n短路用焊盘之间；以及
第一~第n输出电阻，连接在所述第一~第n输出线与所述第一~第n输出焊盘之间，所述第一~第n电阻的每一个的电阻值分别与所述第一~第n输出电阻的对应的一个的电阻值相等。
19.一种半导体芯片的测试方法，所述半导体芯片具有测试模式和通常模式，并且，包含：
信号处理电路，配置为生成第一~第n输出信号，其中，n为2以上的整数；
第一~第n输出焊盘；
第一~第n输出线，分别将所述信号处理电路与所述第一~第n输出焊盘连接，在所述通常模式下，来自所述信号处理电路的所述第一~第n输出信号分别经由所述第一~第n输出线从所述第一~第n输出焊盘输出；
短路用焊盘，形成于所述第一输出线；
共同输出线，一端连接于所述第一输出线；
第一~第n开关，所述第一开关连接在所述短路用焊盘与所述共同输出线之间，所述第二~第n开关的每一个分别连接在所述第二~第n输出线的对应的一个与所述共同输出线之间，并且，配置为分别根据所述开关的每一个何时被接通以及关断来将所述信号处理电路与所述共同输出线连接或切断所述信号处理电路与所述共同输出线的连接；以及
测试控制部，配置为根据接收表示所述测试模式或所述通常模式的测试信号来控制所述第一~第n开关，
所述方法包含：
在测试模式下分别将所述第一~第n开关依次择一地设定为接通状态，从而从所述第一输出焊盘通过时分取得所述第一~第n输出信号，并且，
在通常模式下将所述第一~第n开关全部设定为关断状态，从而在通常模式下分别从所述第一~第n输出焊盘输出所述第一~第n输出信号。
CN201710293925.3A 2016-04-28 2017-04-28 半导体装置、半导体芯片以及半导体芯片的测试方法 Active CN107393842B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016090323A JP6655461B2 (ja) 2016-04-28 2016-04-28 半導体装置、半導体チップ及び半導体チップのテスト方法
JP2016-090323 2016-04-28

Publications (2)

Publication Number Publication Date
CN107393842A CN107393842A (zh) 2017-11-24
CN107393842B true CN107393842B (zh) 2022-05-13

Family

ID=60159078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710293925.3A Active CN107393842B (zh) 2016-04-28 2017-04-28 半导体装置、半导体芯片以及半导体芯片的测试方法

Country Status (3)

Country Link
US (2) US10199292B2 (zh)
JP (1) JP6655461B2 (zh)
CN (1) CN107393842B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016680A (ko) 2018-08-07 2020-02-17 삼성전자주식회사 피크 노이즈를 감소한 테스트 장치, 테스트 방법 및 테스트가 수행되는 반도체 장치
KR20200016681A (ko) * 2018-08-07 2020-02-17 삼성전자주식회사 스택 구조의 다이들을 포함하는 반도체 장치 및 그 테스트 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030579A (zh) * 2006-02-27 2007-09-05 夏普株式会社 半导体晶片、半导体芯片、半导体器件及晶片测试方法
CN101088152A (zh) * 2004-12-28 2007-12-12 罗姆股份有限公司 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置
JP2009283743A (ja) * 2008-05-23 2009-12-03 Renesas Technology Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895163B2 (ja) * 2001-11-29 2007-03-22 富士通株式会社 液晶パネルドライバ装置
US7579689B2 (en) * 2006-01-31 2009-08-25 Mediatek Inc. Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package
JP6574629B2 (ja) * 2015-07-24 2019-09-11 ラピスセミコンダクタ株式会社 表示ドライバ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101088152A (zh) * 2004-12-28 2007-12-12 罗姆股份有限公司 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置
CN101030579A (zh) * 2006-02-27 2007-09-05 夏普株式会社 半导体晶片、半导体芯片、半导体器件及晶片测试方法
JP2009283743A (ja) * 2008-05-23 2009-12-03 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
CN107393842A (zh) 2017-11-24
JP6655461B2 (ja) 2020-02-26
US10199292B2 (en) 2019-02-05
US10600698B2 (en) 2020-03-24
US20170316990A1 (en) 2017-11-02
US20190148249A1 (en) 2019-05-16
JP2017199833A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
US8461670B2 (en) Semiconductor component and method of manufacture
US7965095B2 (en) Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device
JP4726679B2 (ja) 半導体試験方法および半導体装置
US20060232292A1 (en) Semiconductor integrated circuit and method for testing connection state between semiconductor integrated circuits
US9391447B2 (en) Interposer to regulate current for wafer test tooling
US20130141124A1 (en) Test method of driving apparatus and circuit testing interface thereof
US20170350933A1 (en) Semiconductor device and multi-chip module
CN107393842B (zh) 半导体装置、半导体芯片以及半导体芯片的测试方法
US8169230B2 (en) Semiconductor device and method of testing the same
US7616417B2 (en) Semiconductor device including protection circuit and switch circuit and its testing method
US20100103573A1 (en) Semiconductor package having electrostatic protection circuit for semiconductor package including multiple semiconductor chips
US20080093597A1 (en) Semiconductor device
US7183671B2 (en) Semiconductor device and method for producing the same
KR101086519B1 (ko) 집적 회로 다이의 내부 신호 패드로의 접근 제공 방법 및패키지 집적 회로
JP2012163466A (ja) 半導体装置
US8330483B2 (en) Semiconductor device to detect abnormal leakage current caused by a defect
US9899312B2 (en) Isolating electric paths in semiconductor device packages
US20040051098A1 (en) Method and structure for temporarily isolating a die from a common conductor to facilitate wafer level testing
US20100327915A1 (en) Semiconductor device and method for resetting the same
JP7392533B2 (ja) 検査システム
US20220359318A1 (en) Integrated circuit
US11573260B2 (en) Electronic device comprising wire links
JP2007234816A (ja) 半導体装置
US20100052767A1 (en) Semiconductor module
EP4360127A1 (en) Apparatus and method for setting a precise voltage on test circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant