JP2013125971A - 半導体装置の製造のための複合ウェハ - Google Patents
半導体装置の製造のための複合ウェハ Download PDFInfo
- Publication number
- JP2013125971A JP2013125971A JP2012273332A JP2012273332A JP2013125971A JP 2013125971 A JP2013125971 A JP 2013125971A JP 2012273332 A JP2012273332 A JP 2012273332A JP 2012273332 A JP2012273332 A JP 2012273332A JP 2013125971 A JP2013125971 A JP 2013125971A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- carrier substrate
- nitride
- thickness
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000002131 composite material Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 163
- 239000000463 material Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 42
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 18
- 239000010980 sapphire Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052582 BN Inorganic materials 0.000 claims description 5
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 5
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- 239000010432 diamond Substances 0.000 claims description 5
- 229910003460 diamond Inorganic materials 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 57
- 239000010410 layer Substances 0.000 description 23
- 238000000926 separation method Methods 0.000 description 21
- 238000005520 cutting process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
- Y10T428/2495—Thickness [relative or absolute]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】製造工程での薄いウエーハの機械的支持方法を提供する。
【解決手段】複合ウェハは、垂直方向の第1の厚みおよび上面を有する第1の基板を含み、上面は、後の半導体材料エピタキシャル堆積のための状態に準備されている。第1の基板の下にキャリア基板102が配置される。キャリア基板102は、垂直方向の第1の厚みよりも大きい垂直方向の第2の厚みを有する。中間層が、第1の基板をキャリア基板に接合する。
【選択図】図1D
【解決手段】複合ウェハは、垂直方向の第1の厚みおよび上面を有する第1の基板を含み、上面は、後の半導体材料エピタキシャル堆積のための状態に準備されている。第1の基板の下にキャリア基板102が配置される。キャリア基板102は、垂直方向の第1の厚みよりも大きい垂直方向の第2の厚みを有する。中間層が、第1の基板をキャリア基板に接合する。
【選択図】図1D
Description
発明の詳細な説明
技術分野
本発明は一般に、基板上に半導体装置を製造するための半導体装置構造およびプロセスに関し、より特定的には、複合ウェハを利用して化合物半導体装置を製作する装置および方法に関する。
技術分野
本発明は一般に、基板上に半導体装置を製造するための半導体装置構造およびプロセスに関し、より特定的には、複合ウェハを利用して化合物半導体装置を製作する装置および方法に関する。
背景
フロントエンドオブライン(front-end-of-line: FEOL)処理とは、たとえばシリコンまたは窒化物系化合物半導体材料などの半導体材料中に電子装置(トランジスタなど)を直接形成することである。半導体材料は通常、ウェハと称される薄い円盤上に形成される。バックエンドオブライン(back-end-of-line: BEOL)処理とは、ウェハの表面上で個々の装置を金属(たとえばパターニングラインまたはトレース)と相互接続させる、製作プロセスの第二部である。BEOL処理の後、製造後処理(一般にバックエンド処理とも称される)を行う。バックエンド処理工程は典型的に、ウェハテスト、ウェハ裏面研削(裏面ラップ仕上げまたはウェハ薄板化とも称される)、ダイ分離、ダイ試験、パッケージング、および最終の装置試験を含む。
フロントエンドオブライン(front-end-of-line: FEOL)処理とは、たとえばシリコンまたは窒化物系化合物半導体材料などの半導体材料中に電子装置(トランジスタなど)を直接形成することである。半導体材料は通常、ウェハと称される薄い円盤上に形成される。バックエンドオブライン(back-end-of-line: BEOL)処理とは、ウェハの表面上で個々の装置を金属(たとえばパターニングラインまたはトレース)と相互接続させる、製作プロセスの第二部である。BEOL処理の後、製造後処理(一般にバックエンド処理とも称される)を行う。バックエンド処理工程は典型的に、ウェハテスト、ウェハ裏面研削(裏面ラップ仕上げまたはウェハ薄板化とも称される)、ダイ分離、ダイ試験、パッケージング、および最終の装置試験を含む。
ほとんどの場合、半導体ウェハは、FEOLおよびBEOL処理時の機械的安定性を確保する厚みを有して製作される。材料の種類にもよるが、たとえば、約650〜750μmの厚みを有する直径4インチのウェハは通常、高温処理工程時の割れや反りを回避するのに十分な安定性を提供する。ウェハ裏面研削は、ウェハの厚みを減少させてダイ分離をより容易にし、かつ集積回路(IC)の高密度パッケージングを可能にする、バックエンド処理工程である。ダイ分離では、個々のダイまたはマイクロチップを単体化する。この分離プロセスは典型的に、(たとえばレーザを用いて)ウェハを機械的に切削またはウェハに刻みを付けた後、スクライブラインに沿ってウェハを切断して個々のダイを分離することを含む。
特に明記しない限りさまざまな図面全体にわたって同様の参照番号は同様の部分を指す以下の図面を参照して、本発明の非限定的および非網羅的な実施例を説明する。
図面のいくつかの図全体にわたって、対応する参照符号は対応する構成要素を示す。当業者であれば、図中の要素は簡単および明確にするために図示されており、必ずしも同じ割合で描かれているとは限らないことを認識するであろう。たとえば、図中のいくつかの要素の寸法は、本発明のさまざまな実施例をよりよく理解する助けとなるように、他の要素に対して誇張されていることがある。また、本発明のこれらのさまざまな実施例をより見やすくするために、商業的に実現可能な実施例において有用または必要な、一般的であるがよく理解された要素は描かれていない場合が多い。
以下の説明では、本発明の完全な理解を提供するために多数の特定的な詳細を記載する。しかし、本発明を実行するのに特定的な詳細を用いる必要はないことが当業者にとって明らかになるであろう。他の例では、本発明を不明瞭にするのを避けるために周知の材料または方法は詳細に説明していない。
本明細書全体にわたって「一実施例」、「実施例」、「一例」または「例」と記載する場合、その実施例または例に関連して説明する特定の特徴、構造または特性が本発明の少なくとも一実施例に含まれることを意味する。したがって、本明細書全体にわたってさまざまな箇所で「一実施例において」、「実施例において」、「一例」または「例」という語句が出てきたとしても、必ずしもすべてが同一の実施例または例を指しているとは限らない。さらに、特定の特徴、構造または特性を、1つ以上の実施例または例において任意の好適な組合せおよび/または下位の組合せにおいて組合わすことができる。特定の特徴、構造または特性は、集積回路、電子回路、組合せた論理回路、または所望の機能性を提供する他の好適な構成要素に含まれ得る。また、ここに提供される図面は当業者に説明するためのものであり、図面は必ずしも同じ割合で描かれているとは限らないことが認識される。
ここに用いられるように、ウェハとは、個別の半導体部品、集積回路(IC)、および他の超小型電子装置の製造に用いられる、シリコンまたはサファイア結晶などのバルク材料の薄片である。ウェハは典型的に円形の薄片に形成され、一般に、たとえば6、9、12インチなどの一定の直径のバルクブール(球)を平行に切削することによって得られる。ウェハは結晶質または非結晶質であり得る。結晶ウェハは特定的な結晶配向を有する。ウェハは基板または土台となり、この上に、エピタキシャル材料成長、ドーピング、イオン注入、エッチング、さまざまな材料の堆積、およびフォトリソグラフィパターニングなどの多くの製造プロセス工程の結果、トランジスタ、ダイオード、およびICなどの超小型電子装置が形成される。超小型電子装置(たとえばIC)は一般に、ウェハ全体にわたって配置された個々のダイの形態で複製される。
本開示内容の文脈では、基板は半導体、電気絶縁体材料、または金属のいずれかであり得る。製造プロセスに利用される基板の種類は典型的に、機械的強度、伝導率または電気絶縁性、光電用途における無線周波数信号吸収および/または透過性、ならびに熱伝導率や費用などの、用途の要件に依存する。一実施例では、キャリア基板とは、別の基板またはウェハに接合されたウェハを指す。
サファイアは、窒化ホウ素、窒化アルミニウム、窒化ガリウム、窒化インジウム、およびそれらの三元、四元等の合金などの窒化物材料のエピタキシャル成長のために最も一般に用いられる基板材料の1つである。窒化物系装置については、FEOLおよびBEOL処理工程では典型的に、サファイア基板の厚みは300〜650μmの範囲内にあることが要求される。一方、確実なダイ分離のためには、サファイア基板の厚みを、たとえば約150μmまで大幅に減少させなければならない。このプロセスは一般に基板薄板化と称される。しかし、サファイアは非常に硬質の材料である(モース硬さスケールで9.0)。サファイアは硬質なため、切削、刻み付け、研磨、裏面ラップ仕上げおよび/または研削などの機械的処理が困難である。基板薄板化の際にウェハが割れることはウェハ全体の損失と同じであり得、歩留まり損失が高くなり、バックエンド費用が全体的に増加し得る。したがって、基板薄板化およびダイ分離は、窒化物材料系装置およびICのバックエンド処理における重要な課題である。
本発明の実施例に従って、半導体装置を製造するために複合基板を利用する。一例では、複合基板は、比較的薄い基板にウェハ接合されたキャリア基板を含む。装置を製造する際、キャリア基板と薄基板とを合わせた厚みは、複合ウェハが割れずにFEOLおよびBEOL処理工程に耐え得るような安全な取扱いに十分の厚みである。換言すれば、キャリア基板は、製造プロセス時に薄基板に機械的支持を提供する。一実施例では、FEOLおよびBEOL処理工程の後であるがダイ分離の前に、薄基板からキャリア基板を除去する。別の実施例では、ダイ分離の後に、薄基板からキャリア基板を除去してもよい。このように、本発明の実施例では従来の基板薄板化のプロセスが無いため、歩留まり損失および全体的なバックエンド費用を減少させることができる。
図1A〜図1Dは、製造プロセスのさまざまな段階における例示的な半導体ウェハ構造の断面側面図であり、キャリア基板102、薄基板104、中間層106、および集積装置108を含む。集積装置108は、ドーピング、イオン注入、エッチング、さまざまな材料の堆積、およびフォトリソグラフィパターニングなどの多くの製造プロセス工程の結果として形成される、トランジスタ、ダイオード、集積回路(IC)などの超小型電子装置を含み得る。
たとえば、図1Aは、キャリア基板102に取付けられている(すなわちウェハ接合されている)薄基板104(結晶質または多結晶質)を示す。薄基板104は、底面105および上面101を有して示される。一実施例では、薄基板104は、約50〜250μmの範囲内の厚みを有するサファイア材料製のウェハを含む。他の実施例では、薄基板104は、窒化ホウ素、窒化アルミニウム、窒化ガリウム、窒化インジウム、およびそれらの三元、四元等の合金などの窒化物系半導体材料を含む。さらなる実施例では、薄基板104は、ダイアモンド、炭化珪素、または酸化亜鉛などの材料を含み得る。薄基板104の底面105は、キャリア基板102の上面103に接合されて示される。キャリア基板102は、FEOLおよびBEOL処理工程時に、薄基板104に強固で安定した機械的支持構造を提供する。
さまざまな実施例では、キャリア基板102は、結晶または多結晶材料製のウェハを含む。示される実施例では、キャリア基板102は、薄基板104よりもかなり大きい厚みを有する。キャリア基板102に利用可能な材料の例として、サファイア、シリコン、銅、窒化物系材料、ダイアモンド、炭化珪素、酸化亜鉛、グラファイト、または製造プロセス時に機械的安定性を提供する他の好適な材料が含まれる。キャリア基板102に利用可能な材料は、費用、取扱容易性、入手可能性、硬度(機械的強度)、薄基板104との熱−機械適合性(すなわち熱膨張係数の一致)、およびダイ分離技術に対する耐性などの、多数の異なる考慮すべき事項に基づいて選択され得る。
一実施例では、キャリア基板102に用いられる材料の熱膨張係数は、薄基板104に用いられる材料の熱膨張係数と実質的に一致する。別の実施例では、キャリア基板102に用いられる材料は、薄基板104の材料と同じであってもよい。別の実施例では、キャリア基板102および基板104の熱膨張係数は等しくなくてもよいし、一致していなくてもよい。さらに、キャリア基板102のウェハ直径は、薄基板104のウェハ直径と実質的に等しくてもよいし、それより大きくてもよい。半導体処理技術の当業者であれば、本発明の一定の実施例では、半導体装置製造サイクルの最後にキャリア基板102を回収して再利用できることを認識するであろう。
さまざまな実施例では、キャリア基板102は、複合ウェハ構造に十分な機械的強度を提供する厚みを有する。換言すれば、キャリア基板102と薄基板104とを合わせた厚みの合計は、FEOLおよびBEOL処理工程時に機械的に安定した構造を提供するのに十分であるべきである。一例では、キャリア基板102は、約300μm〜1200μmの範囲内の厚みを有するシリコンまたはサファイアを含み、薄基板104は、約50〜250μmの範囲内の厚みを有するサファイアを含む。
(矢印で示されるような)薄基板104へのキャリア基板102の接合は、直接接合、接着接合、プラズマ活性化接合、陽極接合、共晶接合、ガラスフリット接合、熱圧着および反応性接合法を含む、さまざまな公知のウェハ接合技術を用いて行うことができる。一例として、接合は、キャリア基板102を薄基板104に機械的に押付けることによって達成することができる。または、底面105と上面103とが直接接触するように、薄基板104をキャリア基板102の上に積重ねてもよい。その後、キャリア基板102と薄基板104との間に堅固な接合を形成するのに十分な時間だけ、積重ねを高温アニールに曝す。
接合は、ファンデルワールス力(水素結合としても公知)によって、または接合すべきウェハの表面層の材料の相互浸透(共晶接合)によって達成することができる。この後者の接合法では、ともに接合される表面は極端に平坦であるべきであり、これはたとえば化学機械研磨(CMP)によって達成することができる。強固な接合を達成するのに必要な圧力および温度はウェハの材料によって異なり得、通常は摂氏200〜600度である。キャリア基板102と薄基板104とを接合した結果は、複合ウェハ(基板)と称され得る。
さらに図1Bに示すように、中間層106を用いてキャリア基板102を薄基板104にウェハ接合してもよい。中間層106は、薄基板104の底面105をキャリア基板102の上面103に付ける。キャリア基板102がシリコンまたはサファイアを含み、薄基板104がサファイアを含む一例では、第1工程として、二酸化珪素の薄層(0.01〜1マイクロメートル)をキャリア基板102および薄基板104の一方または両方に堆積するか、熱成長させることができる。次に、キャリア基板102の上面103を薄基板104の底面105に接触させる。その後、約900〜1200℃で数時間アニールを行って2枚の基板を接合することによって、単一の複合ウェハ107を形成する。この例では、二酸化珪素を含む中間層106が底面105を上面103に接合する。
他の実施例では、キャリア基板102を薄基板104に取付けるために利用される特定のウェハ接合技術(たとえば陽極接合)によっては、中間層106は形成されないか、必要としない場合もあることが認識される。
中間層106として使用可能な他の材料の例として、エポキシ(接着接合)、酸化アルミニウム、ガラスフリット、はんだ、ポリマー、またはキャリア基板102と薄基板104との頑丈な接合を形成するのに好適な任意の他の材料が含まれる。
図1Bに示すように、複合ウェハ107はキャリア基板102、中間層106、および薄基板104を含む。複合ウェハ107をその後の半導体材料エピタキシャル堆積のために準備するために、上面101を適切に準備すべきである。換言すれば、上面101は、製造する半導体装置の活性領域を形成するために用いられる、後のエピタキシャル処理工程の準備ができているような準備状態にあるべきである。たとえば、上面101に対して機械的および/または化学的研磨を行うことによって、エピタキシャル堆積に好適な、極端に平坦な(たとえば原子的に平坦な)表面を作ってもよい。または、他の実施例では、エピタキシャル層の形成に利用される材料の種類および処理工程の種類によっては、上面を粗くしてもよい。
図1Cは、FEOLおよびBEOL処理工程の完了後の複合基板107を示しており、薄基板106上に直接配置された半導体装置108が製造されている。半導体装置108は典型的に、平面構造および/またはメサ構造形成、不純物の堆積/拡散、エッチング、絶縁、表面準備、金属化、パターニングなどを含み得る製造プロセスにかけられた、さまざまなエピタキシャル層(たとえばヘテロ構造)を含む。一実施例では、半導体装置108は、窒化物系の電子および/または光電半導体装置を含む。特定的な例では、半導体装置108は、窒化ガリウム(GaN)装置構造を含む。
本発明の実施例では、図1Dに示すように、半導体装置108の形成の後であるがダイ分離の前に、薄基板104からキャリア基板102を取外すか、ディボンディング(剥離)する。上述のように、剥離は、用いられる特定の方法および/または中間層の使用にかかわらず、薄基板104からキャリア基板102を取外すプロセスである。図1Dに示す例では、剥離によって中間層106が除去される。剥離は、キャリア基板102、薄基板104および半導体装置108をそのまま残しておきつつ中間層材料106を選択的に除去する、化学溶液中のウェットエッチングなどの技術を含み得る。レーザリフトオフを用いて中間層106を除去してもよい。
さらに他の実施例では、薄基板104からキャリア基板102を剥離するが薄基板104および半導体装置108をそのまま残しておく化学的、機械的、または任意の他の好適な方法によって、キャリア基板102を破壊してもよい。キャリア基板102を剥離時に破壊しない実施例では、キャリア基板102を別の複合ウェハ構造に再利用できる(たとえば別の薄基板に取付けることができる)。
中間層を用いずにキャリア基板102と薄基板104とを接合した場合、他の分離技術を利用してもよい。たとえば、方向付けられた機械力を印加することによる機械的分離(「ナイフブレード」法)を利用してもよいし、局所加熱法(レーザリフトオフ)を適用してもよい。
剥離に続いて、半導体装置108を含む個々のダイを互いに分離することができる。ダイ分離は、たとえばレーザスクライブなどの多数の公知の技術のいずれかによって実行することができる。
図2A〜図2Dは、製造プロセスのさまざまな段階における別の例示的な半導体ウェハ構造の断面側面図である。図2A〜図2Dは、基板204の底面にコンタクト層をさらに追加した縦型装置を示す。図2Aは、図1Cに関連して説明したのと同じ態様で製造した複合ウェハ207(キャリア基板202、中間層206、および薄基板204を含む)ならびに半導体装置208の一例を示す。図2Bは、図1Dに関連して説明したのと同じ態様でキャリア基板202から剥離された薄基板204を示す。図2A〜図2Dに示す同様の名称および番号の要素は、上述のように結合および機能する。
図2Cは、薄基板204の底面205へのコンタクト層210の取付けまたは形成を示す断面側面図である。図示されるように、コンタクト層210の上面209を(矢印で示すように)薄基板204の底面205に取付ける。一実施例では、コンタクト層210は、薄基板204の半導体材料への電気的接続を提供する金属電極を含む。コンタクト層210は、通常の金属堆積技術を利用して形成することができる。図2Dは、薄基板204の底面205にコンタクト層210を形成した後に得られる装置構造を示す。
図3Aは、ダイ分離プロセスの一部として溝312を形成した後の、図1Cに示す例示的な半導体ウェハ構造の断面側面図である。図3Aおよび図3Bに示す同様の名称および番号の要素は、上述のように結合および機能する。図示されるように、溝312は、半導体装置308の垂直方向の全厚みを貫通して薄基板304の一部にまで延在することによって、複数の半導体ダイ314を個別化する。ダイ314の各々は、別個の半導体電子または光電装置を含み得る。溝312は、ダイシング、レーザスクライブ、研削、エッチングなどを含む多数の公知の方法のいずれかで形成することができる。図3Bは、上述の分離プロセスの後に薄基板304から分離したキャリア基板302を示す。この時点で、薄基板304を、その後の溝312の各々との垂直方向の位置合せによって切断することによって、パッケージング前に半導体ダイ314を互いに完全に分離することができる。他の実施例では、ダイ分離プロセスの前に、薄基板304の底面にコンタクト金属層を形成してもよい。
図4Aおよび図4Bは、別のダイ分離プロセスの一部として溝412を形成した後の、図1Dに示す例示的な半導体ウェハ構造の断面側面図である。図4Aおよび図4Bに示す同様の名称および番号の要素は、上述のように結合および機能する。この例では、溝412の形成後(図3Aに示すように)ではなく形成前に、薄基板404からキャリア基板402を分離する。上述の技術のいずれかを用いて溝412を形成し、個々のダイ414を分離することができる。
要約書に記載されていることを含む本発明の図示した例の上記の説明は、網羅的であること、または開示した厳密な形態に限定することを意図するものではない。本発明の特定的な実施例および例を例示目的でここに説明したが、本発明のより広範な思想および範囲から逸脱することなく、さまざまな同等の変更が可能である。実際、特定の例示的な厚み、材料の種類、処理工程などは説明のために提供されていること、ならびに本発明の教示内容に従って他の値も他の実施例および例において使用可能であることが認識される。これらの変更は、上記の詳細な説明に鑑みて本発明の例に加えられ得る。以下の請求項で用いられる用語は、明細書および請求項に開示される特定的な実施例に本発明を限定すると解釈してはならない。むしろ、範囲は、請求項解釈の確立された教義に従って解釈されるべき以下の請求項によって完全に判断されるべきである。したがって、本明細書および図面は限定的ではなく例示的であると見なされるべきである。
Claims (28)
- 複合ウェハであって、
垂直方向の第1の厚みおよび上面を有する第1の基板を備え、前記上面は、後の半導体材料エピタキシャル堆積のための状態に準備されており、前記複合ウェハはさらに、
前記第1の基板の下に配置されたキャリア基板を備え、前記キャリア基板は、垂直方向の前記第1の厚みよりも大きい垂直方向の第2の厚みを有し、前記複合ウェハはさらに、
前記第1の基板を前記キャリア基板に接合する中間層を備える、複合ウェハ。 - 前記第1の厚みは約100〜200μmの範囲内にある、請求項1に記載の複合ウェハ。
- 前記第2の厚みは約400μm以上である、請求項1に記載の複合ウェハ。
- 前記第1の基板はサファイアを含む、請求項1に記載の複合ウェハ。
- 前記キャリア基板は、サファイア、シリコン、炭化珪素、ダイアモンド、窒化ガリウム、窒化アルミニウム、窒化ホウ素、および酸化亜鉛からなるグループから選択される、請求項1に記載の複合ウェハ。
- 前記上面は研磨された状態にある、請求項1に記載の複合ウェハ。
- 第1の基板をキャリア基板に接合するステップを備え、前記第1の基板は、上面を有し、第1の材料の種類であり、第1の厚みを有し、前記キャリア基板は、第2の材料の種類であり、前記第1の厚みよりも大きい第2の厚みを有し、さらに、
前記第1の基板の上に1つ以上の窒化物層を形成するステップと、
前記1つ以上の窒化物層の中に窒化物系半導体装置を製造するステップとを備える、方法。 - 前記キャリア基板を剥離するステップをさらに備える、請求項7に記載の方法。
- 前記接合するステップは、前記第1の基板と前記キャリア基板との間に、前記キャリア基板を前記第1の基板に接合する中間層を形成するステップを含む、請求項7に記載の方法。
- 前記中間層は二酸化珪素を含む、請求項9に記載の方法。
- 前記第1の基板はサファイアを含み、前記第1の厚みは約100〜200μmの範囲内にある、請求項7に記載の方法。
- 前記第2の厚みは約400μm以上である、請求項7に記載の方法。
- 前記キャリア基板は、サファイア、シリコン、炭化珪素、ダイアモンド、窒化ガリウム、窒化アルミニウム、窒化ホウ素、および酸化亜鉛からなるグループから選択される、請求項7に記載の方法。
- 前記剥離するステップは、、化学溶液中のウェットエッチングを実行するステップを含む、請求項8に記載の方法。
- 前記窒化物系半導体装置はウェハの個々のダイの上に形成され、
前記剥離するステップの前に、前記個々のダイを分離するステップをさらに備える、請求項8に記載の方法。 - 前記窒化物系半導体装置はウェハの個々のダイの上に形成され、
前記剥離するステップの後に、前記個々のダイを分離するステップをさらに備える、請求項8に記載の方法。 - 前記1つ以上の窒化物層を形成するステップの前に、前記第1の基板の前記上面を研磨するステップをさらに備える、請求項7に記載の方法。
- 前記上面を研磨するステップによって、原子的に平坦な上面が得られる、請求項17に記載の方法。
- 第1の基板およびキャリア基板を提供するステップを備え、前記第1の基板は、第1の材料の種類であり、100〜200μmの範囲内にある第1の厚みを有し、前記キャリア基板は、第2の材料の種類であり、少なくとも350μmの第2の厚みを有し、さらに、
前記第1の基板を前記キャリア基板に接合するステップを備える、方法。 - 前記接合するステップは、前記第1の基板と前記キャリア基板との間に中間層材料を形成するステップを含み、前記中間層材料は、前記第1の基板および前記キャリア基板の両方に付着する、請求項19に記載の方法。
- 前記接合するステップは、前記第1の基板を前記キャリア基板に接着剤で付けるステップを含む、請求項19に記載の方法。
- 前記第1および第2の材料の種類は、互いに実質的に一致する第1および第2の熱膨張係数をそれぞれ有する、請求項19に記載の方法。
- 前記第1の材料の種類は、サファイア、ダイアモンド、窒化ガリウム、窒化アルミニウム、窒化ホウ素、炭化珪素、および酸化亜鉛からなるグループから選択される、請求項19に記載の方法。
- 前記第2の材料の種類は、シリコン、サファイア、および銅からなるグループから選択される、請求項19に記載の方法。
- 前記第1の基板の上に窒化物系半導体装置を製造するステップをさらに備える、請求項19に記載の方法。
- 前記キャリア基板から前記第1の基板を剥離するステップをさらに備える、請求項19に記載の方法。
- 前記窒化物系半導体装置は複数のダイとして製造され、
前記キャリア基板から前記第1の基板を剥離するステップと、
前記ダイの各々を個別化するステップとをさらに備える、請求項25に記載の方法。 - 前記窒化物系半導体装置は複数のダイとして製造され、
前記ダイの各々を個別化するステップと、
個別化した前記ダイの各々について、前記キャリア基板から前記第1の基板を剥離するステップとをさらに備える、請求項25に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/374,206 | 2011-12-15 | ||
US13/374,206 US8940620B2 (en) | 2011-12-15 | 2011-12-15 | Composite wafer for fabrication of semiconductor devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013125971A true JP2013125971A (ja) | 2013-06-24 |
Family
ID=47427208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012273332A Pending JP2013125971A (ja) | 2011-12-15 | 2012-12-14 | 半導体装置の製造のための複合ウェハ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8940620B2 (ja) |
EP (1) | EP2605269A3 (ja) |
JP (1) | JP2013125971A (ja) |
CN (1) | CN103165625A (ja) |
TW (1) | TW201342494A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109427563A (zh) * | 2017-08-25 | 2019-03-05 | 英飞凌科技股份有限公司 | 碳化硅器件和用于制造碳化硅器件的方法 |
WO2021157825A1 (ko) * | 2020-02-07 | 2021-08-12 | 알에프에이치아이씨 주식회사 | 질화갈륨/다이아몬드 웨이퍼 |
KR102601702B1 (ko) * | 2022-10-31 | 2023-11-13 | 웨이브로드 주식회사 | 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 |
KR102649711B1 (ko) * | 2022-12-02 | 2024-03-20 | 웨이브로드 주식회사 | 초박형 반도체 다이의 제조 방법 |
WO2024096487A1 (ko) * | 2022-10-31 | 2024-05-10 | 웨이브로드 주식회사 | 반도체 성장용 템플릿을 이용한 반도체 소자 제조 방법 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
FR2995136B1 (fr) | 2012-09-04 | 2015-06-26 | Soitec Silicon On Insulator | Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin |
US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
US10224307B2 (en) * | 2015-07-14 | 2019-03-05 | Goertek, Inc. | Assembling method, manufacturing method, device and electronic apparatus of flip-die |
US10410883B2 (en) * | 2016-06-01 | 2019-09-10 | Corning Incorporated | Articles and methods of forming vias in substrates |
CN107958839B (zh) * | 2016-10-18 | 2020-09-29 | 上海新昇半导体科技有限公司 | 晶圆键合方法及其键合装置 |
CN112567495B (zh) * | 2018-06-29 | 2023-04-11 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
CN109860049B (zh) * | 2019-03-22 | 2020-10-09 | 西安交通大学 | 一种金刚石基氮化镓高电子迁移率晶体管异质集成方法 |
KR20210120058A (ko) * | 2019-04-19 | 2021-10-06 | 푸졘 징안 옵토일렉트로닉스 컴퍼니 리미티드 | 광전 반도체칩의 제조 방법 및 이에 사용되는 본딩 웨이퍼 |
CN111952151A (zh) * | 2020-07-28 | 2020-11-17 | 苏州赛万玉山智能科技有限公司 | 半导体复合晶圆及制造方法 |
TWI783497B (zh) * | 2021-05-25 | 2022-11-11 | 鴻創應用科技有限公司 | 碳化矽複合晶圓及其製造方法 |
CN113690183B (zh) * | 2021-07-06 | 2024-06-25 | 华为数字能源技术有限公司 | 晶圆的减薄方法 |
Family Cites Families (135)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL167277C (nl) | 1970-08-29 | 1981-11-16 | Philips Nv | Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting. |
US4142195A (en) | 1976-03-22 | 1979-02-27 | Rca Corporation | Schottky barrier semiconductor device and method of making same |
US4408216A (en) | 1978-06-02 | 1983-10-04 | International Rectifier Corporation | Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range |
NL184551C (nl) | 1978-07-24 | 1989-08-16 | Philips Nv | Veldeffekttransistor met geisoleerde stuurelektrode. |
FR2517883A1 (fr) | 1981-12-09 | 1983-06-10 | Thomson Csf | Dispositif semi-conducteur a faible capacite parasite muni de connexions externes prises au moyen de poutres |
US4543595A (en) | 1982-05-20 | 1985-09-24 | Fairchild Camera And Instrument Corporation | Bipolar memory cell |
GB2137412B (en) | 1983-03-15 | 1987-03-04 | Standard Telephones Cables Ltd | Semiconductor device |
US4967243A (en) | 1988-07-19 | 1990-10-30 | General Electric Company | Power transistor structure with high speed integral antiparallel Schottky diode |
US4946547A (en) | 1989-10-13 | 1990-08-07 | Cree Research, Inc. | Method of preparing silicon carbide surfaces for crystal growth |
US5200022A (en) | 1990-10-03 | 1993-04-06 | Cree Research, Inc. | Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product |
EP0576566B1 (en) | 1991-03-18 | 1999-05-26 | Trustees Of Boston University | A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films |
US5221413A (en) | 1991-04-24 | 1993-06-22 | At&T Bell Laboratories | Method for making low defect density semiconductor heterostructure and devices made thereby |
CA2120610C (en) | 1992-08-07 | 1999-03-02 | Hideaki Imai | Nitride based semiconductor device and manufacture thereof |
EP1450415A3 (en) | 1993-04-28 | 2005-05-04 | Nichia Corporation | Gallium nitride-based III-V group compound semiconductor device |
DE69531849T2 (de) | 1994-05-30 | 2004-08-05 | Canon K.K. | Wiederaufladbare Lithiumbatterie |
JP3495814B2 (ja) | 1994-05-30 | 2004-02-09 | キヤノン株式会社 | 電池用電極及び該電極を有するリチウム二次電池 |
US6078090A (en) | 1997-04-02 | 2000-06-20 | Siliconix Incorporated | Trench-gated Schottky diode with integral clamping diode |
WO1996041906A1 (en) | 1995-06-13 | 1996-12-27 | Advanced Technology Materials, Inc. | Bulk single crystal gallium nitride and method of making same |
US5689128A (en) | 1995-08-21 | 1997-11-18 | Siliconix Incorporated | High density trenched DMOS transistor |
US5874747A (en) | 1996-02-05 | 1999-02-23 | Advanced Technology Materials, Inc. | High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same |
JP3742144B2 (ja) | 1996-05-08 | 2006-02-01 | ソニー株式会社 | 非水電解液二次電池及び非水電解液二次電池用の平面状集電体 |
US5612567A (en) | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
US5741724A (en) | 1996-12-27 | 1998-04-21 | Motorola | Method of growing gallium nitride on a spinel substrate |
JP3491492B2 (ja) | 1997-04-09 | 2004-01-26 | 松下電器産業株式会社 | 窒化ガリウム結晶の製造方法 |
US5785606A (en) | 1997-05-02 | 1998-07-28 | Marquez; Ruben L. | Method of playing multiple hand card game |
US6239033B1 (en) | 1998-05-28 | 2001-05-29 | Sony Corporation | Manufacturing method of semiconductor device |
DE19723176C1 (de) | 1997-06-03 | 1998-08-27 | Daimler Benz Ag | Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung |
JP2002511831A (ja) | 1997-07-03 | 2002-04-16 | シービーエル テクノロジーズ | エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償 |
JP3505357B2 (ja) | 1997-07-16 | 2004-03-08 | 株式会社東芝 | 窒化ガリウム系半導体素子およびその製造方法 |
JP4453111B2 (ja) | 1997-10-27 | 2010-04-21 | 三菱化学株式会社 | 負極材料とその製造方法、負極活物質、および非水系二次電池 |
JP3500281B2 (ja) | 1997-11-05 | 2004-02-23 | 株式会社東芝 | 窒化ガリウム系半導体素子およびその製造方法 |
JP3036495B2 (ja) | 1997-11-07 | 2000-04-24 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の製造方法 |
US6608327B1 (en) | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
JP2948205B1 (ja) | 1998-05-25 | 1999-09-13 | 花王株式会社 | 二次電池用負極の製造方法 |
JP4352473B2 (ja) * | 1998-06-26 | 2009-10-28 | ソニー株式会社 | 半導体装置の製造方法 |
JP2000150535A (ja) | 1998-11-09 | 2000-05-30 | Fujitsu Quantum Device Kk | 電界効果トランジスタとその製造方法 |
US6331450B1 (en) | 1998-12-22 | 2001-12-18 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device using group III nitride compound |
US6252288B1 (en) | 1999-01-19 | 2001-06-26 | Rockwell Science Center, Llc | High power trench-based rectifier with improved reverse breakdown characteristic |
US20010001494A1 (en) | 1999-04-01 | 2001-05-24 | Christopher B. Kocon | Power trench mos-gated device and process for forming same |
US6389051B1 (en) | 1999-04-09 | 2002-05-14 | Xerox Corporation | Structure and method for asymmetric waveguide nitride laser diode |
US7084456B2 (en) | 1999-05-25 | 2006-08-01 | Advanced Analogic Technologies, Inc. | Trench MOSFET with recessed clamping diode using graded doping |
US6291298B1 (en) | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
US6252258B1 (en) | 1999-08-10 | 2001-06-26 | Rockwell Science Center Llc | High power rectifier |
US6211018B1 (en) | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
JP4412827B2 (ja) | 1999-08-20 | 2010-02-10 | シャープ株式会社 | 窒化物半導体厚膜基板 |
JP3702224B2 (ja) | 1999-10-22 | 2005-10-05 | 三洋電機株式会社 | リチウム二次電池用電極の製造方法 |
JP3733067B2 (ja) | 1999-10-22 | 2006-01-11 | 三洋電機株式会社 | リチウム電池用電極及びリチウム二次電池 |
JP2002083594A (ja) | 1999-10-22 | 2002-03-22 | Sanyo Electric Co Ltd | リチウム電池用電極並びにこれを用いたリチウム電池及びリチウム二次電池 |
US6184570B1 (en) | 1999-10-28 | 2001-02-06 | Ericsson Inc. | Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same |
AU2430401A (en) | 1999-12-13 | 2001-06-18 | North Carolina State University | Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby |
US6380108B1 (en) | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
US6573537B1 (en) | 1999-12-22 | 2003-06-03 | Lumileds Lighting, U.S., Llc | Highly reflective ohmic contacts to III-nitride flip-chip LEDs |
US6586781B2 (en) | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
KR100348269B1 (ko) | 2000-03-22 | 2002-08-09 | 엘지전자 주식회사 | 루데니움 산화물을 이용한 쇼트키 콘택 방법 |
JP2001357855A (ja) | 2000-06-14 | 2001-12-26 | Shin Kobe Electric Mach Co Ltd | 非水電解液二次電池 |
US6344665B1 (en) | 2000-06-23 | 2002-02-05 | Arima Optoelectronics Corp. | Electrode structure of compound semiconductor device |
JP4022708B2 (ja) | 2000-06-29 | 2007-12-19 | 日本電気株式会社 | 半導体装置 |
US20020015833A1 (en) | 2000-06-29 | 2002-02-07 | Naotomi Takahashi | Manufacturing method of electrodeposited copper foil and electrodeposited copper foil |
JP2003101036A (ja) | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
JP2002064201A (ja) | 2000-08-18 | 2002-02-28 | Toshiba Corp | 半導体電界効果トランジスタ及び電力増幅器 |
US6518079B2 (en) * | 2000-12-20 | 2003-02-11 | Lumileds Lighting, U.S., Llc | Separation method for gallium nitride devices on lattice-mismatched substrates |
JP2002305309A (ja) | 2001-02-01 | 2002-10-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP4073176B2 (ja) | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
US6437374B1 (en) | 2001-05-07 | 2002-08-20 | Xerox Corporation | Semiconductor device and method of forming a semiconductor device |
TW492202B (en) | 2001-06-05 | 2002-06-21 | South Epitaxy Corp | Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge |
US20030015708A1 (en) | 2001-07-23 | 2003-01-23 | Primit Parikh | Gallium nitride based diodes with low forward voltage and low reverse current operation |
CN1557024B (zh) | 2001-07-24 | 2010-04-07 | 美商克立股份有限公司 | 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt) |
US6524900B2 (en) | 2001-07-25 | 2003-02-25 | Abb Research, Ltd | Method concerning a junction barrier Schottky diode, such a diode and use thereof |
US20050179106A1 (en) | 2001-07-27 | 2005-08-18 | Sanyo Electric Company, Ltd. | Schottky barrier diode |
JP4064085B2 (ja) | 2001-10-18 | 2008-03-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US6768146B2 (en) | 2001-11-27 | 2004-07-27 | The Furukawa Electric Co., Ltd. | III-V nitride semiconductor device, and protection element and power conversion apparatus using the same |
JP3871607B2 (ja) | 2001-12-14 | 2007-01-24 | 松下電器産業株式会社 | 半導体素子およびその製造方法 |
US6515308B1 (en) * | 2001-12-21 | 2003-02-04 | Xerox Corporation | Nitride-based VCSEL or light emitting diode with p-n tunnel junction current injection |
US6855970B2 (en) | 2002-03-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
US6624444B1 (en) | 2002-03-28 | 2003-09-23 | Intel Corporation | Electrical-optical package with capacitor DC shunts and associated methods |
DE10217235A1 (de) | 2002-04-18 | 2003-10-30 | Philips Intellectual Property | Schaltungsanordnung zur Erzeugung von Gleichspannungen |
JP4221697B2 (ja) | 2002-06-17 | 2009-02-12 | 日本電気株式会社 | 半導体装置 |
US7323402B2 (en) | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
JP3790500B2 (ja) | 2002-07-16 | 2006-06-28 | ユーディナデバイス株式会社 | 電界効果トランジスタ及びその製造方法 |
US20040021152A1 (en) | 2002-08-05 | 2004-02-05 | Chanh Nguyen | Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate |
JP2004087587A (ja) | 2002-08-23 | 2004-03-18 | Mitsubishi Electric Corp | 窒化物半導体装置およびその製造方法 |
FR2844099B1 (fr) | 2002-09-03 | 2005-09-02 | Commissariat Energie Atomique | Dispositif semiconducteur de puissance quasi-vertical sur substrat composite |
US7115896B2 (en) | 2002-12-04 | 2006-10-03 | Emcore Corporation | Semiconductor structures for gallium nitride-based devices |
JP4748498B2 (ja) | 2002-12-05 | 2011-08-17 | 古河電気工業株式会社 | 電流遮断器付きGaN系半導体装置 |
TWI240434B (en) * | 2003-06-24 | 2005-09-21 | Osram Opto Semiconductors Gmbh | Method to produce semiconductor-chips |
FR2857982B1 (fr) | 2003-07-24 | 2007-05-18 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
US7109551B2 (en) | 2003-08-29 | 2006-09-19 | Fuji Electric Holdings Co., Ltd. | Semiconductor device |
US7026665B1 (en) | 2003-09-19 | 2006-04-11 | Rf Micro Devices, Inc. | High voltage GaN-based transistor structure |
US7041579B2 (en) * | 2003-10-22 | 2006-05-09 | Northrop Grumman Corporation | Hard substrate wafer sawing process |
JP2005129696A (ja) | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4288592B2 (ja) | 2004-01-20 | 2009-07-01 | ソニー株式会社 | 電池 |
JP4449467B2 (ja) | 2004-01-28 | 2010-04-14 | サンケン電気株式会社 | 半導体装置 |
US7253015B2 (en) | 2004-02-17 | 2007-08-07 | Velox Semiconductor Corporation | Low doped layer for nitride-based semiconductor device |
US7084475B2 (en) | 2004-02-17 | 2006-08-01 | Velox Semiconductor Corporation | Lateral conduction Schottky diode with plural mesas |
JP4610207B2 (ja) | 2004-02-24 | 2011-01-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
US7229866B2 (en) | 2004-03-15 | 2007-06-12 | Velox Semiconductor Corporation | Non-activated guard ring for semiconductor devices |
CN101901858B (zh) * | 2004-04-28 | 2014-01-29 | 沃提科尔公司 | 垂直结构半导体器件 |
JP4398780B2 (ja) | 2004-04-30 | 2010-01-13 | 古河電気工業株式会社 | GaN系半導体装置 |
US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
US7238976B1 (en) | 2004-06-15 | 2007-07-03 | Qspeed Semiconductor Inc. | Schottky barrier rectifier and method of manufacturing the same |
US7118970B2 (en) | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
US7547928B2 (en) | 2004-06-30 | 2009-06-16 | Interuniversitair Microelektronica Centrum (Imec) | AlGaN/GaN high electron mobility transistor devices |
EP2273553B1 (en) | 2004-06-30 | 2020-02-12 | IMEC vzw | A method for fabricating AlGaN/GaN HEMT devices |
JP2006100645A (ja) | 2004-09-30 | 2006-04-13 | Furukawa Electric Co Ltd:The | GaN系半導体集積回路 |
US7456443B2 (en) | 2004-11-23 | 2008-11-25 | Cree, Inc. | Transistors having buried n-type and p-type regions beneath the source region |
JP4609048B2 (ja) | 2004-11-25 | 2011-01-12 | ソニー株式会社 | 二次電池用負極および二次電池 |
US7116567B2 (en) | 2005-01-05 | 2006-10-03 | Velox Semiconductor Corporation | GaN semiconductor based voltage conversion device |
US7436039B2 (en) | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
US20060151868A1 (en) | 2005-01-10 | 2006-07-13 | Zhu Tinggang | Package for gallium nitride semiconductor devices |
US7429534B2 (en) | 2005-02-22 | 2008-09-30 | Sensor Electronic Technology, Inc. | Etching a nitride-based heterostructure |
JP2006245317A (ja) | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置およびその製造方法 |
DE102005012217B4 (de) | 2005-03-15 | 2007-02-22 | Infineon Technologies Austria Ag | Lateraler MISFET und Verfahren zur Herstellung desselben |
US7615774B2 (en) | 2005-04-29 | 2009-11-10 | Cree.Inc. | Aluminum free group III-nitride based high electron mobility transistors |
KR100753152B1 (ko) * | 2005-08-12 | 2007-08-30 | 삼성전자주식회사 | 질화물계 발광소자 및 그 제조방법 |
EP2312635B1 (en) | 2005-09-07 | 2020-04-01 | Cree, Inc. | Transistors with fluorine treatment |
US8026568B2 (en) | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
US7696598B2 (en) | 2005-12-27 | 2010-04-13 | Qspeed Semiconductor Inc. | Ultrafast recovery diode |
WO2007075996A2 (en) | 2005-12-27 | 2007-07-05 | Qspeed Semiconductor Inc. | Apparatus and method for a fast recovery rectifier structure |
JP4705482B2 (ja) | 2006-01-27 | 2011-06-22 | パナソニック株式会社 | トランジスタ |
JP5231719B2 (ja) | 2006-03-30 | 2013-07-10 | 富士通株式会社 | 電界効果トランジスタの製造方法 |
JP5032145B2 (ja) | 2006-04-14 | 2012-09-26 | 株式会社東芝 | 半導体装置 |
US8399911B2 (en) | 2006-06-07 | 2013-03-19 | Imec | Enhancement mode field effect device and the method of production thereof |
US7939853B2 (en) | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
WO2009012536A1 (en) | 2007-07-20 | 2009-01-29 | Interuniversitair Microelektronica Centrum | Damascene contacts on iii-v cmos devices |
US20090278233A1 (en) | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
FR2926672B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication de couches de materiau epitaxie |
US8309987B2 (en) | 2008-07-15 | 2012-11-13 | Imec | Enhancement mode semiconductor device |
US7985986B2 (en) | 2008-07-31 | 2011-07-26 | Cree, Inc. | Normally-off semiconductor devices |
KR101236211B1 (ko) | 2008-08-27 | 2013-02-25 | 소이텍 | 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법 |
US8168486B2 (en) | 2009-06-24 | 2012-05-01 | Intersil Americas Inc. | Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate |
US8791034B2 (en) | 2009-06-26 | 2014-07-29 | Cornell University | Chemical vapor deposition process for aluminum silicon nitride |
US9991360B2 (en) | 2009-06-26 | 2018-06-05 | Cornell University | Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation |
EP2317542B1 (en) | 2009-10-30 | 2018-05-23 | IMEC vzw | Semiconductor device and method of manufacturing thereof |
JP5635803B2 (ja) | 2010-05-07 | 2014-12-03 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置の製造方法及び化合物半導体装置 |
US9070758B2 (en) | 2011-06-20 | 2015-06-30 | Imec | CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof |
-
2011
- 2011-12-15 US US13/374,206 patent/US8940620B2/en not_active Expired - Fee Related
-
2012
- 2012-11-21 EP EP12193679.3A patent/EP2605269A3/en not_active Withdrawn
- 2012-12-14 TW TW101147320A patent/TW201342494A/zh unknown
- 2012-12-14 CN CN2012105458021A patent/CN103165625A/zh active Pending
- 2012-12-14 JP JP2012273332A patent/JP2013125971A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7302953B2 (ja) | 2017-08-25 | 2023-07-04 | インフィネオン テクノロジーズ アーゲー | シリコンカーバイド部品とシリコンカーバイド部品を製造する方法 |
JP2019050362A (ja) * | 2017-08-25 | 2019-03-28 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | シリコンカーバイド部品とシリコンカーバイド部品を製造する方法 |
CN109427563B (zh) * | 2017-08-25 | 2023-10-24 | 英飞凌科技股份有限公司 | 碳化硅器件和用于制造碳化硅器件的方法 |
US11715768B2 (en) | 2017-08-25 | 2023-08-01 | Infineon Technologies Ag | Silicon carbide components and methods for producing silicon carbide components |
CN109427563A (zh) * | 2017-08-25 | 2019-03-05 | 英飞凌科技股份有限公司 | 碳化硅器件和用于制造碳化硅器件的方法 |
WO2021157826A1 (ko) * | 2020-02-07 | 2021-08-12 | 알에프에이치아이씨 주식회사 | 질화갈륨/다이아몬드 웨이퍼 |
WO2021157825A1 (ko) * | 2020-02-07 | 2021-08-12 | 알에프에이치아이씨 주식회사 | 질화갈륨/다이아몬드 웨이퍼 |
US11476335B2 (en) | 2020-02-07 | 2022-10-18 | Rfhic Corporation | GaN/diamond wafers |
US11502175B2 (en) | 2020-02-07 | 2022-11-15 | Rfhic Corporation | GaN/diamond wafers |
US11652146B2 (en) | 2020-02-07 | 2023-05-16 | Rfhic Corporation | Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers |
WO2021157827A1 (ko) * | 2020-02-07 | 2021-08-12 | 알에프에이치아이씨 주식회사 | 질화갈륨/다이아몬드 웨이퍼 |
WO2021157828A1 (ko) * | 2020-02-07 | 2021-08-12 | 알에프에이치아이씨 주식회사 | 질화갈륨/다이아몬드 웨이퍼 |
US11424328B2 (en) | 2020-02-07 | 2022-08-23 | Rfhic Corporation | GaN/diamond wafers |
US11901418B2 (en) | 2020-02-07 | 2024-02-13 | Rfhic Corporation | GaN/diamond wafers |
US11901417B2 (en) | 2020-02-07 | 2024-02-13 | Rfhic Corporation | GaN/diamond wafers |
KR102601702B1 (ko) * | 2022-10-31 | 2023-11-13 | 웨이브로드 주식회사 | 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 |
WO2024096487A1 (ko) * | 2022-10-31 | 2024-05-10 | 웨이브로드 주식회사 | 반도체 성장용 템플릿을 이용한 반도체 소자 제조 방법 |
KR102649711B1 (ko) * | 2022-12-02 | 2024-03-20 | 웨이브로드 주식회사 | 초박형 반도체 다이의 제조 방법 |
WO2024117715A1 (ko) * | 2022-12-02 | 2024-06-06 | 웨이브로드 주식회사 | 초박형 반도체 다이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP2605269A3 (en) | 2013-10-09 |
US8940620B2 (en) | 2015-01-27 |
TW201342494A (zh) | 2013-10-16 |
US20130157440A1 (en) | 2013-06-20 |
EP2605269A2 (en) | 2013-06-19 |
CN103165625A (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013125971A (ja) | 半導体装置の製造のための複合ウェハ | |
EP2575163B1 (en) | Improved debonding equipment and methods for debonding temporary bonded wafers | |
US11557505B2 (en) | Method of manufacturing a template wafer | |
US10186447B2 (en) | Method for bonding thin semiconductor chips to a substrate | |
US20130256907A1 (en) | Bonded processed semiconductor structures and carriers | |
US20150214040A1 (en) | Thin epitaxial silicon carbide wafer fabrication | |
KR102047864B1 (ko) | 단결정 재료 사용의 개선된 효율을 갖는 유사 기판 | |
US8242013B2 (en) | Virtually substrate-less composite power semiconductor device and method | |
KR20130126979A (ko) | 반도체장치의 제조방법 | |
TW200816404A (en) | Processes and packaging for high voltage integrated circuits, electronic devices, and circuits | |
US9401303B2 (en) | Handler wafer removal by use of sacrificial inert layer | |
US10134636B2 (en) | Methods for producing semiconductor devices | |
US20080009095A1 (en) | Advanced Thin Flexible Microelectronic Assemblies and Methods for Making Same | |
JP6341554B2 (ja) | 半導体装置の製造方法 | |
US8629061B2 (en) | Method for three-dimensional packaging of electronic devices | |
WO2017117151A1 (en) | Optoelectronic semiconductor devices with enhanced light output | |
CN108511384B (zh) | 临时键合/解键合的材料及其制备方法和应用 | |
WO2022111141A1 (en) | Oxide-bonded wafer pair separation using laser debonding | |
CN113841223B (zh) | 半导体基板的制造方法和半导体装置的制造方法 | |
TW201802881A (zh) | 用於製造用以形成三維單片積體電路之結構的方法 | |
TW201003763A (en) | Wafer dicing methods | |
US11502106B2 (en) | Multi-layered substrates of semiconductor devices | |
US20240079360A1 (en) | Bonding structure using two oxide layers with different stress levels, and related method | |
CN113658887A (zh) | 用于超薄晶圆解键合的分离装置及分离方法 | |
CN112530855A (zh) | 复合异质集成半导体结构、半导体器件及制备方法 |