CN109427563A - 碳化硅器件和用于制造碳化硅器件的方法 - Google Patents

碳化硅器件和用于制造碳化硅器件的方法 Download PDF

Info

Publication number
CN109427563A
CN109427563A CN201810980117.9A CN201810980117A CN109427563A CN 109427563 A CN109427563 A CN 109427563A CN 201810980117 A CN201810980117 A CN 201810980117A CN 109427563 A CN109427563 A CN 109427563A
Authority
CN
China
Prior art keywords
silicon carbide
layer
carbide layer
division
initial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810980117.9A
Other languages
English (en)
Other versions
CN109427563B (zh
Inventor
R.柯恩
R.鲁普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN202311277442.6A priority Critical patent/CN117293022A/zh
Publication of CN109427563A publication Critical patent/CN109427563A/zh
Application granted granted Critical
Publication of CN109427563B publication Critical patent/CN109427563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/12—Computing arrangements based on biological models using genetic models
    • G06N3/126—Evolutionary algorithms, e.g. genetic algorithms or genetic programming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Biomedical Technology (AREA)
  • Genetics & Genomics (AREA)
  • Physiology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及碳化硅器件和用于制造碳化硅器件的方法。一种用于制造碳化硅器件的方法包括：在初始晶片上形成碳化硅层；在碳化硅层中形成要制造的碳化硅器件的掺杂区；和在碳化硅层的表面上形成要制造的碳化硅器件的导电接触结构。该导电接触结构电接触掺杂区。此外，该方法包括：在形成导电接触结构之后，分裂碳化硅层或者初始晶片，使得至少要制造的碳化硅器件的碳化硅衬底被分离。

Description

碳化硅器件和用于制造碳化硅器件的方法
技术领域
实例涉及用于再利用碳化硅晶片的思想，并且尤其是涉及碳化硅器件和用于制造碳化硅器件的方法。
背景技术
即使单位面积的碳化硅（SiC）基础材料成本在过去的十年里明显减低，所述碳化硅（SiC）基础材料成本始终还是比硅（Si）晶片的相对应的成本高不只一个量级。单独的晶片的成本随着每个直径阶跃（Durchmesser-Schritt）（例如从100mm到150mm）明显升高。但是，由于晶片本身对在其上形成的器件的电功能没有作出贡献或者几乎不作出贡献，所以寻求消除或者降低这个大的成本分摊的方法。
可能存在如下需求：所述需求用于提供用于再利用碳化硅晶片的思想，所述思想能够实现碳化硅器件成本的降低。
发明内容
若干个实施例涉及一种用于制造碳化硅器件的方法，所述方法包括：在初始晶片上形成碳化硅层；在碳化硅层中形成要制造的碳化硅器件的掺杂区；和在碳化硅层的表面上形成要制造的碳化硅器件的导电接触结构。导电接触结构电接触掺杂区。此外，该方法包括：在形成导电接触结构之后分裂碳化硅层或者初始晶片，使得至少要制造的碳化硅器件的碳化硅衬底被分离。
若干个实施例涉及一种用于制造碳化硅器件的方法，所述方法包括：在初始晶片上形成碳化硅层；在碳化硅层中形成要制造的碳化硅器件的掺杂区；和在形成掺杂区之后分裂碳化硅层或者初始晶片，使得至少要制造的碳化硅器件的碳化硅衬底被分离。此外，碳化硅衬底具有大于30μm的厚度。
若干个实施例涉及一种碳化硅器件，所述碳化硅器件包括碳化硅衬底和所述碳化硅器件的掺杂区，所述碳化硅衬底具有大于30μm的厚度，所述掺杂区布置在碳化硅衬底的第一表面上。碳化硅衬底的在碳化硅衬底的第一表面与相对置的第二表面之间的中部中的点缺陷密度小于5*1014cm-3。
附图说明
随后，设备和/或方法的若干个实例唯独示例性地且参照所附的附图予以描述，在附图中，
图1示出了用于制造碳化硅器件的方法的流程图；
图2a-2e示出了在制造碳化硅器件期间处于不同阶段中的碳化硅器件的示意性横截面；
图3示出了用于制造碳化硅器件的方法的流程图；以及
图4示出了碳化硅器件的部分的示意性横截面。
具体实施方式
现在详细参照所附的附图描述了各种实施例，在所述附图中示出了若干个实施例。在这些图中，线、层和/或区的厚度为了清楚起见可能被夸大。
虽然其他实例与此相对应地适合于各种修改方案和替选的形式，但是在这些附图中示例性地示出了其若干个实例并且这里对这些实例予以详细描述。然而，不言而喻的是，并不意图将实例限于所公开的确定的形式。其他实例可以覆盖所有落入在本公开内容的范围中的修改方案、对应方案和替选方案。在对这些图的整个描述中，相同的附图标记涉及相同或者类似的元件，所述元件彼此相比能够同样地实施或者以修改的形式来实施，而这些元件提供了相同的或者类似的功能。
不言而喻的是，当元件被称作与另一元件“连接”或者“耦合”时，这些元件可以直接连接或者耦合，或者经由一个或者多个中间元件来连接或者耦合。当两个元件A和B用“或者”联系在一起时，这应被理解为，公开了所有可能的组合，即仅公开了A、仅公开了B以及公开了A和B。针对相同的组合的可替选的措辞是“A和B中的至少一个”。同样内容适用于由多于两个的元件构成的组合。
当在这种情况下和在下文中在第二部件（例如另一层或者晶片）“上”构造第一部件（例如层）时，那么可能的是，第一部件直接施加在第二部件上，或者至少一个第三部件处于第一部件与第二部件之间。
在本发明中所使用的术语意图是描述确定的实例，而不应对于其他实例是限制性的。每当使用如“一、一个”和“该”之类的单数形式并且既未明确地也未隐含地强制性限定使用仅仅一个元件时，其他实例为了实施相同的功能也可以包括复数形式。以类似的方式，当功能随后被描述为使得该功能在使用多个元件的情况下予以实施时，其他实例可以在使用单个元件或者处理实体的情况下实施相同的功能。此外不言而喻的是，词语“包括”、“包含”、“具有”和/或“含有”在这里使用时说明了存在所说明的特征、整数、步骤、操作、元件和/或组成部分，但是并不排除存在或者添加一个或者多个其他特征、整数、步骤、操作、元件、组成部分和/或其组。
只要没有以其他方式限定，所有这里所使用的词语（包括技术词语和科学词语在内）都以其常用的与所述实例关联的含义而被使用。
图1示出了根据一个实施例的用于制造碳化硅器件的方法的流程图。方法100包括：在初始晶片上形成110碳化硅层；在碳化硅层中形成120要制造的碳化硅器件的掺杂区；和在碳化硅层的表面上形成130要制造的碳化硅器件的导电接触结构。该导电接触结构电接触掺杂区。此外，该方法100包括：在形成导电接触结构之后，分裂140碳化硅层或者初始晶片，使得至少要制造的碳化硅器件的碳化硅衬底被分离。
通过已经在分离碳化硅器件的碳化硅衬底之前制造碳化硅器件的结构，可能会降低制造过程的复杂度，和/或简化在制造期间对晶片的处置（Handhaben），因为碳化硅器件的薄的碳化硅衬底在该过程中稍后才被分离。由此，可能会降低制造成本和/或提高产量。此外，在将所形成的碳化硅层的厚度选择得足够的情况下，可能会多次再利用初始晶片。由此，可能会降低成本。
初始晶片（或者起始晶片（Startwafer）或者原始晶片（Anfangswafer））可以是碳化硅晶片，或者具有通过碳化硅形成的表面，所述碳化硅具有足够低的晶体缺陷密度，以便能够实现以期望的质量形成110碳化硅层。该初始晶片可以具有大于200μm的厚度（或者大于300μm的厚度，或者大于500μm的厚度）。该初始晶片可以具有大于80mm的直径（或者大于130mm的直径，或者大于180mm的直径）。该初始晶片可以具有至少1*1017cm-3或者5*1017cm-3的掺杂浓度（所谓的“掺杂的初始晶片”）。替选地，该初始晶片可以是非有意掺杂的（所谓的“名义上未掺杂的”晶片；英语表达为not intentionally doped），其中初始晶片在这种情况下的掺杂浓度可以为最高l*1017cm-3。初始晶片的掺杂类型可以为n型。
该碳化硅层例如可以通过外延生长而形成110在初始晶片的表面上。该碳化硅层因此可以是外延的碳化硅层。该碳化硅层可以已经在生长期间配备有均匀的或者垂直变化的基本掺杂（n掺杂或者p掺杂）。例如，该碳化硅层可以形成在初始晶片的碳化硅的硅晶面（silicon face（硅面））上，使得所形成的碳化硅层的表面同样是硅晶面（即，以硅原子终止）。由此，在生长碳化硅层时，可能会以高精度来控制和产生碳化硅层的掺杂。替选地，所形成的碳化硅层的表面可以是碳晶面（carbon face（碳面））。所形成的碳化硅层可以例如具有大于10μm的厚度（或者大于20μm的厚度，或者大于30μm的厚度，或者大于60μm的厚度，或者大于100μm的厚度）和/或小于300μm的厚度（或者小于150μm的厚度，或者小于80μm的厚度）。该碳化硅层例如形成在初始晶片的整个表面上。
所形成的碳化硅层可以比为了提供足够的电击穿强度所需的碳化硅层厚。例如，其中仅击穿强度必须依据碳化硅层来保证的替选的碳化硅器件的碳化硅层在650V的电压等级的情况下可以具有至少5μm的厚度（对于1200V具有至少9μm的厚度，而对于3.3kV具有至少25μm的厚度）。与此相比，在这里所描述的碳化硅器件的实施例中，碳化硅层在650V的电压等级的情况下具有至少20μm的厚度（对于1200V具有至少40μm的厚度，而对于3.3kV具有至少50μm的厚度）。
可以通过离子注入或者在形成110碳化硅层期间形成120要制造的碳化硅器件的掺杂区。掺杂区可以是在碳化硅层的表面上的n掺杂的掺杂区或者p掺杂的掺杂区。此外，掺杂区例如可以是二极管的阳极区或者阴极区，或者是晶体管的源极区、体区、漏极区、发射极区或者集电极区。掺杂区例如具有与碳化硅层的相邻部分的pn结。
导电接触结构用于电接触掺杂区。例如，在碳化硅器件的布线层堆叠（Verdrahtungsschichtstapel）的一个或者多个平面或者层之上，导电接触结构可以从碳化硅器件的掺杂区延伸到在碳化硅层中实施的另一掺杂区，或者延伸到碳化硅器件的连接垫（Anschlusspad）或者连接金属化部（例如功率金属层，power metallization），或者形成连接垫或者连接金属化部。例如，导电接触结构可以包括通孔或者包括在接触孔中的导电的部分结构，所述通孔和所述导电的部分结构接触掺杂区。导电接触结构例如可以包括一种或者多种金属（例如铜、铝、钨）或者多个金属层的组合和/或多晶硅（例如高掺杂的多晶硅）。导电接触结构的一个部分直接形成在碳化硅层的表面上，并且由此与碳化硅层的表面接触。然而，导电接触结构的一个或者多个其他的部分也可以（不是直接地）形成在碳化硅层的表面上，其中在碳化硅层的表面与一个或者多个其他的部分之间垂直地具有一个或者多个电绝缘层。例如，导电接触结构与掺杂区欧姆接触。
分裂140可以以在碳化硅层的表面之下的所期望的深度来进行，使得具有足够的或者所期望的厚度的带有一个或者多个碳化硅器件结构的碳化硅衬底被分离。分裂140可以沿着在碳化硅层中或者在初始晶片中的分裂区进行，所述分裂区平行于碳化硅层的表面延伸。如果分裂140在所形成的碳化硅层之内进行，则初始晶片可以完全被再利用来制造其他器件。接着，初始晶片可以被多次再利用，用于基础材料晶片的成本可以得以明显降低。例如，分裂140通过分裂碳化硅层来执行，使得碳化硅层的部分在分裂140之后剩余在初始晶片上。碳化硅层在初始晶片上所剩余的部分接着可以例如在再加工（Wiederaufbereitung）表面时至少部分地被去除。替选地，分裂140可以在初始晶片的区域中进行，然而由此初始晶片损失厚度并且不能任意频繁地被再利用。
在碳化硅层的表面上和在碳化硅层中形成130导电接触结构之后并且可选地形成其他结构之后，进行分裂140。例如，碳化硅层的表面形成要制造的碳化硅器件的前侧表面。在该实例中，在碳化硅层或者初始晶片被分裂140之前，已经可以制造碳化硅器件的多个或者所有前侧结构（例如，包括钝化层在内）。例如，在分裂140之前，可以在碳化硅层的表面上形成布线层堆叠（例如，该布线层堆叠包括导电接触结构）、由一个或者多个金属层构成的金属化结构和/或钝化层（例如有机材料层，诸如聚酰亚胺）。可选地，在分裂140之前，可以在表面上或者在碳化硅层中制造碳化硅器件的其他结构（例如，晶体管的栅极、布线结构、连接垫和/或边缘终端结构）。可以应用常见的制造方法。可选的钝化层例如在导电接触结构之后形成。钝化层例如可以在碳化硅层的除了一个或者多个连接垫开口之外的整个表面之上延伸。
分裂140可以以不同的方式进行。例如，已经在形成130导电接触结构之前在准备分裂140中形成110碳化硅层之后，可以执行对稍后要在其上进行分裂140的分裂区的激光处理，以便为了分裂140而（例如通过经过激光轰击产生微裂缝）预损伤分裂区。例如，在为了进行预损伤对分裂区的激光处理与分裂140之间的所有过程可能会在低于400°C的温度下进行，使得可以避免预损伤的不受控的增强。激光轰击例如可以在（例如为了制造栅极沟槽）结构化碳化硅层之后且在制造金属层之前进行。分裂140接着可以沿着经过预损伤的分裂区通过施加聚合物膜和产生热应力来进行（例如， 冷分裂（Cold-Split）方法）。由此，针对分裂140的位置需求可能会保持得小，使得损失少量碳化硅层并且对初始载体的加工（Aufbereitung）并不这样费事。分裂140也可以通过第二激光处理来进行，其中第二激光处理的激光在经过预损伤的区域中被吸收。
替选地或者附加地，分裂140例如可以包含：注入离子（例如H、He、N、V、B、Ar、C、Ni、Si、Ti、Ta、Mo、W和/或Al）。可能的是，借助离子注入在初始晶片中或者在碳化硅层中产生经过预损伤的分裂区。在注入到初始晶片中的情况下，在形成碳化硅层之前，离子可以被注入到初始晶片中，例如从初始晶片的在其上产生碳化硅层的表面开始注入。在注入到碳化硅层中的情况下，在形成碳化硅层之后，离子可以被注入到该碳化硅层中，例如从碳化硅层的背离初始晶片的一侧开始注入。也可能的是，碳化硅层的形成包含形成第一子层（Teilschicht）和至少一个第二子层，其中首先第一子层形成在初始晶片上，并且在第一子层上形成第二子层之前，离子被注入到第一子层中。
分裂区可以是在碳化硅层之内的薄层或者是在初始晶片之内的薄层。分裂区的厚度相对于初始晶片或者碳化硅层的总厚度可以是小的。分裂区的厚度可以为至少30nm（典型地至少100nm）和最高1.5μm（典型地最高500nm）。
离子（尤其是N、V、B、Ar、C、Ni、Si、Ti、Ta、Mo、W和/或Al）的注入可以导致对在分裂区的区域中的晶体结构的损伤（所谓的“经过预损伤的分裂区”）。例如，在分裂区的区域中的多种类型的碳化硅可以至少部分变化，例如从之前的4H-SiC变化到紧接着的3C-SiC。与初始晶片（和/或碳化硅层）的在分裂区之外的未损伤的区域相比，对晶体结构的损伤可以导致对在已知波长范围之内的电磁辐射的吸收提高。在分裂区之内，初始晶片（或者碳化硅层）可以具有比在分裂区之外的未损伤的区域中的带隙更低的带隙。例如，在分裂区之内的在已知波长范围中的吸收系数为在未损伤的区域中的吸收系数的至少五倍（或者至少二十倍，或者至少100倍）。因此可能的是，具有在已知波长范围中的发射的电磁辐射（例如激光辐射）在分裂区中被更强地吸收。已知的波长范围可以在例如至少200nm和最高1500nm的范围中，典型地在至少300nm和最高600nm的范围中。
此外，分裂140可替换地或者附加地可以包含：到在碳化硅层或者初始晶片中的经过预损伤的或者未预损伤的分裂区中的激光轰击。在未预损伤的分裂区的情况下，分裂区可以通过将激光轰击的激光辐射聚焦在分裂区的所期望的位置上来限定。未预损伤的分裂区可以是初始晶片（或者碳化硅层）的如下区域：所述区域与在分裂区之外的区域没有区别（亦即例如具有同样的晶体结构和同样的材料组成）。可替选地，未预损伤的分裂区可以是另一材料或者另一晶体结构的引入到初始晶片（或者碳化硅层）中的层，其中没有损伤借助注入进行。
激光轰击可以从初始晶片的背离碳化硅层的侧开始进行。通过激光轰击可能的是，在分裂区之内感应出热机械应力，由此使得沿着分裂区的分裂140变得简单或者能够实现沿着分裂区的分裂140。在激光轰击之后可能的是，可选地在借助附加的机械力的情况下，沿着分裂区分裂初始晶片（或者碳化硅层）。
在经过预损伤的分裂区的情况下，激光辐射的波长可以被选择，使得激光辐射的对应的光子能量为分裂区中的带隙的至少1/10且最高10倍。这可导致单光子过程在分裂区之内占优势。
在未预损伤的分裂区的情况下，可能的是，激光辐射的波长被选择为使得单光子过程的概率相较于多光子过程极低。例如，在分裂区中的带隙于是为激光辐射的对应的光子能量的至少两倍（典型地至少10倍）。
如果分裂140利用上文所描述的激光辅助的方法之一在初始晶片中的分裂区上进行，则可能的是，初始晶片未掺杂，亦即非有意地掺杂。未掺杂的初始晶片可以针对已知的波长范围的激光辐射具有比经过掺杂的初始晶片更高的透射。由此可以可能的是，在从分裂区之外的区域过渡时避免吸收系数的突变，由此例如可以避免对激光辐射的焦点的再调节。
通过分裂140可以获得碳化硅衬底（例如碳化硅晶片），在该碳化硅衬底上，根据一个或者多个要制造的碳化硅器件的大小可以同时获得一个或者多个碳化硅器件。因而，碳化硅衬底形成至少该要制造的碳化硅器件或者多个要制造的碳化硅器件的半导体衬底。碳化硅衬底例如可以具有大于30μm的厚度（或者大于60μm的厚度，或者大于100μm的厚度）和/或小于300μm的厚度（或者小于150μm的厚度，或者小于80μm的厚度）。
如果在碳化硅层上制造多个碳化硅器件，则碳化硅层可以已经在分裂140之前（例如通过锯割或者激光切割）被分开成在碳化硅器件之间的区域（例如锯框）。例如，碳化硅层可以被切割直至要在其中进行分裂140的深度。由此，碳化硅器件也可以自动地在分裂140时被分割。可替选地，碳化硅器件可能会在分裂140之后被分割，并且可选地也可以在制造背侧金属化部之后被分割。
在分裂140之前，可以在层堆叠上固定载体晶片（例如玻璃晶片）或者载体膜（例如聚合物膜），该层堆叠形成在碳化硅层的表面上（并且例如包括至少导电接触结构）。载体晶片或者载体膜可以在分离之后能够实现简单且可靠的对碳化硅衬底270的处置。
为了能够实现在碳化硅层之内的分裂140和在初始晶片无材料损耗的情况下再利用初始晶片，碳化硅层的厚度可以被选择得大于对于要制造的碳化硅器件（例如为了实现所期望的阻断能力）实际所需的厚度。可选地，在分裂140之后所剩余的晶片的表面可以在进一步制造碳化硅器件之前被再加工。为了将在碳化硅器件运行时因较厚的碳化硅层引起的附加欧姆损耗保持得低，可以将碳化硅层的附加部分高度掺杂。
例如，形成110碳化硅层可以包括：形成碳化硅层的第一子层，该第一子层具有大于5*1017cm-3（或者大于5*1018cm-3或者大于1*1019cm-3）的平均掺杂浓度（和/或最大掺杂浓度）；和形成碳化硅层的第二子层，所述第二子层具有小于1*1017cm-3（或者小于5*1016cm-3或者小于1*1016cm-3）的平均掺杂浓度（和/或最大掺杂浓度）。该平均掺杂浓度例如分别对应于关于相应的子层来取平均的掺杂浓度。第一子层和第二子层例如可以相继地外延生长。第一子层可以直接生长在初始晶片上，而第二子层可以直接生长在第一子层上。碳化硅层的第一子层的厚度例如可以大于20μm（或者大于40μm或者大于80μm），使得可以在第一子层之内进行分裂140，而不损害第二子层和初始晶片。碳化硅层的第二子层的厚度可以小于30μm（或者小于20μm，或者小于10μm）。 碳化硅层的第二子层的厚度例如可以根据要制造的碳化硅器件的要实现的阻断能力来选择。例如，为了形成要制造的碳化硅器件的漂移区，可以使用第二子层。例如，碳化硅层的第二子层的厚度比碳化硅层的第一子层的厚度小（例如大于10μm）。
上文所述的碳化硅层仅为示例性的，并且可以根据要制造的器件来改变。例如，在碳化硅层中可以包括多于两个的子层，所述子层具有不同的掺杂浓度和/或不同的掺杂类型。
在分裂140之后，例如剩余晶片的表面可以被加工，用以制造其他碳化硅器件，所述剩余晶片包括碳化硅层在初始晶片上的部分。替选地，当分裂140在初始晶片与碳化硅层之间的边界上或者在初始晶片中进行时，剩余晶片仅包括初始晶片的至少一部分。因此，该方法100可以可选地具有：在分裂140之后，加工包括初始晶片的至少一部分的剩余晶片的表面。加工剩余晶片的表面（也可以称作再生（Reclaim）过程）例如可以通过磨削、抛光、等离子体化学干式刻蚀、化学机械抛光（CMP）和/或研磨进行。例如通过使用冷分裂方法，可以将在加工时的材料损耗和与之联系在一起的成本保持得低。
此后可能会在剩余晶片上制造一个或者多个其他碳化硅器件。例如，可以在剩余晶片上形成另一碳化硅层，并且在该另一碳化硅层中形成另一要制造的碳化硅器件的掺杂区。此外，该另一碳化硅层或者剩余晶片的分裂可能会在形成该另一要制造的碳化硅器件的掺杂区之后进行，使得至少另一要制造的碳化硅器件的另一碳化硅衬底被分离。
例如，可以正交于碳化硅器件的碳化硅衬底的前侧表面（例如碳化硅层的表面）来测量层的垂直方向和垂直尺寸或者厚度，并且横向方向和横向尺寸可以平行于碳化硅器件的碳化硅衬底的前侧表面来测量。
碳化硅器件的碳化硅衬底的前侧（或者前侧表面）可以是如下侧（或者表面）：所述侧被用于实施比在半导体晶片的背侧上更复杂的结构（例如晶体管的栅极），因为当在半导体晶片的一侧上已经形成结构时，针对背侧的过程参数（例如温度）和处置和/或可应用的过程可能是有限的。
例如，碳化硅器件可以是垂直的碳化硅器件，或者包括垂直的部件结构（例如垂直二极管、垂直的场效应晶体管或者垂直的带有绝缘栅电极的双极性晶体管IGBT）。垂直的碳化硅器件或者垂直的部件结构例如在导通状态下或者在接通状态下主要（例如大于通过碳化硅器件的总电流的70%地）在前侧与背侧之间垂直地引导电流。碳化硅器件可以是功率半导体器件。例如，碳化硅器件和/或碳化硅器件的垂直的部件结构可以具有大于100V的击穿电压或者反向电压（例如为200V、300V、400V或者500V的击穿电压）、大于500V的击穿电压或者反向电压（例如为600V、700V、800V或者1000V的击穿电压）或者大于1000V的击穿电压或者反向电压（例如为1200V、1500V、1700V、2000V、3300V或者6500V的击穿电压）。
图2A至2E示出了根据一个实施例的在制造碳化硅器件期间处于不同阶段中的碳化硅器件的示意性横截面。
图2A示出了（例如厚度为350μm的）碳化硅初始晶片200，在所述碳化硅初始晶片200上外延生长碳化硅层，如在图2B中所示出的那样。碳化硅层具有（例如厚度在3μm到20μm之间的）高n掺杂的（n+）缓冲层210和漂移层220。碳化硅层例如具有大于50μm的厚度。n掺杂的（n+）缓冲层210例如可以具有大于5*1017cm-3（或者大于5*1018cm-3或者大于1*1019cm-3）的平均掺杂浓度（和/或最大掺杂浓度），而漂移层220可以具有小于1*1017cm-3（或者小于5*1016cm-3或者小于1*1016cm-3）的平均掺杂浓度（和/或最大掺杂浓度）。
Epi（碳化硅层）的总厚度例如可以取决于器件的所期望的阻断能力，并且取决于由所选择的分裂方法分离的最小可能的层厚度（例如大约50μm）和在再生过程（Reclaim过程）中损失的材料（例如大约10μm），以便在再生过程之后再次有具有大约初始厚度的晶片可供使用。如果情况并非完全如此（例如，如果晶片随着每遍过程由于分离而变得略微更薄），则该方法始终还是可应用的，不过可能会必需过程匹配，并且断裂风险可能会升高。
例如，在电学上（针对碳化硅器件）不需要的附加的Epi层厚度的情况下，可能存在足够的掺杂，该足够的掺杂对最终得到的垂直器件（例如肖特基二极管、pn二极管、结型场效应晶体管JFET、金属氧化物半导体场效应晶体管MOSFET）的总导电性没有值得一提的（<10%的）影响。因为均匀性例如可能起次要作用，所以成本非常低廉的Epi工艺可能会得以应用。
在形成碳化硅层之后，可以在碳化硅层上和/或在碳化硅层中制造多个部件结构（例如掺杂区域和/或布线层堆叠，如在图2C中所示出的那样。在该实例中，尤其示出了一个或者多个要制造的碳化硅器件的连接垫230和钝化层240。
不是从背侧（例如通过磨削）薄化，而是可以沿着分裂区250来分裂碳化硅层，如在图2D中所示出的那样，以便获得碳化硅初始晶片200，用以进一步使用。
针对分裂可能会使用各种工艺，所述工艺例如也可以用于降低SiC衬底成本，使得例如能够实现小于15μm的材料损耗。而在丝锯的情况下，材料损耗会明显更高。例如，可以通过激光轰击在分裂区中产生预损伤，并且稍后给晶片涂覆有聚合物膜，而且此后使晶片热张紧。由于晶片和聚合物的不同的热特性，可以将晶片分裂成两个部分。替选地或者辅助地，例如可以利用激光来分裂晶片。
在分裂之后，可以例如研磨和/或抛光260剩余晶片的分裂表面，用以进行再生（Reclaim），如在图2E中所示出的那样，以便再次为Epi准备好所述表面。在最后的机械处理步骤（例如粗糙度深度<2nm）之后，可以附加地应用干式刻蚀工艺，以便在接下来的Epi步骤之前以表面相符的方式（oberflaechenkonform）去除所埋藏的晶体缺陷。
图2A至2E例如示出了基于晶片的分裂的晶片再生过程。基于所建议的方法，例如可以再利用该晶片至少十次。
其他细节和方面结合上文或者下文所描述的实施例来述及。在图2A-2E中所示出的实施例可以具有一个或者多个可选的附加特征，所述附加特征对应于一个或者多个如下方面：所述方面结合所建议的思想或者一个或者多个上文（例如图1）或者下文（例如图3-4）所描述的实施例来述及。
图3示出了根据一个实施例的用于制造碳化硅器件的方法的流程图。该方法300包括：在初始晶片上形成110碳化硅层；在碳化硅层中形成120要制造的碳化硅器件的掺杂区；和在形成120掺杂区之后，分裂140碳化硅层或者初始晶片，使得至少要制造的碳化硅器件的碳化硅衬底被分离。此外，该碳化硅衬底具有大于30μm的厚度（或者大于60μm的厚度，或者大于100μm的厚度）。
通过形成具有足够厚度的碳化硅层，可以能够实现初始晶片的再利用。由此，可能会降低用于制造碳化硅器件的成本。
其他细节和方面结合上文或者下文所描述的实施例来述及。在图3中所示出的实施例可以具有一个或者多个可选的附加特征，所述附加特征对应于一个或者多个如下方面：所述方面结合所建议的思想或者一个或者多个上文（例如图1-2E）或者下文（例如图4）所描述的实施例来述及。
图4示出了根据一个实施例的碳化硅器件的部分的示意性横截面。碳化硅器件400包括：碳化硅衬底410，所述碳化硅衬底410具有大于30μm的厚度；和碳化硅器件400的掺杂区420，所述掺杂区420布置在碳化硅衬底410的第一表面412上。碳化硅衬底410的在碳化硅衬底410的第一表面412与相对置的第二表面414之间的中部430中的点缺陷密度小于5*1014cm-3（或者小于1*1014cm-3或者小于5*1013cm-3），因为SiC衬底已通过外延工艺在例如小于1700°C的温度下制造，并且由此出现不同于在大块晶体生长过程中通过在~2300°C下的升华得到的平衡点缺陷浓度（比在大块晶体生长过程中通过在~2300°C下的升华得到的平衡点缺陷浓度低）的平衡点缺陷浓度。
当碳化硅器件形成在厚的外延的碳化硅层上（该厚的外延的碳化硅层例如之前已生长在初始晶片上）时，甚至在碳化硅器件的碳化硅衬底的中部中的点缺陷密度也可以保持得低。此外，通过使用厚的碳化硅衬底，可能会降低用于制造的成本。
点缺陷密度例如可以在点处或者在平面中来测量，所述平面距碳化硅衬底410的第一表面412和距碳化硅衬底410的第二表面414具有相同的间距A，并且所述平面由此对应于中部430。
例如，在碳化硅衬底410的中部430中的平均掺杂浓度此外可以大于5*1017cm-3（或者大于5*1018cm-3，或者大于1*1019cm-3）。例如，碳化硅衬底410可以包括：第一子层，该第一子层具有大于5*1017cm-3（或者大于5*1018cm-3，或者大于1*1019cm-3）的平均掺杂浓度（和/或最大掺杂浓度）；和第二子层，所述第二子层具有小于1*1017cm-3（或者小于5*1016cm-3，或者小于1*1016cm-3）的平均掺杂浓度（和/或最大掺杂浓度）。碳化硅衬底的第一子层的厚度例如可以大于20μm（或者大于40μm，或者大于80μm）。碳化硅衬底的第二子层的厚度可以小于30μm（或者小于20μm，或者小于10μm）。碳化硅衬底的第二子层的厚度例如可以根据要制造的碳化硅器件的要实现的阻断能力来选择。例如，第一子层的至少一部分可以形成碳化硅器件400的漂移区。例如，碳化硅衬底的第二子层的厚度比碳化硅衬底的第一子层的厚度小（例如大于10μm）。
碳化硅器件400例如可以利用与图1-3相关联来描述的方法之一来制造。所制造的碳化硅器件甚至在碳化硅器件的碳化硅衬底的中部中可以具有低的点缺陷密度。
例如，碳化硅器件400可以是垂直的碳化硅器件，或者包括垂直的部件结构（例如垂直二极管、垂直场效应晶体管或者垂直的带有绝缘栅电极的双极性晶体管IGBT）。垂直的碳化硅器件或者垂直的部件结构例如在导通状态下或者在接通状态下主要地（例如大于通过碳化硅器件的总电流的70%地）在前侧与背侧之间垂直地引导电流。碳化硅器件可以是功率半导体器件。例如，碳化硅器件和/或碳化硅器件的垂直的部件结构可以具有大于100V的击穿电压或者反向电压（例如200V、300V、400V或者500V的击穿电压）、大于500V的击穿电压或者反向电压（例如600V、700V、800V或者1000V的击穿电压）或者大于1000V的击穿电压或者反向电压（例如1200V、1500V、1700V、2000V、3300V或者6500V的击穿电压）。
其他细节和方面结合上文或者下文所描述的实施例来述及。在图4中所示出的实施例可以具有一个或者多个可选的附加特征，所述附加特征对应于一个或者多个如下方面：所述方面结合所建议的思想或者一个或者多个上文（例如图1-3）或者下文所描述的实施例来述及。
若干个实施例涉及SiC晶片再利用方法。
在替选的方法中，例如可以通过如下方式来使SiC基础材料成本下降：非常薄的层（在例如<= 1μm的范围中）与晶片分离，并且该层被接合到辅助载体上。由此，可以为随后的外延工艺提供最佳匹配的表面，而不必为此采用完整的晶片。然而，在该方法中，可能需要分裂（例如智能切割（Smart Cut））和接合的复杂工艺。尤其是，这种复合晶片的晶片翘曲度（Wafer-Bow）即使在温度系数CT良好匹配的情况下也可能会非常高（在使用例如石墨载体的情况下），并且载体的工艺兼容性可能会是关键的。在另一方法中，单晶SiC层可以导电地接合在多晶SiC晶片上。由此，尽管翘曲度问题和还有工艺兼容性可能会得以明显改善，不过例如与单晶SiC衬底相比，会几乎不形成成本优点。
按照所建议的思想，分离例如可以在对相应的器件进行完整的前侧处理之后才进行，并且被分离的高度掺杂的晶片可以在适当的再生步骤（Reclaim步骤）之后被重新使用。例如为了在该过程中始终以相同的（或者类似的）晶片厚度开始，可以施加外延层，该外延层的总厚度不是（唯一地）取决于稍后最终得到的器件的电方面的要求，而是作为最小厚度一同包含对于分裂过程所需的材料前置量（Material-Vorhalt）。该材料前置量可以高度掺杂，以便在稍后的器件中不生成值得一提的欧姆性附加电阻。足够厚的Epi层与分裂过程一起可以允许在SiC器件制造时的晶片再生。例如，晶片在该过程中没有被消耗，而是可以是可恢复的组成部分。例如，可以对厚度为150μm和直径为150mm或者具有其他厚度和/或直径的SiC晶片进行分裂。
被分离的带有器件结构的部分晶片可以在前侧上尽最大可能地被处理完成，以便例如使薄的和由此易碎的部分晶片的处置步骤最小化。为了能够安装，被分离的部分晶片可以至少配备有接触层和接触增强部。例如，薄的硅化镍-NiSi层可以被溅射到晶片背侧上，并且通过快速热处理（Rapid Thermal Processing RTP）或者激光脉冲进行热接触形成。由此可以沉积可焊接的背侧金属层。
已与一个或者多个前面详细描述的实例和附图一起所述及和所描述的方面和特征此外还可以与其他实例中的一个或者多个相组合，以便替代其他实例的类似特征，或者以便将该特征附加地引入到其他实例中。
描述和附图仅呈现本公开内容的原理。此外，所有这里所举出的实例明确地仅用于教导目的，以便辅助读者理解本公开内容的原理和发明人为了技术的进一步发展所贡献的思想。所有关于本公开内容的原理、方面和实例的在这里使用的论断以及其特别的实施例要包括其对应部分。
框图例如可以呈现实施本公开内容的原理的详细电路图。以类似的方式，过程图、流程图、状态转换图、伪代码等等可以呈现各种过程，所述过程基本上呈现在计算机可读的介质中并且这样可以通过计算机或者处理器来执行，而不管是否明确呈现这种计算机或者处理器。在本描述中或者在权利要求中公开的方法可以通过如下设备来实施，所述设备具有用于执行该方法的相对应步骤中的每个步骤的装置。
此外不言而喻的是，多种多样的在本描述或者权利要求中公开的步骤、过程、操作、序列或者功能的公开内容不应被设计为处于确定的顺序，除非这（例如出于技术原因）明确地或者隐含地以其他方式予以说明。多个步骤或者功能因而不被公开这些多个步骤或者功能而限于确定的顺序，除非这些步骤或者功能出于技术原因是不可交换的。此外，在若干个实例中，单个步骤、功能、过程或者序列可以包含多个子步骤、子功能、子过程或者子序列在内，或者可以被拆开成多个子步骤、子功能、子过程或者子序列。这种子步骤可以被包含在内，并且可以是单个步骤的公开内容的部分，只要这些子步骤没有明确地予以排除。
此外，随后的权利要求由此被纳入到详细描述中，在该详细描述中每个权利要求都可以自己代表分开的实例。当每个权利要求自己可以代表分开的实例时，要注意的是，（尽管从属权利要求在权利要求中可以涉及与一个或者多个其他权利要求的特别组合），其他实施例也可以包含从属权利要求与任何其他从属权利要求或者独立权利要求的主题的组合。只要未说明不想要确定的组合，则此处建议这些组合。此外，权利要求的特征对于任何其他独立权利要求而言也应被包含在内，即使该权利要求并不直接从属于该独立权利要求也如此。

Claims (23)

1.一种用于制造碳化硅器件的方法（100），其中所述方法包括：
在初始晶片上形成（110）碳化硅层；
在所述碳化硅层中形成（120）要制造的碳化硅器件的掺杂区；
在所述碳化硅层的表面上，形成（130）所述要制造的碳化硅器件的导电接触结构，其中所述导电接触结构电接触所述掺杂区；以及
在形成（130）所述导电接触结构之后，分裂（140）所述碳化硅层和所述初始晶片中的至少一个，使得至少所述要制造的碳化硅器件的碳化硅衬底被分离。
2.根据权利要求1所述的方法，其中，被分离的碳化硅衬底具有大于30μm的厚度。
3.一种用于制造碳化硅器件的方法（300），其中，所述方法包括：
在初始晶片上形成（110）碳化硅层；
在所述碳化硅层中，形成（120）要制造的碳化硅器件的掺杂区；
在形成（120）所述掺杂区之后，分裂（140）所述碳化硅层或者所述初始晶片，使得至少所述要制造的碳化硅器件的碳化硅衬底被分离，其中所述碳化硅衬底具有大于30μm的厚度。
4.根据上述权利要求中任一项所述的方法，其中，所述初始晶片的至少一个表面包括碳化硅，并且形成（120）所述碳化硅层包括：在所述初始晶片的表面上外延生长碳化硅。
5.根据上述权利要求中任一项所述的方法，其中，形成（110）所述碳化硅层包括：
形成所述碳化硅层的第一子层，所述第一子层具有大于5*1017cm-3的平均掺杂浓度；以及
形成所述碳化硅层的第二子层，所述第二子层具有小于1*1017cm-3的平均掺杂浓度。
6.根据权利要求5所述的方法，其中，所述碳化硅层的第一子层的厚度大于20μm。
7.根据权利要求5或6所述的方法，其中，所述碳化硅层的第二子层的厚度小于30μm。
8.根据权利要求5、6或7所述的方法，其中，所述碳化硅层的第二子层的厚度小于所述碳化硅层的第一子层的厚度。
9.根据权利要求5至8中任一项所述的方法，其中，所述第二子层的至少一部分形成所述要制造的碳化硅器件的漂移区。
10.根据上述权利要求中任一项所述的方法，此外还包括：在分裂（140）之前，在所述碳化硅层的表面上形成钝化层。
11.根据上述权利要求中任一项所述的方法，此外还包括：在分裂（140）之前，在层堆叠上固定载体晶片或者载体膜，所述层堆叠形成在所述碳化硅层的表面上。
12.根据上述权利要求中任一项所述的方法，此外还包括：在分裂（140）之后，加工包括所述初始晶片的至少一部分的剩余晶片的表面。
13.根据权利要求12所述的方法，此外还包括：
在所述剩余晶片上形成另一碳化硅层；
在所述另一碳化硅层中，形成另一要制造的碳化硅器件的掺杂区；
在形成所述另一要制造的碳化硅器件的掺杂区之后，分裂所述另一碳化硅层或者所述剩余晶片，使得至少所述另一要制造的碳化硅器件的另一碳化硅衬底被分离。
14.根据上述权利要求中任一项所述的方法，此外还包括产生预损伤的分裂区，其中所述分裂区借助如下方式来产生：
（i）将离子注入到所述初始晶片或者所述碳化硅层中，其中所述预损伤的分裂区对于已知波长范围的激光辐射的吸收系数为所述初始晶片或者所述碳化硅层在所述预损伤的分裂区之外的区域中的吸收系数的至少五倍，或者
（ii）在形成（120）所述导电接触结构之前，激光处理所述分裂区，以便预损伤所述分裂区。
15.根据权利要求14所述的方法，其中，沿着所述分裂区的分裂（140）包括如下步骤中的至少一个：
（i）施加聚合物膜，
（ii）产生热应力，以及
（iii）用已知波长范围的激光辐射照射所述初始晶片或者所述碳化硅层。
16.根据上述权利要求中任一项所述的方法，其中，所述分裂（140）通过注入离子或者激光轰击到在碳化硅层或者初始晶片中的分裂区中来进行。
17.根据上述权利要求中任一项所述的方法，其中，所述分裂（140）是分裂所述碳化硅层，使得所述碳化硅层的部分在分裂（140）之后剩余在所述初始晶片上。
18.根据上述权利要求中任一项所述的方法，其中，所述导电接触结构包括金属和多晶硅中的至少一个。
19.根据上述权利要求中任一项所述的方法，此外还包括：在分裂（140）之前，将所述碳化硅层分开成在要制造的碳化硅器件之间的区域。
20.一种碳化硅器件（400），其包括：
碳化硅衬底（410），所述碳化硅衬底（410）具有大于30μm的厚度；以及
所述碳化硅器件（400）的掺杂区（420），所述掺杂区（420）布置在所述碳化硅衬底（410）的第一表面（412）上，
其中所述碳化硅衬底（410）的在所述碳化硅衬底（410）的所述第一表面（412）与相对置的第二表面（414）之间的中部（430）中的点缺陷密度小于5*1014cm-3。
21.根据权利要求20所述的碳化硅器件（400），其中，所述碳化硅器件（400）的至少一个垂直的部件结构具有二极管、场效应晶体管或者带有绝缘栅电极的双极性晶体管。
22.根据权利要求20至21中任一项所述的碳化硅器件（400），其中，所述碳化硅器件（400）的至少一个垂直的部件结构具有大于100V的击穿电压。
23.根据权利要求20至22中任一项所述的碳化硅器件（400），其中，所述碳化硅衬底（410）的中部（430）中的平均掺杂浓度大于5*1017cm-3。
CN201810980117.9A 2017-08-25 2018-08-27 碳化硅器件和用于制造碳化硅器件的方法 Active CN109427563B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311277442.6A CN117293022A (zh) 2017-08-25 2018-08-27 碳化硅器件和用于制造碳化硅器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017119568.8 2017-08-25
DE102017119568.8A DE102017119568B4 (de) 2017-08-25 2017-08-25 Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311277442.6A Division CN117293022A (zh) 2017-08-25 2018-08-27 碳化硅器件和用于制造碳化硅器件的方法

Publications (2)

Publication Number Publication Date
CN109427563A true CN109427563A (zh) 2019-03-05
CN109427563B CN109427563B (zh) 2023-10-24

Family

ID=65320746

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311277442.6A Pending CN117293022A (zh) 2017-08-25 2018-08-27 碳化硅器件和用于制造碳化硅器件的方法
CN201810980117.9A Active CN109427563B (zh) 2017-08-25 2018-08-27 碳化硅器件和用于制造碳化硅器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311277442.6A Pending CN117293022A (zh) 2017-08-25 2018-08-27 碳化硅器件和用于制造碳化硅器件的方法

Country Status (4)

Country Link
US (3) US11069778B2 (zh)
JP (2) JP7302953B2 (zh)
CN (2) CN117293022A (zh)
DE (1) DE102017119568B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017119568B4 (de) * 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
CN110323126B (zh) * 2019-04-15 2021-09-14 武汉理工大学 一种Si/SiC/石墨烯材料的制备方法
SE1950611A1 (en) 2019-05-23 2020-09-29 Ascatron Ab Crystal efficient SiC device wafer production

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040248344A1 (en) * 2003-06-04 2004-12-09 Aaron Partridge Microelectromechanical systems, and methods for encapsualting and fabricating same
JP2010506406A (ja) * 2006-10-06 2010-02-25 ブルーワー サイエンス アイ エヌ シー． スライディング手法を用いるウェーハの仮接合のための、高温およびスピンオン接合用組成物
JP2012231172A (ja) * 2000-05-30 2012-11-22 Commissariat A L'energie Atomique & Aux Energies Alternatives 脆弱化された基板およびそのような基板の製造方法
CN102891182A (zh) * 2011-07-22 2013-01-23 株式会社半导体能源研究所 半导体装置
JP2013125971A (ja) * 2011-12-15 2013-06-24 Power Integrations Inc 半導体装置の製造のための複合ウェハ
US20130228905A1 (en) * 2010-07-15 2013-09-05 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
CN103578927A (zh) * 2012-08-10 2014-02-12 英飞凌科技股份有限公司 包含自背表面研磨的半导体器件制造方法及半导体器件
JP2014057035A (ja) * 2012-09-12 2014-03-27 Mtec:Kk 化合物半導体装置の製造方法
US20140264374A1 (en) * 2013-03-14 2014-09-18 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP2014179605A (ja) * 2013-03-08 2014-09-25 Infineon Technologies Austria Ag 半導体デバイスおよびそれを製造するための方法
US20150097328A1 (en) * 2013-10-08 2015-04-09 Win Semiconductors Corp. Wafer holding structure
WO2016114382A1 (ja) * 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板
US20170033011A1 (en) * 2015-07-31 2017-02-02 Infineon Technologies Ag Method for Forming a Semiconductor Device and a Semiconductor Device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304161B1 (ko) 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP2006210569A (ja) 2005-01-27 2006-08-10 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
DE102005052357A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
JP6090986B2 (ja) 2013-01-22 2017-03-08 国立研究開発法人産業技術総合研究所 ＳｉＣ半導体装置及びその製造方法
US9761493B2 (en) 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
DE102017119568B4 (de) * 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231172A (ja) * 2000-05-30 2012-11-22 Commissariat A L'energie Atomique & Aux Energies Alternatives 脆弱化された基板およびそのような基板の製造方法
US20040248344A1 (en) * 2003-06-04 2004-12-09 Aaron Partridge Microelectromechanical systems, and methods for encapsualting and fabricating same
JP2010506406A (ja) * 2006-10-06 2010-02-25 ブルーワー サイエンス アイ エヌ シー． スライディング手法を用いるウェーハの仮接合のための、高温およびスピンオン接合用組成物
US20130228905A1 (en) * 2010-07-15 2013-09-05 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
CN102891182A (zh) * 2011-07-22 2013-01-23 株式会社半导体能源研究所 半导体装置
JP2013125971A (ja) * 2011-12-15 2013-06-24 Power Integrations Inc 半導体装置の製造のための複合ウェハ
CN103578927A (zh) * 2012-08-10 2014-02-12 英飞凌科技股份有限公司 包含自背表面研磨的半导体器件制造方法及半导体器件
JP2014057035A (ja) * 2012-09-12 2014-03-27 Mtec:Kk 化合物半導体装置の製造方法
JP2014179605A (ja) * 2013-03-08 2014-09-25 Infineon Technologies Austria Ag 半導体デバイスおよびそれを製造するための方法
US20140264374A1 (en) * 2013-03-14 2014-09-18 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US20150097328A1 (en) * 2013-10-08 2015-04-09 Win Semiconductors Corp. Wafer holding structure
WO2016114382A1 (ja) * 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板
US20170033011A1 (en) * 2015-07-31 2017-02-02 Infineon Technologies Ag Method for Forming a Semiconductor Device and a Semiconductor Device

Also Published As

Publication number Publication date
US11715768B2 (en) 2023-08-01
JP2019050362A (ja) 2019-03-28
US20230334337A1 (en) 2023-10-19
JP2023126260A (ja) 2023-09-07
JP7302953B2 (ja) 2023-07-04
DE102017119568A1 (de) 2019-02-28
US11069778B2 (en) 2021-07-20
DE102017119568B4 (de) 2024-01-04
CN109427563B (zh) 2023-10-24
US20210313431A1 (en) 2021-10-07
US20190067425A1 (en) 2019-02-28
CN117293022A (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
JP5771678B2 (ja) 高電力絶縁ゲート・バイポーラ・トランジスタ
TWI459473B (zh) 具有（１１０）－向性矽之半導體裝置
US11600701B2 (en) Semiconductor component having a SiC semiconductor body
US8507921B2 (en) Single crystal compound semiconductor substrate
US20180323261A1 (en) Silicon carbide semiconductor device and method for producing same
US10090379B2 (en) Hydrogen occlusion semiconductor device
US11715768B2 (en) Silicon carbide components and methods for producing silicon carbide components
EP2905806A1 (en) Silicon carbide semiconductor device manufacturing method
US10050133B2 (en) Application of thin insulating film layer in semiconductor device and method of manufacturing semiconductor device
US20130153925A1 (en) Semiconductor device
US11189493B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US20200068709A1 (en) Carrier, laminate and method of manufacturing semiconductor devices
US11557506B2 (en) Methods for processing a semiconductor substrate
JP2023046389A (ja) 吸収層を含む半導体層の形成方法
CN116741639A (zh) 半导体器件的制备方法及半导体器件
CN116741634A (zh) 双极型功率器件及其制备方法
CN115566052A (zh) 一种功率半导体器件、逆变器模组以及电子设备
JP2018107342A (ja) ＳｉＣ−ＭＯＳＦＥＴの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant