JP7302953B2 - シリコンカーバイド部品とシリコンカーバイド部品を製造する方法 - Google Patents

シリコンカーバイド部品とシリコンカーバイド部品を製造する方法 Download PDF

Info

Publication number
JP7302953B2
JP7302953B2 JP2018155152A JP2018155152A JP7302953B2 JP 7302953 B2 JP7302953 B2 JP 7302953B2 JP 2018155152 A JP2018155152 A JP 2018155152A JP 2018155152 A JP2018155152 A JP 2018155152A JP 7302953 B2 JP7302953 B2 JP 7302953B2
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
component
forming
carbide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018155152A
Other languages
English (en)
Other versions
JP2019050362A (ja
Inventor
ローラント ラップ，
ロニー ケルン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2019050362A publication Critical patent/JP2019050362A/ja
Priority to JP2023102337A priority Critical patent/JP2023126260A/ja
Application granted granted Critical
Publication of JP7302953B2 publication Critical patent/JP7302953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/12—Computing arrangements based on biological models using genetic models
    • G06N3/126—Evolutionary algorithms, e.g. genetic algorithms or genetic programming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Description

実施例はシリコンカーバイドウエハの再利用の概念に関し、特に、シリコンカーバイド部品とシリコンカーバイド部品を製造する方法に関する。
シリコンカーバイド（ＳｉＣ）基材の面積当たりコストは、この１０年間で大幅に下がったとはいえ、対応するシリコン（Ｓｉ）ウエハのコストに比べると、まだ２桁以上高い。個々のウエハのコストは、直径のステップが上がるごとに（例えば、１００ｍｍから１５０ｍｍになると）大幅に上昇する。しかしながら、ウエハ自体は、その上に生成される部品の電気的機能にほとんど又は全く寄与しない為、この大きなコスト分担を無くすか減らす方法が求められている。
シリコンカーバイドウエハを再利用することによってシリコンカーバイド部品のコストを下げることを可能にする概念を提供することが必要とされていると考えられる。
幾つかの例示的実施形態が、シリコンカーバイド部品を製造する方法に関し、この方法は、初期ウエハ上にシリコンカーバイド層を形成するステップと、製造されるシリコンカーバイド部品のドープ領域をシリコンカーバイド層内に形成するステップと、製造されるシリコンカーバイド部品の導電性接点構造をシリコンカーバイド層の表面に形成するステップと、を含む。導電性接点構造は、ドープ領域と電気的に接触する。本方法は更に、導電性接点構造を形成するステップの後にシリコンカーバイド層又は初期ウエハを分離するステップであって、これによって、製造されるシリコンカーバイド部品の少なくともシリコンカーバイド基板が分離される、分離するステップを含む。
幾つかの例示的実施形態が、シリコンカーバイド部品を製造する方法に関し、この方法は、初期ウエハ上にシリコンカーバイド層を形成するステップと、製造されるシリコンカーバイド部品のドープ領域をシリコンカーバイド層内に形成するステップと、ドープ領域を形成するステップの後にシリコンカーバイド層又は初期ウエハを分離するステップであって、これによって、製造されるシリコンカーバイド部品の少なくともシリコンカーバイド基板が分離される、分離するステップと、を含む。更に、シリコンカーバイド基板は、厚さが３０μｍ超である。
幾つかの例示的実施形態がシリコンカーバイド部品に関し、これは、厚さが３０μｍ超であるシリコンカーバイド基板と、シリコンカーバイド部品の、シリコンカーバイド基板の第１の面に配置されたドープ領域と、を含む。シリコンカーバイド基板の第１の面と反対側の第２の面との間の、シリコンカーバイド基板の中心における点欠陥密度が５×１０１４ｃｍ－３未満である。
この後は、デバイス及び／又は方法の幾つかの実施例を、あくまで例として、以下に挙げる添付図面を参照しながら説明する。
シリコンカーバイド部品を製造する方法のフロー図を示す。 シリコンカーバイド部品の製造の段階におけるシリコンカーバイド部品の概略断面図を示す。 シリコンカーバイド部品の製造の段階におけるシリコンカーバイド部品の概略断面図を示す。 シリコンカーバイド部品の製造の段階におけるシリコンカーバイド部品の概略断面図を示す。 シリコンカーバイド部品の製造の段階におけるシリコンカーバイド部品の概略断面図を示す。 シリコンカーバイド部品の製造の段階におけるシリコンカーバイド部品の概略断面図を示す。 シリコンカーバイド部品を製造する方法のフロー図を示す。 シリコンカーバイド部品の一部の概略断面図を示す。
以下では、幾つかの例示的実施形態が図示されている添付図面を参照しながら、様々な例示的実施形態を詳細に説明する。それらの図面では、明確さの為に、線の太さ、層の厚さ、及び／又は領域の厚さを誇張している場合がある。
様々な修正形態や代替形態については相応にふさわしい更に多くの実施例があるが、図面では、それらのうちの幾つかの実施例を例示し、以下で詳細に説明する。しかしながら言うまでもなく、実施例は、開示される特定の形態に限定されるものではない。更に多くの実施例が、本開示の範囲内にあるあらゆる修正形態、等価形態、及び代替形態をカバーすることが可能である。図面の説明全体を通して、同一参照符号は、互いに対して同一形態又は修正形態となるように実施可能であって、同一又は同等の機能性を提供する同一又は同等の要素を参照する。
言うまでもなく、ある要素が別の要素に「接続」又は「結合」されるように指定されている場合、それらの要素は、直接接続又は結合されてよく、或いは、１つ以上の中間要素を介して接続又は結合されてもよい。２つの要素Ａ及びＢが「又は」で結合されている場合、これは、あらゆる可能な組み合わせ、即ち、Ａのみ、Ｂのみ、並びにＡ及びＢを開示しているものと理解されたい。この同じ組み合わせに対する代替的な言い回しとして「Ａ及びＢのうちの少なくとも１つ」がある。同じことが３つ以上の要素の組み合わせにも当てはまる。
これ以降では、第１の部品部分（例えば、層）が第２の部品部分（例えば、別の層又はウエハ）の「上に」形成された場合、第１の部品部分が第２の部品部分の上に直接貼り付けられてよく、或いは、第１の部品部分と第２の部品部分との間に少なくとも１つの第３の部品部分が位置することも可能である。
本明細書で使用する用語は、具体的な実施例の記述を意図したものであり、更なる実施例に対する限定を意図したものではない。「ａ、ａｎ」や「ｔｈｅ」などの単数形が使用されていて、且つ、要素を１つだけ使用することが必須であるという規定が明示的にも暗黙的にもなされていない場合には、更なる実施例が、同じ機能性を実施する為に複数形を包含してもよい。同様に、ある機能性が、複数の要素を使用して実施されるように後述される場合は、更なる実施例が同じ機能性を単一の要素又は処理エンティティを使用して実施してよい。更に、言うまでもなく、本明細書で使用される」という語句は、本明細書で使用された際には、示された特徴、整数、手順、操作、要素、及び／又は構成要素の存在を示すものであり、１つ以上の他の特徴、整数、手順、操作、要素、構成要素、及び／又はこれらの集まりの存在又は追加を排除するものではない。
別段の定義がない限り、本明細書において使用される全ての用語（技術用語及び科学用語を含む）は、実施例が関連している従来どおりの意味で使用される。
図１は、一例示的実施形態に対応するシリコンカーバイド部品を製造する方法のフロー図である。方法１００は、初期ウエハ上にシリコンカーバイド層を形成する工程１１０と、製造されるシリコンカーバイド部品のドープ領域をシリコンカーバイド層中に形成する工程１２０と、製造されるシリコンカーバイド部品の導電性接点構造をシリコンカーバイド層の表面に形成する工程１３０と、を含む。導電性接点構造は、ドープ領域と電気的に接触する。更に、方法１００は、導電性接点構造の形成後にシリコンカーバイド層又は初期ウエハを分離する工程１４０を含み、これによって、製造されるシリコンカーバイド部品のうちの少なくともシリコンカーバイド基板が分離される。
シリコンカーバイド部品のシリコンカーバイド基板が分離される前にシリコンカーバイド部品の構造をあらかじめ製造することにより、製造工程の複雑さを緩和することが可能であり、且つ／又は、製造中のウエハのハンドリングを簡略化することが可能である。これは、シリコンカーバイド部品の薄いシリコンカーバイド基板が工程の終盤まで分離されない為である。結果として、製造コストを下げることが可能になり、且つ／又は歩留まりの向上が可能になる。更に、十分な厚みを持つシリコンカーバイド層の形成が選択されていた場合には、初期ウエハを多様に再利用することが可能である。結果として、コストを下げることが可能である。
シリコンカーバイド層を形成する工程１１０を所望の品質で可能にする為に、初期ウエハ（又は開始ウエハ）は、シリコンカーバイドウエハであってよく、或いは、結晶欠陥密度が十分低いシリコンカーバイドによって表面が形成されていてよい。初期ウエハの厚さは２００μｍ超（又は３００μｍ超、又は５００μｍ超）であってよい。初期ウエハの直径は８０ｍｍ超（又は１３０ｍｍ超、又は１８０ｍｍ超）であってよい。初期ウエハのドープ濃度は少なくとも１×１０１７ｃｍ－３又は５×１０１７ｃｍ－３であってよい（いわゆる「ドープ初期ウエハ」）。或いは、初期ウエハは敢えてドープされなくてよく（いわゆる「公称未ドープ」ウエハ）、この場合の初期ウエハのドープ濃度はせいぜい１×１０１７ｃｍ－３であってよい。初期ウエハのドープ型はｎ型であってよい。
シリコンカーバイド層を形成する工程１１０は、例えば、初期ウエハの表面でのエピタキシャル成長によって行われてよい。従って、このシリコンカーバイド層は、エピタキシャルシリコンカーバイド層であってよい。早ければ成長中にでも、シリコンカーバイド層に均質の、又は縦方向に変化する基礎ドープ（ｎ型ドープ又はｐ型ドープ）が施されてよい。例えば、シリコンカーバイド層は初期ウエハのシリコンカーバイドのシリコン結晶面（シリコン面）に形成されてよく、これによって、形成されるシリコンカーバイド層の表面も同様にシリコン結晶面になる（即ち、シリコン原子でターミネートされる）。結果として、シリコンカーバイド層のドープは、シリコンカーバイド層の成長中に高い精度で制御及び生成されることが可能になる。或いは、形成されるシリコンカーバイド層の表面は、炭素結晶面（炭素面）であってよい。形成されるシリコンカーバイド層は、例えば、厚さが１０μｍ超（又は２０μｍ超、又は３０μｍ超、又は６０μｍ超、又は１００μｍ超）、且つ／又は３００μｍ未満（又は１５０μｍ未満、又は８０μｍ未満）であってよい。シリコンカーバイド層は、例えば、初期ウエハの表面全体に形成される。
形成されるシリコンカーバイド層は、十分な電気的降伏強度を備えるのに必要な厚さより厚くてよい。例えば、別のシリコンカーバイド部品の、シリコンカーバイド層に基づく降伏強度が確保されていればよいシリコンカーバイド層は、厚さが電圧クラス６５０Ｖに対しては少なくとも５μｍ（１２００Ｖに対しては少なくとも９μｍ、３．３ｋＶに対しては少なくとも２５μｍ）であってよい。これと比較して、ここで説明するシリコンカーバイド部品の例示的実施形態では、シリコンカーバイド層は、厚さが電圧クラス６５０Ｖに対しては少なくとも２０μｍ（１２００Ｖに対しては少なくとも４０μｍ、３．３ｋＶに対しては少なくとも５０μｍ）であってよい。
製造されるシリコンカーバイド部品のドープ領域を形成する工程１２０は、イオン打ち込みによって行われてよく、或いは、シリコンカーバイド層を形成する工程１１０の間に行われてよい。シリコンカーバイド層の表面では、ドープ領域はｎドープ領域又はｐドープ領域であってよい。更に、ドープ領域は、例えば、ダイオードのアノード領域又はカソード領域、或いは、トランジスタのソース領域、ボディ領域、ドレイン領域、エミッタ領域、又はコレクタ領域であってよい。ドープ領域は、例えば、シリコンカーバイド層の隣接部分とのｐｎ接合を有する。
導電性接点構造は、ドープ領域に電気的に接触するように働く。導電性接点構造は、例えば、ドープ領域から、シリコンカーバイド部品の配線層スタックの１つ以上の面又は層を越えて、シリコンカーバイド層内に実施された、シリコンカーバイド部品の別のドープ領域まで延びてよく、又は、シリコンカーバイド部品の接続パッド又は接続メタライゼーション（例えば、電力金属層、電力メタライゼーション）まで延びてよく、或いは、接続パッド又は接続メタライゼーションを形成してよい。例えば、導電性接点構造は、ドープ領域と接触するバイア又は導電性部分構造をコンタクトホール内に含んでよい。導電性接点構造は、例えば、１つ以上の金属（例えば、銅、アルミニウム、タングステン）、又は複数の金属層及び／又はポリシリコン（例えば、高ドープポリシリコン）の組み合わせを含んでよい。導電性接点構造の一部分が、シリコンカーバイド層の表面に直接形成されており、これによって、シリコンカーバイド層の表面と接触している。しかしながら、導電性接点構造の１つ以上の他の部分もシリコンカーバイド層の表面に（直接ではなく）形成されてよく、シリコンカーバイド層の表面とその１つ以上の他の部分との間に、１つ以上の電気的絶縁層が垂直方向に存在する。例えば、導電性接点構造はドープ領域とオーム接触している。
分離する工程１４０は、シリコンカーバイド層の表面から下方に所望の深さで実施されてよく、十分な、又は所望の厚さを有する１つ以上のシリコンカーバイド部品構造を有するシリコンカーバイド基板２７０が分離される。分離する工程１４０は、シリコンカーバイド層内又は初期ウエハ内の分離領域に沿って実施されてよく、この分離領域は、シリコンカーバイド層の表面に平行に延びる。分離する工程１４０が、形成されるシリコンカーバイド層内で実施される場合、初期ウエハは、別の部品の製造に完全に再利用できる。そして初期ウエハの再利用は多数回可能であり、これによって基材ウエハのコストを大幅に下げることが可能である。例えば、分離する工程１４０は、シリコンカーバイド層を分離することによって実施され、これにより、分離する工程１４０の後にシリコンカーバイド層の一部が初期ウエハ上に残る。そして、この、初期ウエハ上に残ったシリコンカーバイド層の部分は、例えば、少なくとも一部が表面の再調整中に除去されてよい。或いは、分離する工程１４０は、初期ウエハの領域で実施されてよいが、その結果として、初期ウエハは厚みが失われ、任意に再利用することができない場合が多い。
分離する工程１４０は、導電性接点構造を形成する工程１３０の後に実施され、且つ、任意選択で、別の構造をシリコンカーバイド層の表面及びシリコンカーバイド層内に形成した後に実施される。例えば、シリコンカーバイド層の表面は、製造されるシリコンカーバイド部品のフロントサイドの表面を形成する。この例では、シリコンカーバイド部品の多くの、又は全てのフロントサイド構造（例えば、パッシベーション層を含む）が、シリコンカーバイド層又は初期ウエハが分離される工程１４０の前に既に製造されていることが可能である。例えば、（例えば、導電性接点構造を含む）配線層スタック、１つ以上の金属層からなるメタライゼーション構造、及び／又はパッシベーション層（例えば、有機材料層（例えば、ポリイミドなど））を、分離する工程１４０の前にシリコンカーバイド層の表面に形成することが可能である。任意選択で、分離する工程１４０の前に、シリコンカーバイド部品の他の構造（例えば、トランジスタのゲート、配線構造、電気パッド、及び／又はエッジ終端構造）をシリコンカーバイド層の表面又は内部に製造することが可能である。従来どおりの製造方法が用いられてよい。任意選択のパッシベーション層が、例えば、導電性接点構造の後に形成される。パッシベーション層は、１つ以上の接続パッド開口部を除く、シリコンカーバイド層の表面全体にわたって広がってよい。
分離する工程１４０は、様々な様式で実施されてよい。例えば、シリコンカーバイド層を形成する工程１１０の後、分離する工程１４０に備えて、早ければ導電性接点構造を形成する工程１３０の前に、分離する工程１４０が後で実施される予定の分離領域のレーザ処置を実施してよい。これは、分離する工程１４０に備えて分離領域に（例えば、レーザボンバードメントによりマイクロクラックを生成することによって）予損傷を与える為である。例えば、分離領域の予損傷の為のレーザ処置と分離する工程１４０との間の全ての工程を、４００℃を下回る温度で実施することが可能であり、その結果として、予損傷の制御されない激化を回避することが可能である。レーザボンバードメントは、例えば、（例えば、ゲートトレンチを生成する為に）シリコンカーバイド層を構造化する工程の後であって金属層が生成される前に実施されてよい。そして、分離する工程１４０は、ポリマーフィルムを貼り付けて熱応力をかけること（例えば、低温分離法）により、予損傷の分離領域に沿って実施されてよい。結果として、分離する工程１４０の為のスペース要件を小さく保つことが可能であり、その結果として、シリコンカーバイド層がほとんど失われず、初期担体の調整がさほど複雑ではない。分離する工程１４０は、別のレーザ処置によって実施されてもよく、この別のレーザ処置のレーザ光は予損傷領域で吸収される。
代替又は追加として、分離する工程１４０は、例えば、イオン（例えば、Ｈ、Ｈｅ、Ｎ、Ｖ、Ｂ、Ａｒ、Ｃ、Ｎｉ、Ｓｉ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、及び／又はＡｌ）の打ち込みを含んでよい。イオン打ち込みにより、予損傷分離領域を、初期ウエハ内又はシリコンカーバイド層内に生成することが可能である。初期ウエハに打ち込む場合、イオンは、シリコンカーバイド層が形成される前に初期ウエハに打ち込まれてよく、これは、例えば、初期ウエハの、シリコンカーバイド層が生成される面から進められる。シリコンカーバイド層に打ち込む場合、イオンは、シリコンカーバイド層が形成されてからシリコンカーバイド層に打ち込まれてよく、これは、例えば、シリコンカーバイド層の、初期ウエハと離れて向き合う面から進められる。第１の部分層と少なくとも１つの第２の部分層とを形成することを含むようにシリコンカーバイド層を形成することも可能であり、最初に第１の部分層が初期ウエハ上に形成され、この第１の部分層にイオンが打ち込まれてから、第１の部分層の上に第２の部分層が形成される。
分離領域は、シリコンカーバイド層内又は初期ウエハ内にある薄い層であってよい。分離領域の厚さは、初期ウエハ又はシリコンカーバイド層の全体厚さに比べて小さくてよい。分離領域の厚さは、少なくとも３０ｎｍ（典型的には少なくとも１００ｎｍ）から多くて１．５μｍ（典型的には多くて５００ｎｍ）であってよい。
イオン（特にＮ、Ｖ、Ｂ、Ａｒ、Ｃ、Ｎｉ、Ｓｉ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、及び／又はＡｌ）の打ち込みは、分離領域の領域内の結晶構造に対する損傷につながる可能性がある（いわゆる「予損傷分離領域」）。例えば、分離領域の領域内のシリコンカーバイドのポリタイプは、少なくとも部分的に、例えば、それまで４Ｈ－ＳｉＣだったものがその後３Ｃ－ＳｉＣに変化する可能性がある。結晶構造に対する損傷は、分離領域の外側の初期ウエハ（及び／又はシリコンカーバイド層）の非損傷領域に比べて、既知の波長範囲の電磁放射の吸収量の増加につながる可能性がある。分離領域内では、初期ウエハ（又はシリコンカーバイド層）のバンドギャップが、分離領域の外側の非損傷領域より小さくなりうる。例えば、分離領域内の既知の波長範囲の吸収係数は、非損傷領域の吸収係数の少なくとも５倍（又は少なくとも２０倍、又は少なくとも１００倍）である。従って、分離領域においては、放射の波長範囲が既知である電磁放射（例えば、レーザ放射）の吸収量を増大させることが可能である。この既知の波長範囲は、例えば、少なくとも２００ｎｍから多くて１５００ｎｍ、典型的には少なくとも３００ｎｍから多くて６００ｎｍの範囲であってよい。
分離する工程１４０は更に、代替又は追加として、シリコンカーバイド層内又は初期ウエハ内の予損傷又は未予損傷の分離領域へのレーザボンバードメントを含んでよい。未予損傷分離領域の場合、分離領域は、分離領域の所望の位置にレーザボンバードメントのレーザ放射を集束させることによって画定されてよい。未予損傷分離領域は、初期ウエハ（又はシリコンカーバイド層）のうちの、分離領域の外側の領域と異ならない領域（即ち、例えば、同じ結晶構造及び同じ材料組成を有する領域）であってよい。或いは、未予損傷分離領域は、初期ウエハ（又はシリコンカーバイド層）に導入された、打ち込みによる損傷が実施されていない、別の材料又は別の結晶構造の層であってよい。
レーザボンバードメントは、初期ウエハの、シリコンカーバイド層と離れて向き合う側から進めるよう実施されてよい。レーザボンバードメントにより、分離領域内に熱機械応力を引き起こすことが可能になり、これによって、分離する工程１４０を分離領域に沿って実施することが促進されるか可能になる。レーザボンバードメントの後に、分離領域に沿って初期ウエハ（又はシリコンカーバイド層）を分離することが可能であり、これには、任意選択で更なる機械的な力を用いることが可能である。
予損傷分離領域の場合には、レーザ放射の波長は、レーザ放射の対応する光子エネルギが分離領域のバンドギャップの少なくとも１／１０から多くて１０倍であるように選択されることが可能である。これは、分離領域内での単一光子過程の優勢につながりうる。
未予損傷分離領域の場合には、レーザ放射の波長は、単一光子過程の確率が多光子過程に比べて無視できるほど小さいように選択されることが可能である。そして、例えば、分離領域のバンドギャップが、レーザ放射の対応する光子エネルギの少なくとも２倍（典型的には少なくとも１０倍）である。
分離する工程１４０が、初期ウエハの分離領域において、上述のレーザで支援されるいずれかの方法で実施される場合、初期ウエハを未ドープとすること、即ち、敢えてドープしないことが可能である。既知の波長範囲のレーザ放射に対しては、未ドープの初期ウエハの透過度がドープ済みの初期ウエハより高いことが可能である。結果として、分離領域の外側の領域からの移行時に吸収係数がジャンプするのを回避することを可能にすることができ、その結果として、例えば、レーザ放射の集束の再調節を不要にすることが可能である。
分離する工程１４０の結果として、製造される１つのシリコンカーバイド部品、又は製造される複数のシリコンカーバイド部品のサイズに応じて、その１つのシリコンカーバイド部品又は複数のシリコンカーバイド部品を同時に取得することが可能なシリコンカーバイド基板２７０（例えば、シリコンカーバイドウエハ）を取得することが可能になる。従って、シリコンカーバイド基板２７０は、製造されるシリコンカーバイド部品、又は製造される複数のシリコンカーバイド部品から少なくとも半導体基板を形成する。シリコンカーバイド基板は、例えば、厚さが３０μｍ超（又は６０μｍ超、又は１００μｍ超）、且つ／又は３００μｍ未満（又は１５０μ未満、又は８０μｍ未満）であってよい。
シリコンカーバイド層で複数のシリコンカーバイド部品が製造される場合、シリコンカーバイド層は、分離する工程１４０の前に、シリコンカーバイド部品間の領域（例えば、鋸引き枠）で（例えば、のこ引き又はレーザーカットにより）あらかじめ分離されてよい。例えば、シリコンカーバイド層は、分離する工程１４０が実施される予定の深さまでカットされてよい。結果として、シリコンカーバイド部品は、分離する工程１４０の間に自動的に単一化されてもよい。或いは、シリコンカーバイド部品は、分離する工程１４０の後に単一化されてよく、任意選択で、背面のメタライゼーションが製造された後に単一化されてもよい。
分離する工程１４０の前に、担体ウエハ（例えば、ガラスウエハ）又は担体フィルム（例えば、ポリマーフィルム）が、シリコンカーバイド層の表面に形成された（且つ、例えば、少なくとも導電性接点構造を含む）層スタックに固定されてよい。担体ウエハ又は担体フィルムは、分離後のシリコンカーバイド基板２７０の簡略且つ安全なハンドリングを可能にすることができる。
シリコンカーバイド層内での分離する工程１４０と、初期ウエハの材料が失われない初期ウエハの再利用とを可能にする為に、シリコンカーバイド層の厚さは、（例えば、所望のブロッキング能力を達成する為に）製造されるシリコンカーバイド部品に実際に必要な厚さより大きいように選択されてよい。任意選択で、シリコンカーバイド部品の更なる製造の前に、分離する工程１４０の後に残っているウエハ２７０の表面を再調整してよい。シリコンカーバイド部品の動作中にシリコンカーバイド層が厚いことにより発生する更なるオーム損失を最小化する為に、シリコンカーバイド層のその他の部分が高ドープされてよい。
例えば、シリコンカーバイド層を形成する工程１１０は、平均ドープ濃度（及び／又は最大ドープ濃度）が５×１０１７ｃｍ－３超（又は５×１０１８ｃｍ－３超、又は１×１０１９ｃｍ－３超）である、シリコンカーバイド層の第１の部分層を形成することと、平均ドープ濃度（及び／又は最大ドープ濃度）が１×１０１７ｃｍ－３未満（又は５×１０１６ｃｍ－３未満、又は１×１０１６ｃｍ－３未満）である、シリコンカーバイド層の第２の部分層を形成することと、を含んでよい。平均ドープ濃度は、例えば、各場合において、各部分層全体で平均されたドープ濃度に対応する。第１の部分層及び第２の部分層は、例えば、連続的にエピタキシャル成長させてよい。第１の部分層は、初期ウエハ上で直接成長させてよく、第２の部分層は、第１の部分層上で直接成長させてよい。シリコンカーバイド層の第１の部分層の厚さは、例えば、２０μｍ超（又は４０μｍ超、又は８０μｍ超）であってよく、これによって、分離する工程１４０は、第２の部分層及び初期ウエハを損なうことなく第１の部分層内で実施可能である。シリコンカーバイド層の第２の部分層の厚さは、３０μｍ未満（又は２０μｍ未満、又は１０μｍ未満）であってよい。シリコンカーバイド層の第２の部分層の厚さは、例えば、製造されるシリコンカーバイド部品において達成されるべきブロッキング能力に応じて選択されてよい。例えば、第２の部分層は、製造されるシリコンカーバイド部品のドリフト領域の形成に使用されてよい。例えば、シリコンカーバイド層の第２の部分層の厚さは、シリコンカーバイド層の第１の部分層の厚さより小さくてよい（例えば、１０μｍ超であってよい）。
上述のシリコンカーバイド層は例に過ぎず、製造される部品に応じて修正されてよい。例えば、シリコンカーバイド層は、ドープ濃度及び／又はドープ型が異なる３つ以上の部分層を含んでよい。
分離する工程１４０の後で、例えば、初期ウエハのシリコンカーバイド層の一部を含む、残っているウエハ２７０の表面を、更なるシリコンカーバイド部品の製造に備えて調整することが可能である。或いは、分離する工程１４０が初期ウエハとシリコンカーバイド層との間の境界で、又は初期ウエハ内で実施される場合には、残っているウエハ２７０は、初期ウエハの少なくとも一部分だけを含む。従って、方法１００は、任意選択で、初期ウエハの少なくとも一部分を含む、残っているウエハ２７０の表面を調整する工程を、分離する工程１４０の後に含んでよい。この、残っているウエハ２７０の表面を調整する工程は、リクレーム工程と呼ばれることもあり、例えば、研削、研磨、プラズマケミカルドライエッチング、化学機械研磨（ＣＭＰ）、及び／又はラッピングにより実施されてよい。調整中に失われる材料、及びこれに関連するコストは、例えば、低温分離法を用いることにより最小限に抑えることが可能である。
その後、残っているウエハ２７０の上で、１つ以上の更なるシリコンカーバイド部品を製造することが可能である。例えば、残っているウエハ２７０の上に更なるシリコンカーバイド層を形成してよく、その更なるシリコンカーバイド層の中に、更なる製造されるシリコンカーバイド部品のドープ領域を形成してよい。更に、その更なる製造されるシリコンカーバイド部品のドープ領域が形成された後に、その更なる製造されるシリコンカーバイド部品のうちの少なくとも更なるシリコンカーバイド基板が分離されるように、その更なるシリコンカーバイド層又は残っているウエハ２７０を分離することが実施されてよい。
例えば、各層の垂直方向及び垂直方向の寸法又は厚さが、シリコンカーバイド部品のシリコンカーバイド基板のフロントサイド面（例えば、シリコンカーバイド層の表面）に垂直に測定されてよく、水平方向及び水平方向の寸法が、シリコンカーバイド部品のシリコンカーバイド基板のフロントサイド面に平行に測定されてよい。
シリコンカーバイド部品のシリコンカーバイド基板のフロントサイド（又はフロントサイド表面）は、半導体ウエハの背面におけるよりも複雑な構造（例えば、トランジスタのゲート）の実装に使用される面（又は表面）であってよく、これは、半導体ウエハの面に構造があらかじめ形成されている場合には、背面に関する工程パラメータ（例えば、温度）並びにハンドリング工程及び／又は使用可能工程が制限されてよい為である。
例えば、シリコンカーバイド部品は、縦型シリコンカーバイド部品であってよく、或いは、縦型の部品構造（例えば、縦型ダイオード、縦型電界効果トランジスタ、又は縦型絶縁ゲートバイポーラトランジスタＩＧＢＴ）を含んでよい。縦型シリコンカーバイド部品又は縦型部品構造は、例えば、導通状態又はオン状態で、電流の大部分（例えば、シリコンカーバイド部品を通る全電流の７０％超）をフロントサイドとリアサイドとの間で垂直方向に流す。シリコンカーバイド部品は電力半導体部品であってよい。例えば、シリコンカーバイド部品、及び／又はシリコンカーバイド部品の縦型部品構造は、降伏電圧又は逆電圧が１００Ｖ超（例えば、降伏電圧が２００Ｖ、３００Ｖ、４００Ｖ、又は５００Ｖ）、５００Ｖ超（例えば、降伏電圧が６００Ｖ、７００Ｖ、８００Ｖ、又は１０００ Ｖ）、又は１０００Ｖ超（例えば、降伏電圧が１２００Ｖ、１５００Ｖ、１７００Ｖ、２０００Ｖ、３３００Ｖ、又は６５００Ｖ）であってよい。
図２Ａ～２Ｅは、一例示的実施形態に対応するシリコンカーバイド部品の製造中の様々な段階におけるシリコンカーバイド部品の概略断面図を示す。
図２Ａａはシリコンカーバイド初期ウエハ２００（例えば、厚さが３５０μｍ）を示しており、この上で、図２Ｂに示すように、シリコンカーバイド層のエピタキシャル成長が行われる。シリコンカーバイド層は、高ｎドープ（ｎ＋）バッファ層２１０及びドリフト層２２０（例えば、厚さが３μｍから２０μｍ）を含む。シリコンカーバイド層は、例えば、厚さが５０μｍ超である。ｎドープ（ｎ＋）バッファ層２１０は、例えば、平均ドープ濃度（及び／又は最大ドープ濃度）が５×１０１７ｃｍ－３超（又は５×１０１８ｃｍ－３超、又は１×１０１９ｃｍ－３超）であってよく、ドリフト層２２０は、平均ドープ濃度（及び／又は最大ドープ濃度）が１×１０１７ｃｍ－３未満（又は５×１０１６ｃｍ－３未満、又は１×１０１６ｃｍ－３未満）であってよい。
リクレーム工程後もほぼ初期厚さのウエハが利用可能であるように、エピタキシャル層（シリコンカーバイド層）の全体厚さは、例えば、部品の所望のブロッキング能力に依存してよく、且つ、選択された分離法で分離される最小限の層厚さ（例えば、約５０μｍ）と、再生成工程（リクレーム工程）で失われる材料（例えば、約１０μｍ）とに依存してよい。このことが完全には当てはまらない場合（例えば、パスのたびに分離の結果としてウエハが多少薄くなる場合）でも、この方法は適用可能であるが、工程の適応が必要になる場合があり、又、割れのリスクが高まる可能性がある。
例えば、この追加のエピタキシャル層厚さが（シリコンカーバイド部品において）電気的に必須ではない場合には、結果として得られる縦型部品（例えば、ショットキーダイオード、ｐｎダイオード、接合型電界効果トランジスタＪＦＥＴ、酸化金属半導体電界効果トランジスタＭＯＳＦＥＴ）の全導電率にはっきりそれと分かる（１０％未満の）影響を与えない十分なドープが存在することが可能である。均質性の重要度は二の次であってよい為、例えば、コスト効率が高いエピタキシ工程が用いられてよい。
シリコンカーバイド層を形成する工程の後に、複数の部品構造（例えば、ドープ領域及び／又は配線層スタック）が、図２Ｃに示されるように、シリコンカーバイド層の場所、及び／又はシリコンカーバイド層内で製造されてよい。この例では特に、製造される１つ以上のシリコンカーバイド部品のうちの接続パッド２３０及びパッシベーション層２４０が示されている。
後で使用されるシリコンカーバイド初期ウエハ２００を取得する為に、シリコンカーバイド層を、リアサイドから（例えば、研削により）薄化する代わりに、図２Ｄに示すように、分離領域２５０に沿って分離してよい。
分離には様々な工程が用いられてよく、上記工程は、例えば、ＳｉＣ基板のコストを下げて、例えば、１５μｍ未満の材料のロスを可能にすることにも用いられる。これに対し、フィラメントソーイングの場合には材料のロスは著しく高くなるであろう。例えば、レーザボンバードメントによって分離領域内に予損傷を生成することが可能であり、後で、ウエハにポリマーフィルムをコーティングし、その後、熱応力を与えることが可能である。ウエハとポリマーの熱特性が異なることの結果として、ウエハは２つの部分に分割されることが可能である。代替又は追加として、ウエハは、例えば、レーザによって分割されてよい。
分離後、残っているウエハ２７０の分離面を、再度のエピタキシに備えて準備する為に、図２Ｅに示されるように、（例えば、再生成（リクレーム）の為に）ラッピング及び／又は研磨２６０してよい。最終機械加工工程の後に（例えば、粗さの深さが２ｎｍ未満にされた後に）、次のエピタキシ工程の前に、ドライエッチング工程を追加で用いて、埋まっている結晶欠陥を表面コンフォーマルに除去してよい。
図２Ａ～２Ｅは、例えば、ウエハを分離することに基づくウエハ再生成工程を示している。例えば、提案した方法に基づくならば、ウエハは少なくとも１０回の再利用が可能である。
上述又は後述の例示的実施形態と併せて、更なる詳細及び態様について述べる。図２Ａ～２Ｅに示した例示的実施形態は、提案した概念、又は上述（例えば、図１）又は後述（例えば、図３～４）の１つ以上の例示的実施形態と併せて述べる１つ以上の態様に対応する１つ以上の任意選択の更なる特徴を有してよい。
図３は、一例示的実施形態に対応するシリコンカーバイド部品を製造する方法のフロー図である。方法３００は、初期ウエハ上にシリコンカーバイド層を形成する工程１１０と、製造されるシリコンカーバイド部品のドープ領域をシリコンカーバイド層内に形成する工程１２０と、ドープ領域を形成する工程１２０の後にシリコンカーバイド層又は初期ウエハを分離するステップ１４０とを含み、これによって、製造されるシリコンカーバイド部品の少なくともシリコンカーバイド基板が分離される。更に、シリコンカーバイド基板は、厚さが３０μｍ超（又は６０μｍ超、又は１００μｍ超）である。
初期ウエハの再利用は、十分な厚さを有するシリコンカーバイド層を形成することによって可能にすることができる。結果として、シリコンカーバイド部品の製造コストを下げることが可能である。
上述又は後述の例示的実施形態と併せて、更なる詳細及び態様について述べる。図３に示した例示的実施形態は、提案した概念、又は上述（例えば、図１～２Ｅ）又は後述（例えば、図４）の１つ以上の例示的実施形態と併せて述べる１つ以上の態様に対応する１つ以上の任意選択の更なる特徴を有してよい。
図４は、一例示的実施形態に対応するシリコンカーバイド部品の一部の概略断面図を示す。シリコンカーバイド部品４００は、厚さが３０μｍ超のシリコンカーバイド基板４１０と、シリコンカーバイド部品４００の、シリコンカーバイド基板４１０の第１の面４１２に配置されたドープ領域４２０と、を含む。シリコンカーバイド基板４１０の第１の面４１２と反対側の第２の面４１４との間の、シリコンカーバイド基板４１０の中心４３０における点欠陥密度が５×１０１４ｃｍ－３未満（又は１×１０１４ｃｍ－３未満、又は５×１０１３ｃｍ－３未満）であり、これは、ＳｉＣ基板が、例えば、１７００℃を下回る温度でのエピタキシャル工程で製造された為であり、従って、確定した平衡状態の点欠陥濃度は、バルク結晶成長工程中に約２３００℃の昇華によって確定された点欠陥濃度と異なる（これより低い）。
（例えば、初期ウエハ上であらかじめ成長させておいた）厚いエピタキシャルシリコンカーバイド層の上でシリコンカーバイド部品を形成すると、点欠陥密度は、シリコンカーバイド部品のシリコンカーバイド基板の中心においてすら、低く保つことが可能である。更に、厚いシリコンカーバイド基板の使用により、製造コストを下げることが可能である。
点欠陥密度は、例えば、シリコンカーバイド基板４１０の第１の面４１２から、並びに第２の面４１４から等距離Ａにある（従って、中心４３０に対応する）点又は面において測定されてよい。
例えば、更に、シリコンカーバイド基板４１０の中心４３０における平均ドープ濃度は、５×１０１７ｃｍ－３超（又は５×１０１８ｃｍ－３超、又は１×１０１９ｃｍ－３超）であってよい。例えば、シリコンカーバイド基板４１０は、平均ドープ濃度（及び／又は最大ドープ濃度）が５×１０１７ｃｍ－３超（又は５×１０１８ｃｍ－３超、又は１×１０１９ｃｍ－３超）である第１の部分層と、平均ドープ濃度（及び／又は最大ドープ濃度）が１×１０１７ｃｍ－３未満（又は５×１０１６ｃｍ－３未満、又は１×１０１６ｃｍ－３未満）である第２の部分層と、を含んでよい。シリコンカーバイド基板の部分層の厚さは、例えば、２０μｍ超（又は４０μｍ超、又は８０μｍ超）であってよい。シリコンカーバイド基板の第２の部分層の厚さは、例えば、３０μｍ未満（又は２０μｍ未満、又は１０μｍ未満）であってよい。シリコンカーバイド基板の第２の部分層の厚さは、例えば、製造されるシリコンカーバイド部品において達成されるべきブロッキング能力に応じて選択されてよい。例えば、第１の部分層の少なくとも一部がシリコンカーバイド部品４００のドリフト領域を形成してよい。例えば、シリコンカーバイド基板の第２の部分層の厚さは、シリコンカーバイド基板の第１の部分層の厚さより小さい（例えば、１０μｍ超）。
シリコンカーバイド部品４００は、例えば、図１～３に関連して説明した方法のいずれかによって製造されてよい。製造されるシリコンカーバイド部品は、点欠陥密度が、シリコンカーバイド部品のシリコンカーバイド基板の中心においてすら、低いことが可能である。
例えば、シリコンカーバイド部品４００は、縦型シリコンカーバイド部品であってよく、或いは、縦型部品構造（例えば、縦型ダイオード、縦型電界効果トランジスタ、又は縦型絶縁ゲートバイポーラトランジスタＩＧＢＴ）を含んでよい。縦型シリコンカーバイド部品又は縦型部品構造は、例えば、導通状態又はオン状態で、電流の大部分（例えば、シリコンカーバイド部品を通る全電流の７０％超）をフロントサイドとリアサイドとの間で垂直方向に流す。シリコンカーバイド部品は電力半導体部品であってよい。例えば、シリコンカーバイド部品、及び／又はシリコンカーバイド部品の縦型部品構造は、降伏電圧又は逆電圧が１００Ｖ超（例えば、降伏電圧が２００Ｖ、３００Ｖ、４００Ｖ、又は５００Ｖ）、５００Ｖ超（例えば、降伏電圧が６００Ｖ、７００Ｖ、８００Ｖ、又は１０００ Ｖ）、又は１０００Ｖ超（例えば、降伏電圧が１２００Ｖ、１５００Ｖ、１７００Ｖ、２０００Ｖ、３３００Ｖ、又は６５００Ｖ）であってよい。
上述又は後述の例示的実施形態と併せて、更なる詳細及び態様について述べる。図４に示した例示的実施形態は、提案した概念、又は上述（例えば、図１～３）又は後述の１つ以上の例示的実施形態と併せて述べる１つ以上の態様に対応する１つ以上の任意選択の更なる特徴を有してよい。
幾つかの例示的実施形態は、ＳｉＣウエハの再利用法に関連する。
別の方法では、例えば、ＳｉＣ基材のコストを下げることが可能であり、これは、（例えば、１μｍ以下の領域の）非常に薄い層をウエハから分離して補助担体に接着することにより可能である。従って、最適に適合された表面をその後のエピタキシ工程で利用できるようにすることが可能であり、この目的の為にはウエハ全体を使用する必要がない。しかしながら、この方法では、分離（例えば、スマートカット）及び接着の複雑な工程が必要になる場合がある。具体的には、そのような複合ウエハは、（例えば、グラファイト担体の使用との）温度係数ＣＴのマッチングが良好な場合であってもウエハの反りが非常に大きくなる可能性があり、担体の工程適合性がクリティカルになる可能性がある。別の方法では、単結晶ＳｉＣ層がポリＳｉＣウエハに、電気的に導通するように接着されてよい。従って、反りの問題、更に工程適合性については著しい改善が可能であるが、例えば、単結晶ＳｉＣ基板に比べてコスト上の利点は得られない。
提案した概念によれば、分離が実施されるのは、例えば、各部品のフロントサイド処理が完了してからであってよく、適切な再生成工程（リクレーム工程）の後に、分離された高ドープウエハの再利用が可能になる。例えば、必ず同じ（又は同等の）ウエハ厚さで工程を開始する為には、適用するエピタキシャル層の全体厚さが、結果として得られる部品の電気的要件（だけ）によって決まるのではなく、分離工程に必要な材料マージンを最小厚さとして付随的に含むことが可能である。上記材料マージンは、後の部品においてはっきりそれとわかるオーム抵抗が追加生成されないように高ドープされてよい。十分な厚さのエピタキシャル層と分離工程とにより、ＳｉＣ部品製造中のウエハリクレームを可能にすることができる。例えば、ウエハは、この工程で消費されず、回収可能な構成要素であることが可能である。例えば、厚さが１５０μｍで直径が１５０ｍｍであるか他の幾らかの厚さ及び／又は直径であるＳｉＣウエハの分離を実施することが可能である。
この部品構造を有する分離された部分ウエハ２７０は、例えば、この薄い、従って、壊れやすい部分ウエハのハンドリング工程を最小限に抑える為に）完成までフロントサイドにおいて最大限の加工を行ってよい。この分離された部分ウエハには、マウント性能の為の接点層及び接点強化材が少なくとも与えられてよい。例えば、薄いニッケルシリサイドＮｉＳｉ層がウエハのリアサイドにスパッタリングされてよく、熱接点形成が急速熱加工（ＲＴＰ）又はレーザパルスによって実施されてよい。そして、はんだ付け可能なリアサイド金属層が堆積されてよい。
上記で詳細に説明された実施例及び図面のうちの１つ以上とともに言及及び説明されてきた態様及び特徴は、その他の実施例のうちの１つ以上と更に組み合わされてよく、これは、その他の実施例の類似の特徴を置き換える為、又は更にその特徴をその他の実施例に導入する為である。
本明細書及び図面は、本開示の原理のみを提示する。更に、ここで言及されている全ての実施例は、当該技術分野の更なる発展の為に本願発明者らによって提供される本開示の原理、及び概念を読み手が理解することを支援する為に、明確に教示のみを目的として用いられるものとする。本開示の原理、態様、及び例示的実施形態、更にはこれらの具体的な例示的実施形態に関する本明細書の全記載は、これらの対応特許を包含するものとする。
ブロック図は、例えば、本開示の原理を実施する詳細な回路図を示してよい。同様に、フロー図、フローチャート、状態遷移図、疑似コードなどは、実質的にコンピュータ可読媒体において表現され、従って、コンピュータ又はプロセッサによって（そのようなコンピュータ又はプロセッサが明示されているかどうかにかかわらず）実施されることが可能な様々なプロセスを示してよい。本明細書又は特許請求の範囲において開示されている方法は、上記方法の対応するステップのそれぞれを実施する為の手段を含む装置によって実施されてよい。
更に、言うまでもなく、本明細書又は特許請求の範囲において開示されている複数のステップ、工程、動作、シーケンス、又は機能の開示は、これが（例えば、技術的な理由で）明示的又は暗黙的に他の順序で示されていない限り、開示された特定の順序でのものであるように解釈されるべきではない。従って、複数のステップ又は機能の開示は、上記ステップ又は機能が技術的な理由で入れ替え可能ではない場合を除き、それらを特定の順序に限定するものではない。更に、幾つかの実施例では、個々のステップ、機能、工程、又はシーケンスが、複数の部分的なステップ、関数、工程、又はシーケンスを含んでよく、或いは、これらに細分されてよい。そのような部分的なステップは、明示的に排除されていなければ、上記個々のステップの開示に含まれてよく、その開示の一部であってよい。
更に、この後の特許請求の範囲は、各請求項がそれ自体によって別々の実施例を表すことが可能であれば、これによって詳細説明に組み込まれている。各請求項がそれ自体によって別々の実施例を表すことが可能であれば、特許請求の範囲において従属請求項が１つ以上の他の請求項との特定の組み合わせに言及することが可能であるが、他の例示的実施形態が従属請求項と他の任意の従属請求項又は独立請求項の主題との組み合わせを含んでもよいことを考慮に入れられたい。特定の組み合わせが意図されていないことが示されていない場合には、これらの組み合わせはここで提案される。更に、ある請求項の特徴が他の任意の独立請求項に対しても包含されるものとし、これは、この請求項がその独立請求項に直接従属するようになされていない場合でもそうであるものとする。
２００ シリコンカーバイド初期ウエハ
２１０ ｎドープ（ｎ＋）バッファ層
２２０ ドリフト層
２３０ 接続パッド
２４０ パッシベーション層
２５０ 分離領域
２６０ 研磨
２７０ シリコンカーバイド基板
４００ シリコンカーバイド部品
４１０ シリコンカーバイド基板
４１２ 第１の面
４１４ 第２の面
４２０ ドープ領域
４３０ 中心

Claims (22)

  1. シリコンカーバイド部品を製造する方法（１００）であって、
    初期ウエハ上にシリコンカーバイド層を形成するステップ（１１０）と、
    前記製造されるシリコンカーバイド部品のドープ領域を前記シリコンカーバイド層内に形成するステップ（１２０）と、
    前記製造されるシリコンカーバイド部品の導電性接点構造を前記シリコンカーバイド層の表面に形成するステップ（１３０）であって、前記導電性接点構造は前記ドープ領域と電気的に接触する、ステップ（１３０）と、
    前記導電性接点構造を形成する前記ステップ（１３０）の後に前記シリコンカーバイド層及び前記初期ウエハのうちの少なくとも一方を分離するステップ（１４０）であって、これによって、前記製造されるシリコンカーバイド部品の少なくともシリコンカーバイド基板が分離される、ステップ（１４０）と、
    分離する前記ステップ（１４０）の前に前記シリコンカーバイド層の前記表面にパッシベーション層を形成するステップであって、前記パッシベーション層の開口部内に、前記導電性接点構造が配置される、ステップと、
    を含む方法。
  2. 前記分離されたシリコンカーバイド基板は、厚さが３０μｍ超である、請求項１に記載の方法。
  3. シリコンカーバイド部品を製造する方法（３００）であって、
    初期ウエハ上にシリコンカーバイド層を形成するステップ（１１０）と、
    前記製造されるシリコンカーバイド部品のドープ領域を前記シリコンカーバイド層内に形成するステップ（１２０）と、
    前記ドープ領域を形成する前記ステップ（１２０）の後に前記シリコンカーバイド層又は前記初期ウエハを分離するステップ（１４０）であって、これによって、前記製造されるシリコンカーバイド部品の少なくともシリコンカーバイド基板が分離され、前記シリコンカーバイド基板は厚さが３０μｍ超である、ステップ（１４０）と、
    分離する前記ステップ（１４０）の前に前記シリコンカーバイド層の表面にパッシベーション層を形成するステップであって、前記パッシベーション層の開口部内に、前記ドープ領域と電気的に接触する導電性接点構造が配置される、ステップと、
    を含む方法。
  4. 前記初期ウエハの少なくとも一方の面がシリコンカーバイドを含み、前記シリコンカーバイド層を形成する前記ステップ（１２０）が、前記初期ウエハの前記面にシリコンカーバイドをエピタキシャル成長させることを含む、請求項１～３のいずれか一項に記載の方法。
  5. 前記シリコンカーバイド層を形成する前記ステップ（１１０）が、
    平均ドープ濃度が５×１０１７ｃｍ－３超である、前記シリコンカーバイド層の第１の部分層を形成するステップと、
    平均ドープ濃度が１×１０１７ｃｍ－３未満である、前記シリコンカーバイド層の第２の部分層を形成するステップと、
    を含む、
    請求項１～４のいずれか一項に記載の方法。
  6. 前記シリコンカーバイド層の前記第１の部分層の厚さは２０μｍ超である、請求項５に記載の方法。
  7. 前記シリコンカーバイド層の前記第２の部分層の厚さは３０μｍ未満である、請求項５又は６に記載の方法。
  8. 前記シリコンカーバイド層の前記第２の部分層の厚さは、前記シリコンカーバイド層の前記第１の部分層の厚さより小さい、請求項５、６、又は７に記載の方法。
  9. 前記第２の部分層の少なくとも一部分が、前記製造されるシリコンカーバイド部品のドリフト領域を形成する、請求項５～８のいずれか一項に記載の方法。
  10. 分離する前記ステップ（１４０）の前に、前記シリコンカーバイド層の前記表面に形成された層スタックに担体ウエハ又は担体フィルムを固定するステップを更に含む、請求項１～９のいずれか一項に記載の方法。
  11. 分離する前記ステップ（１４０）の後に、前記初期ウエハの少なくとも一部分を含む、残っているウエハの表面を調整するステップを更に含む、請求項１～１０のいずれか一項に記載の方法。
  12. 前記残っているウエハに更なるシリコンカーバイド層を形成するステップと、
    前記更なるシリコンカーバイド層に、更なる製造されるシリコンカーバイド部品のドープ領域を形成するステップと、
    前記更なる製造されるシリコンカーバイド部品の前記ドープ領域を形成する前記ステップの後に、前記更なるシリコンカーバイド層又は前記残っているウエハを分離するステップであって、これによって、前記更なる製造されるシリコンカーバイド部品の少なくとも更なるシリコンカーバイド基板が分離される、分離するステップと、
    を更に含む、請求項１１に記載の方法。
  13. 予損傷分離領域を生成するステップを更に含み、前記分離領域は、
    （ｉ）前記初期ウエハ又は前記シリコンカーバイド層にイオンを打ち込むステップであって、既知の波長範囲のレーザ放射に対する前記予損傷分離領域の吸収係数が、前記初期ウエハ又は前記シリコンカーバイド層の、前記予損傷分離領域の外側の領域の吸収係数の少なくとも５倍である、打ち込むステップ、又は
    （ｉｉ）前記分離領域を予損傷する為に、前記導電性接点構造を形成する前記ステップ（１２０）の前に前記分離領域のレーザ処置を行うステップ
    によって生成される、
    請求項１～１２のいずれか一項に記載の方法。
  14. 前記分離領域に沿って分離する前記ステップ（１４０）は、
    （ｉ）ポリマーフィルムを貼り付けるステップ、
    （ｉｉ）熱応力を生成するステップ、及び
    （ｉｉｉ）前記初期ウエハ又は前記シリコンカーバイド層に既知の波長範囲のレーザ放射を照射するステップ
    のうちの少なくとも１つのステップを含む、
    請求項１３に記載の方法。
  15. 分離する前記ステップ（１４０）は、前記シリコンカーバイド層又は前記初期ウエハの分離領域へのイオン打ち込み又はレーザボンバードメントによって実施される、請求項１～１４のいずれか一項に記載の方法。
  16. 分離する前記ステップ（１４０）は前記シリコンカーバイド層を分離するステップであり、これにより、分離する前記ステップ（１４０）の後に、前記シリコンカーバイド層の一部が前記初期ウエハ上に残る、請求項１～１５のいずれか一項に記載の方法。
  17. 前記導電性接点構造は、金属及びポリシリコンの少なくとも一方を含む、請求項１～１６のいずれか一項に記載の方法。
  18. 分離する前記ステップ（１４０）の前に、製造されるシリコンカーバイド部品の間の領域において前記シリコンカーバイド層を分離するステップを更に含む、請求項１～１７のいずれか一項に記載の方法。
  19. シリコンカーバイド部品（４００）であって、
    厚さが３０μｍ超であるシリコンカーバイド基板（４１０）と、
    前記シリコンカーバイド部品（４００）の、前記シリコンカーバイド基板（４１０）の第１の面（４１２）に配置されたドープ領域（４２０）と、
    を含み、
    前記シリコンカーバイド基板（４１０）の前記第１の面（４１２）と反対側の第２の面（４１４）との間の、前記シリコンカーバイド基板（４１０）の中心（４３０）における点欠陥密度が５×１０１４ｃｍ－３未満であり、
    前記シリコンカーバイド基板の前記第１の面に形成されたパッシベーション層の開口部内に、前記ドープ領域と電気的に接触する導電性接点構造が配置され、
    前記シリコンカーバイド基板は予損傷分離領域を含み、既知の波長範囲のレーザ放射に対する前記予損傷分離領域の吸収係数が、前記シリコンカーバイド基板の、前記予損傷分離領域の外側の領域の吸収係数の少なくとも５倍である、
    シリコンカーバイド部品（４００）。
  20. 前記シリコンカーバイド部品（４００）の少なくとも１つの縦型部品構造が、ダイオード、電界効果トランジスタ、又は絶縁ゲートバイポーラトランジスタを含む、請求項１９に記載のシリコンカーバイド部品。
  21. 前記シリコンカーバイド部品（４００）の少なくとも１つの縦型部品構造の降伏電圧が１００Ｖ超である、請求項１９又は２０に記載のシリコンカーバイド部品。
  22. 前記シリコンカーバイド基板（４１０）の前記中心（４３０）における平均ドープ濃度が５×１０１７ｃｍ－３超である、請求項１９～２１のいずれか一項に記載のシリコンカーバイド部品。
JP2018155152A 2017-08-25 2018-08-22 シリコンカーバイド部品とシリコンカーバイド部品を製造する方法 Active JP7302953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023102337A JP2023126260A (ja) 2017-08-25 2023-06-22 シリコンカーバイド部品とシリコンカーバイド部品を製造する方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017119568.8 2017-08-25
DE102017119568.8A DE102017119568B4 (de) 2017-08-25 2017-08-25 Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023102337A Division JP2023126260A (ja) 2017-08-25 2023-06-22 シリコンカーバイド部品とシリコンカーバイド部品を製造する方法

Publications (2)

Publication Number Publication Date
JP2019050362A JP2019050362A (ja) 2019-03-28
JP7302953B2 true JP7302953B2 (ja) 2023-07-04

Family

ID=65320746

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018155152A Active JP7302953B2 (ja) 2017-08-25 2018-08-22 シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
JP2023102337A Pending JP2023126260A (ja) 2017-08-25 2023-06-22 シリコンカーバイド部品とシリコンカーバイド部品を製造する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023102337A Pending JP2023126260A (ja) 2017-08-25 2023-06-22 シリコンカーバイド部品とシリコンカーバイド部品を製造する方法

Country Status (4)

Country Link
US (3) US11069778B2 (ja)
JP (2) JP7302953B2 (ja)
CN (2) CN117293022A (ja)
DE (1) DE102017119568B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017119568B4 (de) * 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
CN110323126B (zh) * 2019-04-15 2021-09-14 武汉理工大学 一种Si/SiC/石墨烯材料的制备方法
SE543075C2 (en) 2019-05-23 2020-09-29 Ascatron Ab Crystal efficient SiC device wafer production

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280531A (ja) 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2006210569A (ja) 2005-01-27 2006-08-10 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2009507364A (ja) 2005-09-01 2009-02-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
JP2010506406A (ja) 2006-10-06 2010-02-25 ブルーワー サイエンス アイ エヌ シー． スライディング手法を用いるウェーハの仮接合のための、高温およびスピンオン接合用組成物
JP2012231172A (ja) 2000-05-30 2012-11-22 Commissariat A L'energie Atomique & Aux Energies Alternatives 脆弱化された基板およびそのような基板の製造方法
JP2013125971A (ja) 2011-12-15 2013-06-24 Power Integrations Inc 半導体装置の製造のための複合ウェハ
JP2014057035A (ja) 2012-09-12 2014-03-27 Mtec:Kk 化合物半導体装置の製造方法
JP2014143248A (ja) 2013-01-22 2014-08-07 National Institute Of Advanced Industrial & Technology ＳｉＣ半導体装置及びその製造方法
JP2014179605A (ja) 2013-03-08 2014-09-25 Infineon Technologies Austria Ag 半導体デバイスおよびそれを製造するための方法
WO2016114382A1 (ja) 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE261612T1 (de) 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7075160B2 (en) * 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US8865522B2 (en) * 2010-07-15 2014-10-21 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8772126B2 (en) * 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
US11721547B2 (en) 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US20150097328A1 (en) * 2013-10-08 2015-04-09 Win Semiconductors Corp. Wafer holding structure
US9761493B2 (en) 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
DE102015112649B4 (de) * 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102017119568B4 (de) * 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231172A (ja) 2000-05-30 2012-11-22 Commissariat A L'energie Atomique & Aux Energies Alternatives 脆弱化された基板およびそのような基板の製造方法
JP2002280531A (ja) 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2006210569A (ja) 2005-01-27 2006-08-10 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2009507364A (ja) 2005-09-01 2009-02-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
JP2010506406A (ja) 2006-10-06 2010-02-25 ブルーワー サイエンス アイ エヌ シー． スライディング手法を用いるウェーハの仮接合のための、高温およびスピンオン接合用組成物
JP2013125971A (ja) 2011-12-15 2013-06-24 Power Integrations Inc 半導体装置の製造のための複合ウェハ
JP2014057035A (ja) 2012-09-12 2014-03-27 Mtec:Kk 化合物半導体装置の製造方法
JP2014143248A (ja) 2013-01-22 2014-08-07 National Institute Of Advanced Industrial & Technology ＳｉＣ半導体装置及びその製造方法
JP2014179605A (ja) 2013-03-08 2014-09-25 Infineon Technologies Austria Ag 半導体デバイスおよびそれを製造するための方法
WO2016114382A1 (ja) 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板

Also Published As

Publication number Publication date
DE102017119568B4 (de) 2024-01-04
US20210313431A1 (en) 2021-10-07
US11069778B2 (en) 2021-07-20
US20230334337A1 (en) 2023-10-19
CN109427563A (zh) 2019-03-05
JP2019050362A (ja) 2019-03-28
CN109427563B (zh) 2023-10-24
US20190067425A1 (en) 2019-02-28
CN117293022A (zh) 2023-12-26
US11715768B2 (en) 2023-08-01
JP2023126260A (ja) 2023-09-07
DE102017119568A1 (de) 2019-02-28

Similar Documents

Publication Publication Date Title
US9704750B2 (en) Method for forming a semiconductor device and a semiconductor device
JP2023126260A (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
CN106409669B (zh) 形成晶片结构的方法、形成半导体器件的方法和晶片结构
JP5807724B2 (ja) 半導体装置および半導体装置の製造方法
WO2012124190A1 (ja) 半導体装置の製造方法および半導体装置
JP2009283717A (ja) 半導体装置の製造方法
JP5735077B2 (ja) 半導体装置の製造方法
CN107068564B (zh) 形成半导体器件的方法
US10559664B2 (en) Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer
CN114975096B (zh) 键合材料和制备方法以及半导体器件
US11576259B2 (en) Carrier, laminate and method of manufacturing semiconductor devices
JP6961088B2 (ja) 半導体装置及び半導体装置の製造方法
WO2013011759A1 (ja) 半導体装置の製造方法
JP2019201205A (ja) ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ
JP7163575B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP2023054515A (ja) 積層構造体、及び積層構造体の製造方法
CN113412536A (zh) 制作宽带隙半导体器件时高能量植入期间掩蔽的系统和方法
WO2022210680A1 (ja) パワー半導体及びその製造方法
US11417528B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
JP2023046389A (ja) 吸収層を含む半導体層の形成方法
JP2019140234A (ja) 半導体装置
JP2005056930A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230622

R150 Certificate of patent or registration of utility model

Ref document number: 7302953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150