CN116741634A - 双极型功率器件及其制备方法 - Google Patents
双极型功率器件及其制备方法 Download PDFInfo
- Publication number
- CN116741634A CN116741634A CN202310737343.5A CN202310737343A CN116741634A CN 116741634 A CN116741634 A CN 116741634A CN 202310737343 A CN202310737343 A CN 202310737343A CN 116741634 A CN116741634 A CN 116741634A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- silicon carbide
- device structure
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 193
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 136
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 133
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 239000013078 crystal Substances 0.000 claims abstract description 68
- 238000002347 injection Methods 0.000 claims abstract description 26
- 239000007924 injection Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 68
- 238000005468 ion implantation Methods 0.000 claims description 60
- 238000002513 implantation Methods 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- -1 hydrogen ions Chemical class 0.000 claims description 12
- 239000007943 implant Substances 0.000 claims description 11
- 230000007547 defect Effects 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 16
- 239000000243 solution Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 183
- 239000010408 film Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 238000004064 recycling Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000000227 grinding Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 238000001994 activation Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 238000010306 acid treatment Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000000678 plasma activation Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 238000001657 homoepitaxy Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本申请公开了一种双极型功率器件及其制备方法，该方法通过在高质量的碳化硅单晶衬底上的外延层与其中的剥离层之间制作嵌有掺杂子区的阱区，并与低质量的中间碳化硅衬底进行一次键合；沿剥离层剥离包含碳化硅单晶衬底在内的部分器件结构并对剥离表面进行后处理，暴露经剥离的外延层中的第二面并对其进行导电处理，形成第二器件结构；将具有双面注入层的硅衬底与倒置的第二器件结构进行二次键合；去掉中间碳化硅衬底并激活键合界面，并制备电极层以形成双极型功率器件。从而在克服硅基制备碳化硅材料困难的基础上，降低碳化硅单片成本，提供了一种用于低成本制备高耐压的双极型功率器件器件的解决方案。
Description
技术领域
本发明本申请涉及半导体技术领域，尤其涉及一种双极型功率器件及其制备方法。
背景技术
碳化硅(SiC)作为第三代半导体中的代表性材料，其结合了宽带隙(2.4eV-3.2eV)、高物理强度、高热导率、高抗腐蚀性、高熔点、宽透光窗口(0.37-5.6μm)和广域缺陷发光窗口(可见光至中红外)等多方面的优异特性于一身，是目前高压功率器件的理想材料。
此外，碳化硅材料具有200多种晶型，其中应用最多的是3C-SiC，4H-SiC和6H-SiC。3C-SiC薄膜主要是利用常压化学气相沉积(APCVD)和减压化学气相沉积(RPCVD)的方法，在硅衬底表面沉积碳化硅薄膜，然而用这种方法制备的3C-SiC薄膜主要是多晶薄膜，晶体质量无法达到单晶。通过PVT(Physical Vapor Transport，物理气相传输)法虽然可以制备较纯净的单晶材料，然而，由于使用PVT法制备4H-SiC的生长温度大于硅的熔点温度，无法通过传统薄膜沉积异质外延的方法在硅衬底生长单晶碳化硅薄膜。此外，碳化硅在单晶生长过程中难以像硅材料进行整体的掺杂(例如P型掺杂)，这对基于碳化硅制备更高耐压的双极型功率器件(例如绝缘栅双极型晶体管IGBT)造成了极大阻碍。
发明内容
针对现有技术中的至少一种技术问题，本申请的目的在于，提供一种双极型功率器件及其制备方法。
为了解决上述技术问题，一方面，本申请提供一种双极型功率器件的制备方法，包括以下步骤：
提供碳化硅单晶衬底，在所述碳化硅单晶衬底上同质外延一外延层；
对所述外延层外露的第一面进行第一离子注入，在所述外延层中形成剥离层；
在所述第一面与所述剥离层之间制作嵌有掺杂子区的阱区，形成第一器件结构；
提供中间碳化硅衬底，并基于所述第一面与所述第一器件结构进行一次键合；所述碳化硅单晶衬底的衬底质量高于所述中间碳化硅衬底的衬底质量；
沿所述剥离层的层方向，剥离包含所述碳化硅单晶衬底在内的部分器件结构并对剥离表面进行后处理，暴露经剥离的外延层中的第二面；
对所述第二面进行导电处理，形成第二器件结构；
获取具有双面注入层的硅衬底，并基于所述第二面与倒置的所述第二器件结构进行二次键合；
去掉所述中间碳化硅衬底并激活键合界面，形成第三器件结构；
在所述第三器件结构上制备电极层，形成双极型功率器件。
在一可选实施方式中，所述获取具有双面注入层的硅衬底包括：
提供初始硅衬底；
对所述初始硅衬底的顶面和背面分别进行离子注入处理，得到所述具有双面注入层的硅衬底；
其中，所述双面注入层中各自注入的离子的导电类型相反。
在一可选实施方式中，所述对所述初始硅衬底的顶面和背面分别进行离子注入处理，得到所述具有双面注入层的硅衬底包括：
对所述初始硅衬底的顶面进行第一导电类型的离子注入，形成第一注入层；
对所述初始硅衬底的背面进行第二导电类型的离子注入，形成第二注入层；
基于所述第二注入层和所述第一注入层构成所述双面注入层，得到所述具有双面注入层的硅衬底；
其中，所述第一导电类型的离子注入能量和所述第二导电类型的离子注入能量均低于所述第一离子注入的离子注入能量；
在所述第二导电类型与所述碳化硅单晶衬底的导电类型不同的情况下，所述第二导电类型的离子注入能量高于所述第一导电类型的离子注入能量。
在一可选实施方式中，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型；
且在二次键合过程中，所述第一注入层靠近所述第二器件结构，所述第二注入层远离所述第二器件结构。
在一可选实施方式中，所述第一导电类型的离子注入能量为5keV～30keV，注入剂量为1E15～1E17/cm2；
所述第二导电类型的离子注入能量为50keV～200keV，注入剂量为1E16～1E18/cm2。
在一可选实施方式中，所述第一离子的注入参数包括以下至少一种：
所述第一离子的注入元素包括氢离子、氦离子中的一种或多种；
所述第一离子的注入剂量范围为1E17/cm2～1E20/cm2；
所述第一离子的注入能量范围为2MeV～10MeV。
在一可选实施方式中，所述外延层的掺杂元素包括氮、磷元素中的一种或多种，且其掺杂浓度范围为1E12～1E15/cm3；
所述衬底质量的衡量维度包括衬底晶型数量、衬底晶型类型、衬底缺陷密度中的一种或多种。
在一可选实施方式中，所述对剥离表面进行后处理，暴露经剥离的外延层中的第二面包括：
基于预设减薄厚度，对所述剥离表面进行减薄处理；
将暴露的经减薄处理后的剥离表面作为经剥离的外延层中的所述第二面；
其中，所述预设减薄厚度取值为1.5～3μm中任一数值。
在一可选实施方式中，所述对所述第二面进行导电处理，形成第二器件结构包括：
对所述第二面进行第二离子注入，在经剥离的外延层中形成导电层；所述第二离子的类型与所述第一离子的类型不同；所述导电层的上边缘与所述第二面齐平；
对所述导电层和所述阱区进行一次退火处理，形成所述第二器件结构。
在一可选实施方式中，所述激活键合界面，形成第三器件结构包括：
对去除所述中间碳化硅衬底的器件结构进行二次退火处理，以激活所述硅衬底与倒置的所述第二器件结构之间的键合界面，形成所述第三器件结构。。
另一方面，本申请还提供一种双极型功率器件，所述双极型功率器件是通过本申请实施例任一所述的方法制备得到。
本申请的一种双极型功率器件及其制备方法，至少具有如下有益效果：
本申请实施例由于采用高质量的碳化硅单晶衬底同质外延外延层，并通过外延层与低质量的中间碳化硅衬底进行键合，且通过外延层中形成的剥离层剥离包含高质量的第一碳化硅衬底在内的部分器件结构，再通过将剥离后的器件结构经键合转移至具有双面注入层的硅衬底上，以及采用将嵌有掺杂子区的阱区与电极层分开制作的方式，以形成双极型功率器件，从而通过将外延碳化硅薄膜先转移至低成本的中间碳化硅衬底上，再经异质键合转移至硅衬底上，在克服硅基制备碳化硅材料困难的基础上，降低碳化硅单片成本，并进一步结合具有双面注入层的硅衬底，克服在外延碳化硅薄膜上进行整体掺杂的难度，同时制备得到的双极型功率器件中包含剥离的碳化硅外延层，充分发挥碳化硅材料自身的优异性能，因此，本申请提供了一种用于低成本制备高耐压的双极型功率器件器件的解决方案。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是本申请实施例提供的一种双极型功率器件的制备方法的流程图；
图2是本申请实施例提供的一种双极型功率器件的制备方法中步骤S102中器件的结构示意图；
图3是本申请实施例提供的一种双极型功率器件的制备方法中步骤S103中器件的结构示意图；
图4是本申请实施例提供的一种双极型功率器件的制备方法中步骤S105中器件的结构示意图；
图5是本申请实施例提供的一种双极型功率器件的制备方法中步骤S106中器件的结构示意图；
图6是本申请实施例提供的一种双极型功率器件的制备方法中步骤S107中涉及的硅衬底的结构示意图；
图7是本申请实施例提供的一种双极型功率器件的制备方法中步骤S107中器件的结构示意图；
图8是本申请实施例提供的一种双极型功率器件的制备方法中步骤S108中器件的结构示意图；
图9是本申请实施例提供的一种双极型功率器件的制备方法中步骤S109中器件的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下所称的“一个实施例”或“实施例”等是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本发明的描述中，除非另有明确的规定和限定，术语“上”、“下”、“左”、“右”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
应理解，在描述部件的结构时，当将一层、一个区域称为位于或设于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将该部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
相关技术中，通过PVT(Physical Vapor Transport，物理气相传输)法虽然可以制备较纯净的单晶材料，然而，由于使用PVT法制备4H-SiC的生长温度大于硅的熔点温度，无法通过传统薄膜沉积异质外延的方法在硅衬底生长单晶碳化硅薄膜。此外，在目前8英寸扩径的当下，碳化硅生长过程中的缺陷控制，以及切磨抛造成的材料损耗等问题使得碳化硅良率和成本问题进一步凸显，如此增加了在大尺寸的碳化硅衬底上同质外延生成单晶碳化硅薄膜的制作成本，阻碍碳化硅在半导体领域的大规模使用。为此，本申请实施例提供一种低成本制备含碳化硅的双极型功率器件的方法。
图1是本申请实施例提供的一种双极型功率器件的制备方法的流程图。图2至图9是本申请一些较佳实施例的双极型功率器件的制备方法各步骤中器件的示意图。附图所示仅仅是示意多个实施例包括共性与可能非共性的部分，具有差异或区别的部分另以文字方式描述的方式呈现。为了减少冗长且不必要的实施例重复描述，基于产业特性与技术本质，熟知本领域的技术人员应当能正确且合理的理解与判断以下所述的个别技术特征或其任意多个的组合是否能够表征到同一实施例，或者是多个技术本质互斥的技术特征仅能分别表征到不同变化实施例。
本申请实施例提供的一种双极型功率器件的制备方法，包括以下步骤。
步骤S101，提供碳化硅单晶衬底，在碳化硅单晶衬底上同质外延一外延层。
其中，碳化硅单晶衬底可以是指适用于制备双极型功率器件的高质量的碳化硅衬底。具体的，该碳化硅单晶衬底可以是缺陷含量低的单晶衬底，该碳化硅衬底的尺寸可以为大于或等于预设尺寸阈值，示例性的，该预设尺寸阈值可以为8英寸。当然，根据实际需求，该预设尺寸阈值可以为低于8英寸或大于8英寸的数值。
在一些实施例中，如图2所示，可以通过外延工艺法在碳化硅单晶衬底210上，同质外延生长一外延层220。外延工艺是指在衬底上生长完全排列有序的单晶体层的工艺。一般来讲，外延工艺是在单晶衬底上生长与原衬底相同晶格取向的晶体层，相当于将单晶衬底的晶体向外延伸了一段。这里，该外延层220与碳化硅单晶衬底210的材质相同，且晶格取向相同，也即得到单晶的碳化硅外延层。
在一些实施例中，外延层220的厚度范围可以为11μm～21μm，进一步可以为10μm～20μm，例如10.1μm、12.5μm、15.6μm、18μm和20μm等等。
在一些实施例中，外延层220与碳化硅单晶衬底210的材料性质相同。例如，若碳化硅单晶衬底210为掺杂第一掺杂剂(例如氮、磷元素、其组合等)的N型碳化硅衬底，则外延层220为该器件的n-区域。该n-区域可以通过对外延得到的初始外延层进行掺杂处理得到，其外延层的掺杂元素可以包括氮、磷元素中的一种或多种，且掺杂浓度范围可以为1E12～1E15/cm3。又例如，若碳化硅单晶衬底210为P型碳化硅衬底，则外延层220为器件的p-区域。该p-区域可以通过对外延得到的外延层进行掺杂处理得到，其外延层的掺杂元素包括硼元素，且其掺杂浓度范围可以为1E12～1E15/cm3。
步骤S102，对外延层外露的第一面进行第一离子注入，在外延层中形成剥离层。
在一些实施例中，继续如图2所示，第一面a1可以是外延层外露的顶面。通过离子注入工艺对外延层220外露的第一面a1进行第一离子注入，以在外延层220中形成剥离层222。
在一些实施例中，第一离子的注入能量可以是常规的离子注入能量的5～15倍。仅作为示例，第一离子的注入能量范围为2MeV～10MeV，例如3MeV、4MeV、4.5MeV、5.8MeV、7MeV、8MeV、9MeV、9.6MeV等。这里采用的第一离子的注入能量远高于常规的离子注入能量，如此，通过高离子注入能量，得到的剥离层222在外延层220中的注入深度越深，便于后续剥离得到更厚的剥离外延薄膜，也即剥离碳化硅薄膜，使得制备包含该剥离碳化硅薄膜的双极型功率器件充分利用单晶碳化硅的良好性能。
在一些实施例中，第一离子的注入元素包括氢离子、氦离子中的一种或多种。
在一些实施例中，第一离子的注入剂量范围为1E17/cm2～1E20/cm2中任一值。
步骤S103，在第一面与剥离层之间制作嵌有掺杂子区的阱区，形成第一器件结构。
在一些实施例中，如图3所示，可以通过在第一面a1与剥离层222之间掺杂第二掺杂剂，在外延层中形成第一初始阱区232a和第二初始阱区232b。该第一初始阱区232a和第二初始阱区232b并排且间隔设置，例如第一初始阱区232a和第二初始阱区232b可以设置在外延层的两个拐角区域。之后分别在第一初始阱区232a和第二初始阱区232b中掺杂第一掺杂剂，形成第一掺杂子区234a和第二掺杂子区234b，第一掺杂子区234a的上表面和第二掺杂子区234b的上表面可以分别与外延层220的上表面平齐。通过该第一初始阱区232a与对应的第一掺杂子区234a，以及第二初始阱区232b与对应的第二掺杂子区234b构成该嵌有掺杂子区的阱区230，形成第一器件结构。
这里的形成初始阱区和对应的掺杂子区的制备工艺可以为：先通过在外延层上沉积掩膜，再透过掩膜对暴露部分分别进行掺杂，来实现生成各自的初始阱区和对应的掺杂子区。
其中，第一掺杂剂与第二掺杂剂的导电类型不同。以第一掺杂剂的导电类型为N型为例，则第二掺杂剂的导电类型为P型，即形成了嵌有掺杂子区的阱区包含P型第一初始阱区232a和P型第二初始阱区232b，以及覆盖各阱区一部分的N型第一掺杂子区234a和N型第二掺杂子区234b。
此外，在注入过外延结构的表面制备嵌有掺杂子区的阱区之后，可以无需进行掺杂激活处理，即可直接执行后续的键合步骤。
步骤S104，提供中间碳化硅衬底，并基于第一面与第一器件结构进行一次键合；碳化硅单晶衬底的衬底质量高于中间碳化硅衬底的衬底质量。
在一些实施例中，碳化硅单晶衬底210的衬底质量高于中间碳化硅衬底240的衬底质量。也就是说，中间碳化硅衬底240不采用高质量的单晶碳化硅，而是使用低质量的碳化硅。该衬底质量的衡量维度包括衬底晶型数量、衬底晶型类型、衬底缺陷密度中的一种或多种。
仅作为示例，碳化硅单晶衬底210包括高质量的单晶碳化硅衬底，例如4H-SiC等。中间碳化硅衬底240可以包括测试级(Dummy级)单晶碳化硅衬底、混合晶型碳化硅衬底、多晶碳化硅衬底中一种或多种。此外，碳化硅单晶衬底210的缺陷密度(例如微管密度)含量低于中间碳化硅衬底240的缺陷密度。
在一些实施例中，如图4所示，在提供中间碳化硅衬底240后，可以通过晶圆键合工艺将中间碳化硅衬底240与第一器件结构的第一面a1进行键合，得到第一键合结构。该晶圆键合工艺包括但不限于为直接键合、亲水性键合中一种或多种。以直接键合为例，对待键合的表面进行等离子激活处理，并将两表面直接键合，该等离子激活的种类包括但不限于氮气、氧气或氩气，键合温度可以为20-800℃。
步骤S105，沿剥离层的层方向，剥离包含碳化硅单晶衬底在内的部分器件结构并对剥离表面进行后处理，暴露经剥离的外延层中的第二面。
在一些实施例中，继续如图4所示，可以通过剥离工艺，沿剥离层222的层方向将第一键合结构进行剥离，剥离掉包含碳化硅单晶衬底210在内的部分器件结构，并且对剥离表面进行后处理，暴露经剥离的外延层220a中的第二面a2。该剥离工艺可以包括但不限于机械剥离或热剥离。通过对剥离表面进行后处理可以将改进剥离表面的质量，减少剥离层带来的不利影响。
可选地，经剥离的外延层220a的厚度范围可以为10μm～20μm，例如10μm、12μm、14.5μm、17μm和19.8μm等等。碳化硅单晶衬底的厚度与经剥离的外延层220a的厚度之间的差值可以大于或约等于0。
在一些实施例中，对剥离表面进行后处理，暴露经剥离的外延层中的第二面包括：基于预设减薄厚度，对剥离表面进行减薄处理；将暴露的经减薄处理后的剥离表面作为经剥离的外延层中的第二面；其中，预设减薄厚度取值为1.5～3μm中任一数值。
具体地，可以通过蚀刻减薄工艺，按照预设减薄厚度对剥离表面进行减薄处理，之后暴露经减薄处理后的剥离表面，并且将该暴露的经减薄处理后的剥离表面作为经剥离的外延层中的第二面。该预设减薄厚度可以取值为1.5μm、1.8μm、2μm、2.3μm、2.5μm、2.7μm、或3μm。
步骤S106，对第二面进行导电处理，形成第二器件结构。
其中，第二器件结构中用于与硅衬底键合的界面呈现导电性。该导电处理可以通过离子注入等方式来实现。
在一些实施例中，对第二面进行导电处理，形成第二器件结构包括：
对第二面进行第二离子注入，在经剥离的外延层中形成导电层；第二离子的类型与第一离子的类型不同；导电层的上边缘与第二面齐平；
对导电层和阱区进行一次退火处理，形成第二器件结构。
在本申请实施例中，如图5所示，通过对第二面a2进行进行第二离子注入，在经剥离的外延层220a中形成导电层224，导电层224的上边缘可以与第二面齐平。该第二离子的类型与第一离子的类型不同，不同于第一离子用于进行薄膜剥离，第二离子可以是用于形成导电层的离子，例如氮、磷等N型注入离子中一种或多种，注入剂量为5E13～1E16/cm2，注入能量为5keV～30keV。
并且，在经第二离子注入后，对导电层224和阱区230进行一次退火处理，以激活全部注入掺杂区域，形成第二器件结构。如此，在之前制备嵌有掺杂子区的阱区后无需立即进行激活处理，而是将导电层和阱区一起进行激活处理，减少激活处理工序，缩短器件制备流程。此外，通过减少激活次数，可以降低激活所带来的缺陷或不利影响，利于提高碳化硅单晶衬底的回收价值和整体器件性能。
在一些实施例中，一次退火处理的处理条件可以包括以下至少一种：
退火环境为真空、氮气气氛、或者氩气气氛(压强为0.2～0.5大气压)；
退火温度为1500～1800℃，退火时长为0.5～5小时，退火时长与退火温度反比关系；
退火前进行碳膜保护，碳膜的厚度为100～1000纳米，碳膜的厚度与退火温度为正比关系，且与退火气压为反比关系。
步骤S107，获取具有双面注入层的硅衬底，并基于第二面与倒置的第二器件结构进行二次键合。
在一些实施例中，获取具有双面注入层的硅衬底包括：提供初始硅衬底；对初始硅衬底的顶面和背面分别进行离子注入处理，得到具有双面注入层的硅衬底。
其中，初始硅衬底的导电类型可以与碳化硅单晶衬底210的导电类型相同，示例性的，初始硅衬底可以是N型低阻硅片。可选地，初始硅衬底的阻值低于或等于10欧姆，例如，初始硅衬底的阻值为0.01～10欧姆。
其中，双面注入层中各自注入的离子的导电类型相反。示例性的，双面注入层可以包括第一注入层和第二注入层。在第一注入层和第二注入层中，两者择一注入P型注入离子(例如硼)，另一注入与P型导电类型相反的N型注入离子(例如磷)。
在一些实施例中，上述对初始硅衬底的顶面和背面分别进行离子注入处理，得到具有双面注入层的硅衬底包括：
对初始硅衬底的顶面进行第一导电类型的离子注入，形成第一注入层；
对初始硅衬底的背面进行第二导电类型的离子注入，形成第二注入层；
基于第二注入层和第一注入层构成双面注入层，得到具有双面注入层的硅衬底。
其中，第一导电类型的离子注入能量和第二导电类型的离子注入能量均低于第一离子注入的离子注入能量。前述步骤S102中，第一离子的离子注入能量较大，第一离子的离子注入能量为兆电子伏级别，例如可以为2MeV～10MeV。这里对初始硅衬底的离子注入能量均是千电子伏级别，两者均小于第一离子的离子注入能量。
在第二导电类型与碳化硅单晶衬底的导电类型不同的情况下，第二导电类型的离子注入能量高于第一导电类型的离子注入能量。
在一些实施例中，第一导电类型为N型导电类型，第二导电类型为P型导电类型；且在二次键合过程中，第一注入层靠近第二器件结构，第二注入层远离第二器件结构。这里，在与第二器件结构键合的键合表面注入第一导电类型的离子(例如磷离子)是为了增加近表面的掺杂浓度，以降低SiC-Si键合结构的键合界面电阻。此外，在背面注入第二导电类型的离子(例如硼离子)是为了在背面形成P型区，以满足IGBT器件结构的制备需求。
在一些实施例中，在第一导电类型为N型导电类型，第二导电类型为P型导电类型的情况下，第一导电类型的离子注入能量为5keV～30keV，例如，5keV、8keV、10keV、12keV、18keV、20keV、24keV、28keV和30keV，相应的，其离子注入剂量为1E15～1E17/cm2。并且，第二导电类型的离子注入能量为50keV～200keV，例如，50keV、80keV、100keV、120keV、140keV、160keV、180keV和200keV，相应的，其离子注入剂量为1E16～1E18/cm2。
上述第一导电类型的离子注入和/或第二导电类型的离子注入的注入次数可以为一次或多次。在注入次数为多次时，每次离子的注入能量可以不同，如此通过利用不同能量的多次注入能够提高硅衬底中的掺杂的均匀性，提高器件的性能。
在一具体实施方式中，如图6所示，在获取到N型低阻的初始硅衬底250之后，通过离子注入工艺在初始硅衬底250的顶面注入第一导电类型的离子(例如磷离子)，形成第一注入层(N+区)252；以及在初始硅衬底的背面注入第二导电类型的离子(例如硼离子)，形成第二注入层(P+区)252，得到包含第一注入层和第二注入层的硅衬底250a。
如图7所示，在获取到具有双面注入层的硅衬底250a之后，可以通过晶圆键合工艺将该硅衬底与倒置的第二器件结构进行二次键合，将硅衬底的第一注入层252的暴露面作为硅衬底侧的键合界面，即在二次键合过程中，第一注入层252靠近第二器件结构，而第二注入层254远离第二器件结构。该晶圆键合工艺包括但不限于为直接键合、亲水性键合中一种或多种。以直接键合为例，对待键合的表面进行等离子激活处理，并将两表面直接键合，该等离子激活的种类包括但不限于氮气、氧气或氩气，键合温度可以为20-800℃。
步骤S108，去掉中间碳化硅衬底，并激活键合界面，形成第三器件结构。
如图8所示，在二次键合之后，可以通过例如减薄工艺(例如机械研磨等)除去中间碳化硅衬底240，留下外延层220a、导电层224和硅衬底250。接着，通过激活工艺激活硅衬底与第二器件结构的键合界面，形成第三器件结构。
在一些实施例中，激活键合界面，形成第三器件结构包括：对去除中间碳化硅衬底240的器件结构进行二次退火处理，以激活硅衬底与倒置的第二器件结构之间的键合界面，形成第三器件结构。
在一些实施例中，二次退火处理的处理条件可以包括以下至少一种：
退火环境为真空、氮气气氛、或者氩气气氛(压强为0.2～0.5大气压)；
退火温度为1300～1370℃，退火时长为3～5小时，退火时长与退火温度反比关系；
退火前进行碳膜保护，碳膜的厚度为100～500纳米，碳膜的厚度与退火温度为正比关系，且与退火气压为反比关系。
步骤S109，在第三器件结构上制备电极层，形成双极型功率器件。
其中，电极层包括栅氧层和金属层。在形成第三器件结构之后，可以在该第三器件结构上制备栅氧层及金属层，以形成双极型功率器件。
在一些实施例中，如图9所示，栅氧层260可以包括栅极264和层间介质层262，层间介质层262设置在第三器件结构的顶面，栅极264设置于层间介质层262内部。
金属层280包括设置于第三器件结构的背面且用于形成漏极的第一金属层282、和设置于第三器件结构的顶面且用于形成源极的第二金属层284。第一金属层282设置在第三器件结构中的硅衬底250a的背面。第二金属层284的中间部分覆盖栅氧，第二金属层284的两侧部分覆盖第三器件结构的顶面且与第三器件结构的侧面齐平。具体的，在第三器件结构的上表面和栅氧层260的上表面淀积一层第二金属层284，经退火工艺形成源极。其中，淀积金属的材料包括但不限于Al、AlCu(铝铜合金)、AlSiCu(铝硅铜合金)，第二金属层的厚度可以为1～10μm。
需要说明的是，这里形成的双极型功率器件可以是指绝缘栅双极型晶体管IGBT。
上述实施例，由于采用高质量的碳化硅单晶衬底同质外延外延层，并通过外延层与低质量的中间碳化硅衬底进行键合，且通过外延层中形成的剥离层剥离包含高质量的第一碳化硅衬底在内的部分器件结构，再通过将剥离后的器件结构经键合转移至具有双面注入层的硅衬底上，以及采用将嵌有掺杂子区的阱区与电极层分开制作的方式，以形成双极型功率器件，从而通过将外延碳化硅薄膜先转移至低成本的中间碳化硅衬底上，再经异质键合转移至硅衬底上，在克服硅基制备碳化硅材料困难的基础上，降低碳化硅单片成本，并进一步结合具有双面注入层的硅衬底，克服在外延碳化硅薄膜上进行整体掺杂的难度，同时制备得到的双极型功率器件中包含剥离的碳化硅外延层，充分发挥碳化硅材料自身的优异性能，因此，本申请提供了一种用于低成本制备高耐压的双极型功率器件器件的解决方案。
此外，在目前8英寸扩径的当下，碳化硅生长过程中的缺陷控制，以及切磨抛造成的材料损耗等问题使得碳化硅良率和成本问题进一步凸显，如此增加了在大尺寸的碳化硅衬底上同质外延生成单晶碳化硅薄膜的制作成本，阻碍碳化硅在半导体领域的大规模使用。采用本申请提供的器件制备方法，制备得到的双极型功率器件中不含有高质量的第一碳化硅衬底，仅采用高质量的碳化硅单晶衬底来同质外延碳化硅外延层，通过转移外延碳化硅薄膜至低成本的中间碳化硅衬底，可以回收复用高质量的碳化硅单晶衬底，降低了对高质量碳化硅材料的依赖，降低了器件成本。
在一些实施例中，上述方法还包括：对剥离后的碳化硅单晶衬底进行回收处理。
在一些实施例中，该回收处理步骤可以包括：先对剥离的碳化硅单晶衬底进行热氧化处理，再利用氢氟酸去除氧化层，最后对经氢氟酸处理后的碳化硅单晶衬底的剩余表面进行抛光处理，即得到回收后的碳化硅单晶衬底。回收后的碳化硅单晶衬底可以继续应用于双极型功率器件的制备，实现碳化硅单晶衬底的循环利用。该回收方法不同于常规的研磨抛光工艺，可以在保证衬底的晶圆形貌的同时，最大限度保持衬底的使用次数，进而在兼顾碳化硅性能的同时，降低制备的双极型功率器件的制作成本。
在一具体实施例中，该回收处理步骤可以具体包括：先对剥离的碳化硅单晶衬底进行热氧化处理，在1300℃纯氧环境中湿法氧化2～5小时；再利用氢氟酸湿法腐蚀以去除氧化层，最后对经氢氟酸处理后的碳化硅单晶衬底的剩余表面进行精细抛光处理，薄膜去除厚度不超过500nm，即得到回收后的碳化硅单晶衬底。
由于离子注入能量大，剥离层较深，因此单纯化学机械抛光工艺难以解决。而注入后的剥离层由于缺陷更容易氧化，提出了高雯热氧化处理，尤其是比硅氧化温度高的热氧化温度，例如1300℃热氧化温度，较硅氧化温度高以提高效率，而剥离层全部氧化后，下方的完好晶格由于单晶及顶层氧化层保护的双重作用则更好的保留下来。通过氢氟酸湿法腐蚀及少量去除，即可在保证晶圆形貌的前提下完整去除表面剥离层。最后只需要较少的抛光去除量，即可最大限度的保留高质量碳化硅衬底，保证衬底的晶圆形貌，最大限度保持衬底的使用次数。
需要说明的是，上述步骤中使用的碳化硅单晶衬底可以是经过上述回收处理所得的碳化硅衬底。
本申请实施例还提供一种双极型功率器件，双极型功率器件是通过上述任一的双极型功率器件的制备方法制备得到。
在一些实施例中，以双极型功率器件为绝缘栅双极型晶体管IGBT为例，继续如图9所示，双极型功率器件包括具有双面注入层的硅衬底250a、设置于硅衬底250a上的经剥离的外延层220a、以及栅氧层260及金属层280，硅衬底250a与经剥离的外延层220a的材质不同。
经剥离的外延层220a中靠近硅衬底250a的部分设置有导电层226，该经剥离的外延层220a中设置激活后的嵌有掺杂子区的阱区。该嵌有掺杂子区的阱区包括并排且间隔设置的第一初始阱区和第二初始阱区、以及分别设置在第一初始阱区和第二初始阱区中的导电类型相反的第一掺杂子区和第二掺杂子区，第一初始阱区和第二初始阱区可以设置在外延层的两个拐角区域，第一掺杂子区的上表面和第二掺杂子区的上表面可以分别与经剥离的外延层的上表面平齐。
在一些实施例中，栅氧层260可以包括栅极264和层间介质层262，层间介质层262设置在第三器件结构的顶面，栅极264设置于层间介质层262内部。
金属层280包括设置于第三器件结构的背面且用于形成漏极的第一金属层282、和设置于第三器件结构的顶面且用于形成源极的第二金属层284。第一金属层282设置在第三器件结构中的硅衬底的背面。第二金属层284的中间部分覆盖栅氧，第二金属层284的两侧部分覆盖第三器件结构的顶面且与第三器件结构的侧面齐平。具体的，在第三器件结构的上表面和栅氧层的上表面淀积一层第二金属层284，经退火工艺形成源极。淀积金属的材料包括但不限于Al、AlCu(铝铜合金)、AlSiCu(铝硅铜合金)，形成的第二金属层的厚度可以为1～10μm。
在一些实施例中，上述双极型功率器件在制备过程中使用的碳化硅单晶衬底可以是经剥离回收处理后得到的碳化硅衬底。
在一些实施例中，该回收处理步骤可以包括：先对剥离的碳化硅单晶衬底进行热氧化处理，再利用氢氟酸去除氧化层，最后对经氢氟酸处理后的碳化硅单晶衬底的剩余表面进行抛光处理，即得到回收后的碳化硅单晶衬底。回收后的碳化硅单晶衬底可以继续应用于双极型功率器件的制备，实现碳化硅单晶衬底的循环利用。该回收方法不同于常规的研磨抛光工艺，可以在保证衬底的晶圆形貌的同时，最大限度保持衬底的使用次数。
在一具体实施例中，该回收处理步骤可以具体包括：先对剥离的碳化硅单晶衬底进行热氧化处理，在1300℃纯氧环境中湿法氧化2～5小时；再利用氢氟酸湿法腐蚀以去除氧化层，最后对经氢氟酸处理后的碳化硅单晶衬底的剩余表面进行精细抛光处理，薄膜去除厚度不超过500nm，即得到回收后的碳化硅单晶衬底。该回收方法不同于常规的研磨抛光工艺，可以在保证衬底的晶圆形貌的同时，最大限度保持衬底的使用次数，进而在兼顾碳化硅性能的同时，大大降低了制备的双极型功率器件的制作成本。
需要说明的是，上述装置实施例中的具体细节及有益效果可参见上述方法实施例，在此不再赘述。
上述说明已经充分揭露了本申请的具体实施方式。需要指出的是，熟悉该领域的技术人员对本申请的具体实施方式所做的任何改动均不脱离本申请的权利要求书的范围。相应地，本申请的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (11)
1.一种双极型功率器件的制备方法，其特征在于，包括以下步骤：
提供碳化硅单晶衬底，在所述碳化硅单晶衬底上同质外延一外延层；
对所述外延层外露的第一面进行第一离子注入，在所述外延层中形成剥离层；
在所述第一面与所述剥离层之间制作嵌有掺杂子区的阱区，形成第一器件结构；
提供中间碳化硅衬底，并基于所述第一面与所述第一器件结构进行一次键合；所述碳化硅单晶衬底的衬底质量高于所述中间碳化硅衬底的衬底质量；
沿所述剥离层的层方向，剥离包含所述碳化硅单晶衬底在内的部分器件结构并对剥离表面进行后处理，暴露经剥离的外延层中的第二面；
对所述第二面进行导电处理，形成第二器件结构；
获取具有双面注入层的硅衬底，并基于所述第二面与倒置的所述第二器件结构进行二次键合；
去掉所述中间碳化硅衬底并激活键合界面，形成第三器件结构；
在所述第三器件结构上制备电极层，形成双极型功率器件。
2.根据权利要求1所述的方法，其特征在于，所述获取具有双面注入层的硅衬底包括：
提供初始硅衬底；
对所述初始硅衬底的顶面和背面分别进行离子注入处理，得到所述具有双面注入层的硅衬底；
其中，所述双面注入层中各自注入的离子的导电类型相反。
3.根据权利要求2所述的方法，其特征在于，所述对所述初始硅衬底的顶面和背面分别进行离子注入处理，得到所述具有双面注入层的硅衬底包括：
对所述初始硅衬底的顶面进行第一导电类型的离子注入，形成第一注入层；
对所述初始硅衬底的背面进行第二导电类型的离子注入，形成第二注入层；
基于所述第二注入层和所述第一注入层构成所述双面注入层，得到所述具有双面注入层的硅衬底；
其中，所述第一导电类型的离子注入能量和所述第二导电类型的离子注入能量均低于所述第一离子注入的离子注入能量；
在所述第二导电类型与所述碳化硅单晶衬底的导电类型不同的情况下，所述第二导电类型的离子注入能量高于所述第一导电类型的离子注入能量。
4.根据权利要求3所述的方法，其特征在于，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型；
且在二次键合过程中，所述第一注入层靠近所述第二器件结构，所述第二注入层远离所述第二器件结构。
5.根据权利要求4所述的方法，其特征在于，所述第一导电类型的离子注入能量为5keV～30keV，注入剂量为1E15～1E17/cm2；
所述第二导电类型的离子注入能量为50keV～200keV，注入剂量为1E16～1E18/cm2。
6.根据权利要求1-5任一所述的方法，其特征在于，所述第一离子的注入参数包括以下至少一种：
所述第一离子的注入元素包括氢离子、氦离子中的一种或多种；
所述第一离子的注入剂量范围为1E17/cm2～1E20/cm2；
所述第一离子的注入能量范围为2MeV～10MeV。
7.根据权利要求1-5任一所述的方法，其特征在于，所述外延层的掺杂元素包括氮、磷元素中的一种或多种，且其掺杂浓度范围为1E12～1E15/cm3；
所述衬底质量的衡量维度包括衬底晶型数量、衬底晶型类型、衬底缺陷密度中的一种或多种。
8.根据权利要求1-5任一所述的方法，其特征在于，所述对剥离表面进行后处理，暴露经剥离的外延层中的第二面包括：
基于预设减薄厚度，对所述剥离表面进行减薄处理；
将暴露的经减薄处理后的剥离表面作为经剥离的外延层中的所述第二面；
其中，所述预设减薄厚度取值为1.5～3μm中任一数值。
9.根据权利要求1-5任一所述的方法，其特征在于，所述对所述第二面进行导电处理，形成第二器件结构包括：
对所述第二面进行第二离子注入，在经剥离的外延层中形成导电层；所述第二离子的类型与所述第一离子的类型不同；所述导电层的上边缘与所述第二面齐平；
对所述导电层和所述阱区进行一次退火处理，形成所述第二器件结构。
10.根据权利要求1-5任一所述的方法，其特征在于，所述激活键合界面，形成第三器件结构包括：
对去除所述中间碳化硅衬底的器件结构进行二次退火处理，以激活所述硅衬底与倒置的所述第二器件结构之间的键合界面，形成所述第三器件结构。
11.一种双极型功率器件，其特征在于，所述双极型功率器件是通过权利要求1-10任一所述的方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310737343.5A CN116741634A (zh) | 2023-06-20 | 2023-06-20 | 双极型功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310737343.5A CN116741634A (zh) | 2023-06-20 | 2023-06-20 | 双极型功率器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116741634A true CN116741634A (zh) | 2023-09-12 |
Family
ID=87909479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310737343.5A Pending CN116741634A (zh) | 2023-06-20 | 2023-06-20 | 双极型功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116741634A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115587A (ja) * | 2013-12-16 | 2015-06-22 | 新日本無線株式会社 | バイポーラトランジスタとその製造方法 |
| CN106575608A (zh) * | 2014-07-25 | 2017-04-19 | 株式会社田村制作所 | 半导体元件及其制造方法、半导体基板以及晶体层叠结构体 |
| CN108140608A (zh) * | 2015-09-18 | 2018-06-08 | 胡兵 | 一种将半导体衬底主体与其上功能层进行分离的方法 |
| CN110534565A (zh) * | 2019-09-10 | 2019-12-03 | 电子科技大学 | 一种双极结型晶体管 |
| US20200052104A1 (en) * | 2018-08-08 | 2020-02-13 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method of the same |
| CN110838463A (zh) * | 2018-08-17 | 2020-02-25 | 胡兵 | 一种半导体衬底、将衬底层与其上功能层分离的方法 |
| CN112713082A (zh) * | 2019-10-25 | 2021-04-27 | 中国电子科技集团公司第四十八研究所 | 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件 |
| CN114530489A (zh) * | 2022-02-21 | 2022-05-24 | 江苏卓远半导体有限公司 | 一种碳化硅和硅异质结低功耗igbt |
| CN115312389A (zh) * | 2022-06-30 | 2022-11-08 | 北京清芯昇能半导体有限公司 | 制备具有垂直结构的半导体器件的方法以及半导体器件 |
| US20230064236A1 (en) * | 2021-08-26 | 2023-03-02 | IceMos Technology Limited | Semiconductor Device and Method of Direct Wafer Bonding Between Semiconductor Layer Containing Similar WBG Materials |
-
2023
- 2023-06-20 CN CN202310737343.5A patent/CN116741634A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115587A (ja) * | 2013-12-16 | 2015-06-22 | 新日本無線株式会社 | バイポーラトランジスタとその製造方法 |
| CN106575608A (zh) * | 2014-07-25 | 2017-04-19 | 株式会社田村制作所 | 半导体元件及其制造方法、半导体基板以及晶体层叠结构体 |
| CN108140608A (zh) * | 2015-09-18 | 2018-06-08 | 胡兵 | 一种将半导体衬底主体与其上功能层进行分离的方法 |
| US20200052104A1 (en) * | 2018-08-08 | 2020-02-13 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method of the same |
| CN110838463A (zh) * | 2018-08-17 | 2020-02-25 | 胡兵 | 一种半导体衬底、将衬底层与其上功能层分离的方法 |
| CN110534565A (zh) * | 2019-09-10 | 2019-12-03 | 电子科技大学 | 一种双极结型晶体管 |
| CN112713082A (zh) * | 2019-10-25 | 2021-04-27 | 中国电子科技集团公司第四十八研究所 | 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件 |
| US20230064236A1 (en) * | 2021-08-26 | 2023-03-02 | IceMos Technology Limited | Semiconductor Device and Method of Direct Wafer Bonding Between Semiconductor Layer Containing Similar WBG Materials |
| CN114530489A (zh) * | 2022-02-21 | 2022-05-24 | 江苏卓远半导体有限公司 | 一种碳化硅和硅异质结低功耗igbt |
| CN115312389A (zh) * | 2022-06-30 | 2022-11-08 | 北京清芯昇能半导体有限公司 | 制备具有垂直结构的半导体器件的方法以及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10347723B2 (en) | Method of manufacturing a semiconductor device having graphene material | |
| US9793167B2 (en) | Method for forming a wafer structure, a method for forming a semiconductor device and a wafer structure | |
| CN108028170B (zh) | 贴合式soi晶圆的制造方法 | |
| KR20120023710A (ko) | 반도체 장치 | |
| JP4463448B2 (ja) | ＳｉＣ基板及びＳｉＣ半導体素子の製造方法 | |
| KR20070029694A (ko) | 바이폴라형 반도체 장치 및 그의 제조방법 | |
| WO2003038877A2 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| CN105637646A (zh) | 碳化硅半导体装置及其制造方法 | |
| US6884644B1 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| JPWO2011052321A1 (ja) | 炭化珪素基板の製造方法および炭化珪素基板 | |
| WO2007032214A1 (ja) | 炭化珪素半導体素子の製造方法 | |
| US6909119B2 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| CN115312389A (zh) | 制备具有垂直结构的半导体器件的方法以及半导体器件 | |
| CN114975096B (zh) | 键合材料和制备方法以及半导体器件 | |
| CN109427563A (zh) | 碳化硅器件和用于制造碳化硅器件的方法 | |
| JP5115735B2 (ja) | 炭化珪素半導体基板とその製造方法 | |
| WO2010131571A1 (ja) | 半導体装置 | |
| CN115976650A (zh) | 半导体基板、半导体元件以及半导体基板的制造方法 | |
| WO2000016382A1 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| US8728877B2 (en) | Method for manufacturing silicon carbide semiconductor device with a single crystal substrate | |
| CN105814693A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN116741634A (zh) | 双极型功率器件及其制备方法 | |
| CN116741639A (zh) | 半导体器件的制备方法及半导体器件 | |
| JP2023054515A (ja) | 積層構造体、及び積層構造体の製造方法 | |
| JP4029466B2 (ja) | 炭化けい素半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |