CN112713082A - 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件 - Google Patents

用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件 Download PDF

Info

Publication number
CN112713082A
CN112713082A CN201911022844.5A CN201911022844A CN112713082A CN 112713082 A CN112713082 A CN 112713082A CN 201911022844 A CN201911022844 A CN 201911022844A CN 112713082 A CN112713082 A CN 112713082A
Authority
CN
China
Prior art keywords
silicon carbide
gallium nitride
substrate
wafer
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911022844.5A
Other languages
English (en)
Inventor
袁卫华
程文进
孙勇
徐松
罗才旺
彭立波
曹华翔
罗南安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 48 Research Institute
Original Assignee
CETC 48 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 48 Research Institute filed Critical CETC 48 Research Institute
Priority to CN201911022844.5A priority Critical patent/CN112713082A/zh
Publication of CN112713082A publication Critical patent/CN112713082A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种用于制备氮化镓射频器件的衬底，包括硅晶片及位于硅晶片上方的碳化硅薄膜，碳化硅薄膜与硅晶片键合成一体。本发明进一步公开了一种上述衬底的制备方法，包括步骤：S1、对碳化硅晶片进行离子注入，形成碳化硅薄膜；S2、将硅晶片与碳化硅薄膜进行键合；S3、退火使碳化硅薄膜与碳化硅晶片之间形成的界面裂开，碳化硅晶片与碳化硅薄膜分离；S4、对碳化硅薄膜表面进行抛光。一种氮化镓射频器件，包括器件主体、氮化镓层及氮化镓化合半导体层，还包括上述的衬底，所述硅晶片、所述碳化硅薄膜、氮化镓层、氮化镓化合半导体层及器件主体自下而上依次布置。本发明具有成本低，同时能够保留衬底上氮化镓器件的优异性能等优点。

Description

用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频 器件
技术领域
本发明涉及半导体器件，尤其涉及一种用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件。
背景技术
GaN(氮化镓)是一种宽禁带半导体材料，具有禁带宽度大、击穿电场高、电子饱和漂移速度大、热导率高、抗辐照能力强等突出优点，特别适合制作高频、高压、大功率射频器件。由于大面积体单晶材料很难获得，目前GaN及其异质结构材料的生长仍然以异质外延生长为主。异质外延生长中普遍存在的一个问题是衬底材料与GaN外延层之间存在着较大的晶格失配和热失配，这对于生长高质量的GaN材料是一大障碍，所以在同质外延难以实现的情况下，选择合适的衬底十分重要。GaN材料射频器件的基本结构如附图1所示，在衬底材料上异质外延GaN材料及其化合半导体材料(如：AlGaN)，之后在GaN材料及其化合半导体材料上制作需要的器件。
目前GaN外延材料常用的衬底主要有蓝宝石、Si(硅)和SiC(碳化硅)。其中：
SiC是GaN外延材料的最理想材料，其晶格常数和热膨胀系数与GaN比较接近，而且击穿电场、电子饱和速度和热导率很高。但SiC价格昂贵，制备过程中SiC材料的浪费也比较多，成本很高，严重限制了它的大规模应用。
Si具有质量高、尺寸大、电阻率低、成本低等优势，是GaN异质外延较为理想的外延材料。但Si衬底与GaN材料之间有比较大的晶格失配和热失配，外延材料容易产生表面裂纹，晶体质量较差。
蓝宝石衬底制备工艺成熟、价格较低，可以大尺寸稳定生长，在其上生长GaN材料，能够得到稳定的六方相材料。但蓝宝石衬底的晶格常数和热膨胀系数与GaN相差仍然较大，而且它的热导率低，无法满足大功率微波器件需要的散热要求。
发明内容
本发明要解决的技术问题是克服现有技术的不足，提供一种成本低，同时能够保留衬底上氮化镓器件的优异性能的用于制备氮化镓射频器件的衬底。
本发明进一步提供一种上述用于制备氮化镓射频器件的衬底的制备方法。
本发明进一步提供一种包含上述衬底的氮化镓射频器件。
为解决上述技术问题，本发明采用以下技术方案：
一种用于制备氮化镓射频器件的衬底，包括硅晶片及位于硅晶片上方的碳化硅薄膜，所述碳化硅薄膜与所述硅晶片键合成一体。
作为上述技术方案的进一步改进：所述碳化硅薄膜的厚度为d，则1um≤d≤100um。
一种上述用于制备氮化镓射频器件的衬底的制备方法，包括以下步骤：
S1、对碳化硅晶片进行离子注入，形成碳化硅薄膜；
S2、将硅晶片与碳化硅薄膜进行键合；
S3、退火使碳化硅薄膜与碳化硅晶片之间形成的界面裂开，碳化硅晶片与碳化硅薄膜分离；
S4、对碳化硅薄膜表面进行抛光。
作为上述技术方案的进一步改进：步骤S1中，注入的离子为H+、H2 +、H2 ++、He+或He++中的一种或多种。
作为上述技术方案的进一步改进：步骤S1中离子注入剂量范围为1E16-1E20 ion/cm2，能量范围300keV-1500keV。
作为上述技术方案的进一步改进：步骤S3中退火温度范围400℃-1000℃，时间20min-60min。
作为上述技术方案的进一步改进：步骤S4中对碳化硅晶片的粗糙面也进行抛光，得到步骤S1中的碳化硅晶片。
一种氮化镓射频器件，包括器件主体、氮化镓层及氮化镓化合半导体层，还包括上述的衬底，所述硅晶片、所述碳化硅薄膜、氮化镓层、氮化镓化合半导体层及器件主体自下而上依次布置。
作为上述技术方案的进一步改进：所述硅晶片下方还设有热沉层。
作为上述技术方案的进一步改进：所述氮化镓化合半导体层为氮化铝镓层。
与现有技术相比，本发明的优点在于：本发明公开的用于制备氮化镓射频器件的衬底，包括硅晶片及与硅晶片键合成一体的碳化硅薄膜，综合了碳化硅衬底和硅衬底两者的优势，硅衬底本身成本很低，碳化硅材料虽然成本高，但是与硅衬底同时使用后其使用量会大大减少，从而可以极大地降低衬底成本，同时保留碳化硅衬底上氮化镓射频器件的优异性能。
本发明公开的用于制备氮化镓射频器件的衬底的制备方法，先在碳化硅晶片上进行离子注入得到碳化硅薄膜，同时碳化硅薄膜与碳化硅晶片之间会形成一个比较明显的界面，然后在碳化硅薄膜上键合硅晶片，使碳化硅薄膜与硅晶片构成一体，再利用退火的方式使碳化硅薄膜与碳化硅晶片之间的界面裂开，得到由硅晶片和碳化硅薄膜组成的新晶片和厚度有所减少的碳化硅晶片，最后对新晶片的碳化硅薄膜表面进行抛光处理，即可得到上述衬底，操作方便，不限制碳化硅晶片、硅晶片的尺寸、厚度、晶向、掺杂浓度等参数，也不限制碳化硅薄膜的厚度，通常在1微米至100微米之间，小于传统的碳化硅衬底的厚度，碳化硅材料的使用量大大减少，且碳化硅晶片经过抛光后可再次用于离子注入，减少材料浪费。
本发明公开的氮化镓射频器件，包括上述的衬底，因而同样具有上述优点。
附图说明
图1是现有的氮化镓材料射频器件的结构示意图。
图2是本发明用于制备氮化镓射频器件的衬底的结构示意图。
图3是本发明衬底制备方法步骤S1的结构示意图。
图4是本发明衬底制备方法步骤S1得到的碳化硅薄膜的结构示意图。
图5是本发明衬底制备方法步骤S2的结构示意图。
图6是本发明衬底制备方法步骤S3的结构示意图。
图7是本发明衬底制备方法步骤S3得到的两块晶片的结构示意图。
图8是本发明氮化镓材料射频器件的结构示意图。
图中各标号表示：1、硅晶片；2、碳化硅薄膜；3、碳化硅晶片；4、界面；5、器件主体；6、氮化镓层；7、氮化镓化合半导体层；8、热沉层。
具体实施方式
以下结合说明书附图和具体实施例对本发明作进一步详细说明。
实施例一
图2示出了本发明用于制备氮化镓射频器件的衬底的一种实施例，本实施例的用于制备氮化镓射频器件的衬底，包括硅晶片1及位于硅晶片1上方的碳化硅薄膜2，碳化硅薄膜2与硅晶片1键合成一体。
该用于制备氮化镓射频器件的衬底，包括硅晶片1及与硅晶片1键合成一体的碳化硅薄膜2，综合了碳化硅衬底和硅衬底两者的优势，硅衬底本身成本很低，碳化硅材料虽然成本高，但是与硅衬底同时使用后其使用量会大大减少，从而可以极大地降低衬底成本，同时保留碳化硅衬底上氮化镓射频器件的优异性能。
本发明不限制碳化硅薄膜2的厚度，由碳化硅薄膜2+硅晶片1组合而成的衬底对碳化硅晶片3的厚度决定，厚度d通常满足1um≤d≤100um(传统的碳化硅衬底厚度超过100微米，在制备过程中碳化硅材料的浪费也较多)。
实施例二
图3至图7示出了上述衬底(碳化硅薄膜2与硅晶片1键合而成)的制备方法的一种实施例，本实施例的用于制备氮化镓射频器件的衬底的制备方法，包括以下步骤：
S1、对碳化硅晶片3进行离子注入，形成碳化硅薄膜2；
S2、将硅晶片1与碳化硅薄膜2进行键合；
S3、退火使碳化硅薄膜2与碳化硅晶片3之间形成的界面4裂开，碳化硅晶片3与碳化硅薄膜2分离；
S4、对碳化硅薄膜2表面进行抛光。
该用于制备氮化镓射频器件的衬底的制备方法，先在碳化硅晶片3上进行离子注入得到碳化硅薄膜2，同时碳化硅薄膜2与碳化硅晶片3之间会形成一个比较明显的界面4，然后在碳化硅薄膜2上键合硅晶片1，使碳化硅薄膜2与硅晶片1构成一体，再利用退火的方式使碳化硅薄膜2与碳化硅晶片3之间的界面4裂开，得到由硅晶片1和碳化硅薄膜2组成的新晶片和厚度有所减少的碳化硅晶片3，最后对新晶片的碳化硅薄膜2表面进行抛光处理，即可得到上述衬底，操作方便，本发明不限制碳化硅晶片3、硅晶片1的尺寸、厚度、晶向、掺杂浓度等参数，一般情况下碳化硅晶片3、硅晶片1两者尺寸相当，也不限制碳化硅薄膜2的厚度，通常在1微米至100微米之间，小于传统的碳化硅衬底的厚度，碳化硅材料的使用量大大减少，且碳化硅晶片3经过抛光后可再次用于离子注入，减少材料浪费。
作为优选的技术方案，本实施例中，步骤S1中，注入的离子为H+、H2 +、H2 ++、He+或He++中的一种或多种。
作为优选的技术方案，本实施例中，步骤S1中离子注入剂量范围为1E16-1E20ion/cm2，能量范围300keV-1500keV，步骤S3中退火温度范围400℃-1000℃，时间20min-60min。步骤S1中离子注入的H或He在此温度下形成气体分子，聚集形成气泡，最终把碳化硅晶片3在气泡形成位置崩断，形成碳化硅薄膜2和新的碳化硅晶片3，该方法形成的碳化硅薄膜2，其优点在于碳化硅的各项物理、化学性质不变，同时碳化硅薄膜2的厚度一致性、均匀性好，保证了制备氮化镓射频器件的优异性能。步骤S2中硅晶片1与碳化硅薄膜2键合方式可与常规晶片之间的键合方式相同。
作为优选的技术方案，步骤S4中对碳化硅晶片3的粗糙面也进行抛光，得到步骤S1中的碳化硅晶片3，从而实现碳化硅晶片3的重复利用，降低碳化硅材料的浪费。
实施例三
图8示出了本发明氮化镓射频器件的一种实施例，本实施例的氮化镓射频器件，包括器件主体5、氮化镓层6及氮化镓化合半导体层7，还包括上述的衬底，硅晶片1、碳化硅薄膜2、氮化镓层6、氮化镓化合半导体层7及器件主体5自下而上依次布置。
该氮化镓射频器件，包括上述的衬底(碳化硅薄膜2与硅晶片1键合而成)，因而同样具有上述优点。
作为优选的技术方案，本实施例中，硅晶片1下方还设有热沉层8。
作为优选的技术方案，本实施例中，氮化镓化合半导体层7为氮化铝镓层。
虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围的情况下，都可利用上述揭示的技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。

Claims (10)

1.一种用于制备氮化镓射频器件的衬底，其特征在于：包括硅晶片(1)及位于硅晶片(1)上方的碳化硅薄膜(2)，所述碳化硅薄膜(2)与所述硅晶片(1)键合成一体。
2.根据权利要求1所述的用于制备氮化镓射频器件的衬底，其特征在于：所述碳化硅薄膜(2)的厚度为d，则1um≤d≤100um。
3.一种权利要求1或2所述的用于制备氮化镓射频器件的衬底的制备方法，其特征在于：包括以下步骤：
S1、对碳化硅晶片(3)进行离子注入，形成碳化硅薄膜(2)；
S2、将硅晶片(1)与碳化硅薄膜(2)进行键合；
S3、退火使碳化硅薄膜(2)与碳化硅晶片(3)之间形成的界面(4)裂开，碳化硅晶片(3)与碳化硅薄膜(2)分离；
S4、对碳化硅薄膜(2)表面进行抛光。
4.根据权利要求3所述的用于制备氮化镓射频器件的衬底的制备方法，其特征在于：步骤S1中，注入的离子为H+、H2 +、H2 ++、He+或He++中的一种或多种。
5.根据权利要求3所述的用于制备氮化镓射频器件的衬底的制备方法，其特征在于：步骤S1中离子注入剂量范围为1E16-1E20 ion/cm2，能量范围300keV-1500keV。
6.根据权利要求3所述的用于制备氮化镓射频器件的衬底的制备方法，其特征在于：步骤S3中退火温度范围400℃-1000℃，时间20min-60min。
7.根据权利要求3所述的用于制备氮化镓射频器件的衬底的制备方法，其特征在于：步骤S4中对碳化硅晶片(3)的粗糙面也进行抛光，得到步骤S1中的碳化硅晶片(3)。
8.一种氮化镓射频器件，包括器件主体(5)、氮化镓层(6)及氮化镓化合半导体层(7)，其特征在于：还包括权利要求1或2所述的衬底，所述硅晶片(1)、所述碳化硅薄膜(2)、氮化镓层(6)、氮化镓化合半导体层(7)及器件主体(5)自下而上依次布置。
9.根据权利要求8所述的氮化镓射频器件，其特征在于：所述硅晶片(1)下方还设有热沉层(8)。
10.根据权利要求8所述的氮化镓射频器件，其特征在于：所述氮化镓化合半导体层(7)为氮化铝镓层。
CN201911022844.5A 2019-10-25 2019-10-25 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件 Pending CN112713082A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911022844.5A CN112713082A (zh) 2019-10-25 2019-10-25 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911022844.5A CN112713082A (zh) 2019-10-25 2019-10-25 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件

Publications (1)

Publication Number Publication Date
CN112713082A true CN112713082A (zh) 2021-04-27

Family

ID=75541264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911022844.5A Pending CN112713082A (zh) 2019-10-25 2019-10-25 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件

Country Status (1)

Country Link
CN (1) CN112713082A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741634A (zh) * 2023-06-20 2023-09-12 中国科学院上海微系统与信息技术研究所 双极型功率器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719581A (zh) * 2004-07-06 2006-01-11 中国科学院半导体研究所 在硅衬底上生长碳化硅\氮化镓材料的方法
CN109686656A (zh) * 2018-11-13 2019-04-26 中国科学院上海微系统与信息技术研究所 一种硅基异质集成碳化硅薄膜结构的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719581A (zh) * 2004-07-06 2006-01-11 中国科学院半导体研究所 在硅衬底上生长碳化硅\氮化镓材料的方法
CN109686656A (zh) * 2018-11-13 2019-04-26 中国科学院上海微系统与信息技术研究所 一种硅基异质集成碳化硅薄膜结构的制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
赵丽华: "《半导体芯片制造职业技能鉴定指南》", 30 June 2004, 中国科学技术出版社, pages: 26 *
郭黎滨等: "《先进制造技术》", 31 January 2010, 哈尔滨工程大学出版社, pages: 96 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741634A (zh) * 2023-06-20 2023-09-12 中国科学院上海微系统与信息技术研究所 双极型功率器件及其制备方法

Similar Documents

Publication Publication Date Title
CN110211865B (zh) 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法
CN105655238A (zh) 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
CN104285001A (zh) 金刚石载氮化镓晶片以及制造设备和制造方法
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
CN109461644B (zh) 透明单晶AlN的制备方法及衬底、紫外发光器件
CN111785610A (zh) 一种散热增强的金刚石基氮化镓材料结构及其制备方法
CN114207825A (zh) 电子器件用基板及其制造方法
US20240105512A1 (en) Semiconductor substrate
US20140159055A1 (en) Substrates for semiconductor devices
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
CN112713082A (zh) 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件
CN112614880A (zh) 一种金刚石复合衬底氮化镓器件的制备方法及其器件
CN117080183A (zh) 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用
CN105762061B (zh) 一种氮化物的外延生长方法
CN105006427B (zh) 一种利用低温过渡层生长高质量氮化镓外延结构的方法
CN110791805A (zh) 一种衬底、外延片及其生长方法
CN110164766A (zh) 一种基于金刚石衬底的氮化镓器件及其制备方法
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
WO2018107616A1 (zh) 复合衬底及其制造方法
CN212991102U (zh) 一种复合衬底结构
CN115000149A (zh) 一种氮化镓器件的外延结构及制备方法
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
CN110739207A (zh) 一种在导电SiC衬底上生长GaN外延材料的方法及器件
CN215680607U (zh) 一种复合半导体衬底

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination