CN111952151A - 半导体复合晶圆及制造方法 - Google Patents
半导体复合晶圆及制造方法 Download PDFInfo
- Publication number
- CN111952151A CN111952151A CN202010734727.8A CN202010734727A CN111952151A CN 111952151 A CN111952151 A CN 111952151A CN 202010734727 A CN202010734727 A CN 202010734727A CN 111952151 A CN111952151 A CN 111952151A
- Authority
- CN
- China
- Prior art keywords
- single crystal
- layer
- crystal wafer
- wafer
- ceramic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000002131 composite material Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000013078 crystal Substances 0.000 claims abstract description 77
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 238000010146 3D printing Methods 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004026 adhesive bonding Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005245 sintering Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 69
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种半导体复合晶圆，所述半导体复合晶圆包括一单晶晶圆层，所述单晶晶圆层具有第一厚度，背面复合有陶瓷材料层，所述陶瓷材料层具有第二厚度，与所述单晶晶圆层同质。由于所述陶瓷材料层与所述单晶晶圆层同质，所以两者将拥有相同的热膨胀系数，后续在所述半导体复合晶圆上进行外延及芯片制作将无需特别更改工艺，芯片制作完全后背面减薄主要是将所述半导体复合晶圆中的陶瓷材料层减薄去除，保留相应的单晶晶圆层以及可能的外延层材料即可。所述半导体复合晶圆中的单晶晶圆层的厚度远小于一般纯单晶晶圆的厚度，极大地提高单晶材料的利用率，节省了大量昂贵的单晶材料，同时也降低了相应的晶圆以及芯片加工成本。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及半导体复合晶圆及制造方法。
背景技术
半导体晶圆（衬底）是利用通过高温生长的单晶材料，经过切割、研磨和抛光清洗等一系列工序生产出来的。而后晶圆（衬底）作为基底材料，根据工艺要求在上面生长出一定的外延层（比如说GaN等）。通常晶圆需要一定的片厚以实现后续的外延、芯片的制作。而晶圆在芯片图形制作完成，在芯片切割之前，需要减薄到一定的厚度才进行芯片的切割和分离，比如说6寸碳化硅芯片就必须将晶圆从350微米背面减薄到100微米以下再进行芯片切割。也就是说大量的晶圆单晶材料是被浪费掉的，而生长这样的半导体单晶材料是极其困难和昂贵的。
发明内容
鉴于目前现有技术的不足，本发明的目的在于提供一种减少单晶材料浪费的半导体复合晶圆及制造方法。
为达到上述目的，本发明的实施例采用如下技术方案：
一种半导体复合晶圆，所述半导体复合晶圆包括一单晶晶圆层，所述单晶晶圆层具有第一厚度，背面复合有陶瓷材料层，所述陶瓷材料层具有第二厚度，与所述单晶晶圆层同质。
进一步，所述单晶晶圆层的材料为硅、碳化硅、氮化铝、氮化镓、砷化镓或蓝宝石。
进一步，所述陶瓷材料层的纯度为4N-6N。
进一步，所述第一厚度为100-200微米，所述第二厚度为250-350微米。
进一步，所述陶瓷材料层通过高温胶粘接、反应烧结、3D打印、化学气相沉积或溅射的方式与所述单晶晶圆层复合。
一种如前所述的半导体复合晶圆的制造方法，所述制造方法包括：提供一单晶晶圆层，所述单晶晶圆层具有第三厚度，在所述单晶晶圆的背面复合一陶瓷材料层获得所述半导体复合晶圆，所述陶瓷材料层具有第四厚度，与所述单晶晶圆层同质。
进一步，所述单晶晶圆层通过金刚线多线切割形成，所述单晶晶圆层的材料为硅、碳化硅、氮化铝、氮化镓、砷化镓或蓝宝石。
进一步，所述陶瓷材料层的纯度为4N-6N。
进一步，所述第三厚度为150-200微米，所述第四厚度为300-350微米，所述制造方法还包括对所述半导体复合晶圆的双面或单面进行研磨及抛光达到开盒即用级别，经研磨及抛光后，所述单晶晶圆层具有第五厚度，为100-150微米，所述陶瓷材料层具有第六厚度，为250-300微米。
进一步，所述陶瓷材料层通过高温胶粘接、反应烧结、3D打印、化学气相沉积或溅射的方式与所述单晶晶圆层复合。
由于所述陶瓷材料层与所述单晶晶圆层同质，所以两者将拥有相同的热膨胀系数，后续在所述半导体复合晶圆上进行外延及芯片制作将无需特别更改工艺，芯片制作完全后背面减薄主要是将所述半导体复合晶圆中的陶瓷材料层减薄去除，保留相应的单晶晶圆层以及可能的外延层材料即可。所述半导体复合晶圆中的单晶晶圆层的厚度远小于一般纯单晶晶圆的厚度，极大地提高单晶材料的利用率，节省了大量昂贵的单晶材料，同时也降低了相应的晶圆以及芯片加工成本。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明一实施方式一种半导体复合晶圆，所述半导体复合晶圆包括一单晶晶圆层，所述单晶晶圆层具有第一厚度，背面复合有陶瓷材料层，所述陶瓷材料层具有第二厚度，与所述单晶晶圆层同质。
其中，所述单晶晶圆层的材料为硅、碳化硅、氮化铝、氮化镓、砷化镓或蓝宝石。
所述陶瓷材料层的纯度为4N-6N，可以提高复合的效果。
所述第一厚度为100-200微米，所述第二厚度为250-350微米。
所述陶瓷材料层通过高温胶粘接、反应烧结、3D打印、化学气相沉积或溅射的方式与所述单晶晶圆层复合。
一种如前所述的半导体复合晶圆的制造方法，所述制造方法包括：提供一单晶晶圆层，所述单晶晶圆层具有第三厚度，在所述单晶晶圆的背面复合一陶瓷材料层获得所述半导体复合晶圆，所述陶瓷材料层具有第四厚度，与所述单晶晶圆层同质。
其中，所述单晶晶圆层通过金刚线多线切割形成，所述单晶晶圆层的材料为硅、碳化硅、氮化铝、氮化镓、砷化镓或蓝宝石。
所述陶瓷材料层的纯度为4N-6N。
所述第三厚度为150-200微米，所述第四厚度为300-350微米，所述制造方法还包括对所述半导体复合晶圆的双面或单面进行研磨及抛光达到开盒即用级别，经研磨及抛光后，所述单晶晶圆层具有第五厚度，为100-150微米，所述陶瓷材料层具有第六厚度，为250-300微米。另外，在将所述陶瓷材料层复合到所述单晶晶圆层之前，也可以对所述单晶晶圆的背面进行表面处理，然后将所述单晶晶圆层固定在特制的模具中。
所述陶瓷材料层通过高温胶粘接、反应烧结、3D打印、化学气相沉积或溅射的方式与所述单晶晶圆层复合。
由于所述陶瓷材料层与所述单晶晶圆层同质，所以两者将拥有相同的热膨胀系数，后续在所述半导体复合晶圆上进行外延及芯片制作将无需特别更改工艺，芯片制作完全后背面减薄主要是将所述半导体复合晶圆中的陶瓷材料层减薄去除，保留相应的单晶晶圆层以及可能的外延层材料即可。所述半导体复合晶圆中的单晶晶圆层的厚度远小于一般纯单晶晶圆的厚度，极大地提高单晶材料的利用率，节省了大量昂贵的单晶材料，同时也降低了相应的晶圆以及芯片加工成本。举例来说，考虑到切割及双面研磨及抛光等工序的损失，原来纯单晶材质的350微米片厚的6寸碳化硅晶圆，需要至少700微米厚的碳化硅单晶材料；而本发明单晶+陶瓷的复合晶圆，将只需要300-350微米的单晶材料，减少了单晶材料的浪费。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本领域技术的技术人员在本发明公开的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种半导体复合晶圆，其特征在于，所述半导体复合晶圆包括一单晶晶圆层，所述单晶晶圆层具有第一厚度，背面复合有陶瓷材料层，所述陶瓷材料层具有第二厚度，与所述单晶晶圆层同质。
2.根据权利要求1所述的半导体复合晶圆，其特征在于，所述单晶晶圆层的材料为硅、碳化硅、氮化铝、氮化镓、砷化镓或蓝宝石。
3.根据权利要求1所述的半导体复合晶圆，其特征在于，所述陶瓷材料层的纯度为4N-6N。
4.根据权利要求1所述的半导体复合晶圆，其特征在于，所述第一厚度为100-200微米，所述第二厚度为250-350微米。
5.根据权利要求1所述的半导体复合晶圆，其特征在于，所述陶瓷材料层通过高温胶粘接、反应烧结、3D打印、化学气相沉积或溅射的方式与所述单晶晶圆层复合。
6.一种如权利要求1所述的半导体复合晶圆的制造方法，其特征在于，所述制造方法包括：提供一单晶晶圆层，所述单晶晶圆层具有第三厚度，在所述单晶晶圆的背面复合一陶瓷材料层获得所述半导体复合晶圆，所述陶瓷材料层具有第四厚度，与所述单晶晶圆层同质。
7.根据权利要求6所述的制造方法，其特征在于，所述单晶晶圆层通过金刚线多线切割形成，所述单晶晶圆层的材料为硅、碳化硅、氮化铝、氮化镓、砷化镓或蓝宝石。
8.根据权利要求6所述的制造方法，其特征在于，所述陶瓷材料层的纯度为4N-6N。
9.根据权利要求6所述的制造方法，其特征在于，所述第三厚度为150-200微米，所述第四厚度为300-350微米，所述制造方法还包括对所述半导体复合晶圆的双面或单面进行研磨及抛光达到开盒即用级别，经研磨及抛光后，所述单晶晶圆层具有第五厚度，为100-150微米，所述陶瓷材料层具有第六厚度，为250-300微米。
10.根据权利要求6所述的制造方法，其特征在于，所述陶瓷材料层通过高温胶粘接、反应烧结、3D打印、化学气相沉积或溅射的方式与所述单晶晶圆层复合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010734727.8A CN111952151A (zh) | 2020-07-28 | 2020-07-28 | 半导体复合晶圆及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010734727.8A CN111952151A (zh) | 2020-07-28 | 2020-07-28 | 半导体复合晶圆及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111952151A true CN111952151A (zh) | 2020-11-17 |
Family
ID=73339665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010734727.8A Pending CN111952151A (zh) | 2020-07-28 | 2020-07-28 | 半导体复合晶圆及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111952151A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165625A (zh) * | 2011-12-15 | 2013-06-19 | 电力集成公司 | 用于制造半导体器件的复合晶圆 |
| CN111183513A (zh) * | 2019-04-19 | 2020-05-19 | 福建晶安光电有限公司 | 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 |
-
2020
- 2020-07-28 CN CN202010734727.8A patent/CN111952151A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165625A (zh) * | 2011-12-15 | 2013-06-19 | 电力集成公司 | 用于制造半导体器件的复合晶圆 |
| CN111183513A (zh) * | 2019-04-19 | 2020-05-19 | 福建晶安光电有限公司 | 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4388741B2 (ja) | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 | |
| US11557505B2 (en) | Method of manufacturing a template wafer | |
| CN100505164C (zh) | 氮化物半导体衬底的制造方法及复合材料衬底 | |
| JP2016119489A (ja) | 複合基板の製造方法 | |
| CN104718599B (zh) | 具有改善的单晶材料使用效率的伪衬底 | |
| TWI531081B (zh) | 半導體裝置的製造方法 | |
| CN101689478A (zh) | Soi芯片的制造方法 | |
| WO2015053127A1 (ja) | Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法 | |
| JPH07245279A (ja) | シリコン半導体素子製造用基板の製造方法 | |
| CN111952151A (zh) | 半导体复合晶圆及制造方法 | |
| CN102220640B (zh) | 氮化镓单晶的制备方法 | |
| KR20230004728A (ko) | 복합 기판, 복합 기판의 제조 방법, 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR100489041B1 (ko) | 사파이어 웨이퍼 표면처리방법 | |
| CN111128688B (zh) | n型氮化镓自支撑衬底的制作方法 | |
| CN113707770A (zh) | 一种硅衬底GaN的加工工艺 | |
| CN116978783B (zh) | 一种碳化硅衬底的制备方法及碳化硅衬底 | |
| JP3758530B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| CN113199397A (zh) | 一种氮化镓单晶片固定装置及抛光方法 | |
| CN117587513A (zh) | 一种制备高质量单晶iii族氮化物自支撑衬底的方法 | |
| JPS6138875B2 (zh) | ||
| CN112992767A (zh) | 一种化合物半导体晶圆的加工工艺 | |
| KR100890085B1 (ko) | 질화물 기판 제조 방법 | |
| US6599758B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
| JP2016036016A (ja) | 支持基板、複合基板および半導体ウエハの製造方法 | |
| KR20230137921A (ko) | 질화물 반도체기판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |