CN103165625A - 用于制造半导体器件的复合晶圆 - Google Patents
用于制造半导体器件的复合晶圆 Download PDFInfo
- Publication number
- CN103165625A CN103165625A CN2012105458021A CN201210545802A CN103165625A CN 103165625 A CN103165625 A CN 103165625A CN 2012105458021 A CN2012105458021 A CN 2012105458021A CN 201210545802 A CN201210545802 A CN 201210545802A CN 103165625 A CN103165625 A CN 103165625A
- Authority
- CN
- China
- Prior art keywords
- substrate
- carrier substrates
- nitride
- bonding
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000002131 composite material Substances 0.000 title abstract 2
- 238000004519 manufacturing process Methods 0.000 title description 17
- 239000000758 substrate Substances 0.000 claims abstract description 209
- 239000000463 material Substances 0.000 claims abstract description 54
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 80
- 150000001875 compounds Chemical class 0.000 claims description 27
- 150000004767 nitrides Chemical class 0.000 claims description 25
- 229910052594 sapphire Inorganic materials 0.000 claims description 24
- 239000010980 sapphire Substances 0.000 claims description 24
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 9
- 229910017083 AlN Inorganic materials 0.000 claims description 8
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 8
- 229910052582 BN Inorganic materials 0.000 claims description 8
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 8
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910003460 diamond Inorganic materials 0.000 claims description 8
- 239000010432 diamond Substances 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 239000011787 zinc oxide Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 21
- 238000005516 engineering process Methods 0.000 description 16
- 239000010410 layer Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000004377 microelectronic Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910002059 quaternary alloy Inorganic materials 0.000 description 2
- 238000007634 remodeling Methods 0.000 description 2
- 229910002058 ternary alloy Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- ORILYTVJVMAKLC-UHFFFAOYSA-N adamantane Chemical compound C1C(C2)CC3CC1CC2C3 ORILYTVJVMAKLC-UHFFFAOYSA-N 0.000 description 1
- 229910001573 adamantine Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
- Y10T428/2495—Thickness [relative or absolute]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
复合晶圆包括具有第一竖直厚度和一个顶部表面的第一衬底，所述顶部表面被制备处于用于随后的半导体材料外延沉积的状态。一个载体衬底被布置在所述第一衬底下方。所述载体衬底具有大于所述第一竖直厚度的第二竖直厚度。一间层将所述第一衬底键合至所述载体衬底。
Description
技术领域
本发明总体涉及半导体器件结构和用于在衬底上制造半导体器件的工艺；更具体地，本发明涉及利用一种复合晶圆来制作化合物半导体（compound semiconductor）器件的装置和方法。
背景技术
前段制程（FEOL）加工指的是直接在半导体材料（例如，基于硅或氮的化合物半导体材料）中形成电子器件（例如，晶体管）。半导体材料通常在称为晶圆的薄圆片上形成。后段制程（BEOL）加工指的是制作工艺的第二部分，其中单个器件与晶圆表面上的金属（例如，图案线或迹线）互连。在BEOL加工之后，执行在制造之后的加工（通常还称为后段加工）。后段工艺步骤典型地包括晶圆测试、晶圆背面磨削（backgrinding）（还称为背面减薄（backlapping）或晶圆打薄）、裸片（die）分离、裸片测试、封装和最后的器件测试。
更通常的，半导体晶圆的厚度被制作为确保在FEOL和BEOL加工期间的机械稳定性。取决于材料类型，例如厚度大致在650-750μm之间的直径4英寸的晶圆通常提供足以避免在高温加工步骤期间产生裂纹和翘曲的稳定性。晶圆背面磨削是后段工艺步骤，在晶圆背面磨削期间，晶圆厚度减小至使得裸片分离更加容易，并且还允许集成电路（IC）的高密度封装。裸片分离是单个裸片或微芯片被单独挑拣出。该分离工艺典型地涉及对晶圆进行机械切割或划割（例如，使用激光），然后沿着该划线来断裂该晶圆，分离出单个的裸片。
发明内容
本发明提供以下技术方案：
1.一种复合晶圆，包括：
第一衬底，具有第一竖直厚度和一个顶部表面，所述顶部表面被制备处于用于随后的半导体材料外延沉积的状态；
一个载体衬底，布置在该第一衬底下方，该载体衬底具有大于所述第一竖直厚度的第二竖直厚度；以及
一个间层，将所述第一衬底键合至所述载体衬底。
2.根据技术方案1所述的复合晶圆，其中所述第一厚度在100-200μm厚的近似范围内。
3.根据技术方案1所述的复合晶圆，其中所述第二厚度为近似400μm厚或者更厚。
4.根据技术方案1所述的复合晶圆，其中所述第一衬底包括蓝宝石。
5.根据技术方案1所述的复合晶圆，其中所述载体衬底选自蓝宝石、硅、碳化硅、金刚石、氮化镓、氮化铝、氮化硼和氧化锌。
6.根据技术方案1所述的复合晶圆，其中所述顶部表面是被抛光的状态。
7.一种方法，包括：
将第一衬底键合至一个载体衬底，所述第一衬底具有一个顶部表面，并且具有第一材料类型和第一厚度，所述载体衬底具有第二材料类型和大于所述第一厚度的第二厚度；
在所述第一衬底上形成一个或多个氮化物层；
在所述一个或多个氮化物层中制造基于氮化物的半导体器件。
8.根据技术方案7所述的方法，包括解键合所述载体衬底。
9.根据技术方案7所述的方法，其中键合步骤包括在所述第一衬底和所述载体衬底之间形成一个间层，所述间层将所述载体衬底键合至所述第一衬底。
10.根据技术方案9所述的方法，其中所述间层包括二氧化硅。
11.根据技术方案7所述的方法，其中所述第一衬底包括蓝宝石，所述第一厚度在100-200μm厚的近似范围内。
12.根据技术方案7所述的方法，其中所述第二厚度为近似400μm厚或更厚。
13.根据技术方案7所述的方法，其中所述载体衬底选自蓝宝石、硅、碳化硅、金刚石、氮化镓、氮化铝、氮化硼和氧化锌。
14.根据技术方案8所述的方法，其中解键合步骤包括在化学溶液中进行湿蚀刻。
15.根据技术方案8所述的方法，其中所述基于氮化物的半导体器件在晶圆的一个个裸片上形成，并且该方法还包括在解键合步骤之前分离所述一个个裸片。
16.根据技术方案8所述的方法，其中所述基于氮化物的半导体器件在晶圆的一个个裸片上形成，并且该方法还包括在解键合步骤之后分离所述一个个裸片。
17.根据技术方案7所述的方法，还包括在形成所述一个或多个氮化物层之前抛光所述第一衬底的顶部表面。
18.根据技术方案17所述的方法，其中所述顶部表面的抛光形成原子级平坦的顶部表面。
19.一种方法，包括：
提供第一衬底和一个载体衬底，所述第一衬底具有第一材料类型和范围在100-200μm厚的第一厚度，所述载体衬底具有第二材料类型和至少350μm厚的第二厚度；以及
将所述第一衬底键合至所述载体衬底。
20.根据技术方案19所述的方法，其中所述键合包括在所述第一衬底和所述载体衬底之间形成一个间层材料，所述间层材料粘结至所述第一衬底和所述载体衬底。
21.根据技术方案19所述的方法，其中所述键合包括将所述第一衬底粘结地贴附至所述载体衬底。
22.根据技术方案19所述的方法，其中所述第一材料类型和所述第二材料类型分别具有大体上彼此匹配的第一热膨胀系数和第二热膨胀系数。
23.根据技术方案19所述的方法，其中所述第一材料类型选自蓝宝石、金刚石、氮化镓、氮化铝、氮化硼、碳化硅和氧化锌。
24.根据技术方案19所述的方法，其中所述第二材料类型选自硅、蓝宝石和铜。
25.根据技术方案19所述的方法，还包括在所述第一衬底上制造基于氮化物的半导体材料。
26.根据技术方案19所述的方法，还包括将所述第一衬底从所述载体衬底解键合。
27.根据技术方案25所述的方法，其中所述基于氮化物的半导体器件被制造为多个裸片，并且该方法还包括：
将所述第一衬底从所述载体衬底解键合；以及
划分出每一个所述裸片。
28.根据技术方案25所述的方法，其中所述基于氮化物的半导体器件被制造为多个裸片，并且该方法还包括：
划分出每一个所述裸片；以及
对于每一个所述单个裸片，将所述第一衬底从所述载体衬底解键合。
附图说明
参考随后的图来描述本发明的非限制性和非穷举性实施方案，其中在各个视图中，相似的附图标记表示相同的部件，除非另有说明。
图1A-图1D是示出了根据本发明的实施方案的、在制造工艺的各个阶段的一个示例性晶圆结构的横截面侧视图。
图2A-图2D是示出了根据本发明的实施方案的、在制造工艺的各个阶段的另一示例性晶圆结构的横截面侧视图。
图3A和图3B是示出了根据本发明的实施方案的、在一个裸片分离工艺的各个阶段的一个示例性晶圆结构的横截面侧视图。
图4A和图4B是示出了根据本发明的实施方案的、在另一裸片分离工艺的各个阶段的一个示例性晶圆结构的横截面侧视图。
在附图的多个视图中，相应的参考字符指示相应的部件。本领域普通技术人员应明了，这些图中的元件是出于简单和清楚的目的而示出的，未必按比例绘制。例如，这些图中的一些元件的尺寸可能相对于其他元件被放大，以有助于增强对本发明的各个实施方案的理解。此外，通常未描绘在商业可行的实施方案中有用或必要的、常规但易于理解的元件，从而便于较少地妨碍本发明的这些各个实施方案的视图。
具体实施方式
在随后的描述中陈述了多个特定细节，以提供对本发明的透彻理解。然而，本领域普通技术人员应明了，未必需要采用所述特定细节来实践本发明。在其他情形中，为避免模糊本发明，未详细描述公知材料或方法。
贯穿本说明书对“一个实施方案”、“一实施方案”、“一个实施例”或“一实施例”的引用意指关于该实施方案或实施例描述的具体特征、结构或特性被包括在本发明的至少一个实施方案中。因此，在贯穿本说明的各个地方出现的措词“在一个实施方案中”、“在一实施方案中”、“在一个实施例中”或“在一实施例中”未必全部指的是相同的实施方案或实施例。另外，所述具体的特征、结构或特性可以任何合适的组合和/或子组合被结合在一个或多个实施方案或实施例中。特定的特征、结构或特性可被包括在集成电路、电子电路、组合逻辑电路或者提供所描述的功能的其他合适的部件中。此外，应理解，在此所提供的图出于为本领域普通技术人员解释的目的，并且这些附图未必按比例绘制。
如在此所使用的，晶圆是在制造分立的半导体部件、集成电路（IC）和其他微电子器件中所使用的块体（bulk）材料（例如，硅或蓝宝石晶体）的薄片（slice）。晶圆典型地在某一直径（例如，6、9、12英寸等）的圆形薄片中形成，所述圆形薄片通常通过平行切割块体晶锭（boule）来获得。晶圆可以是晶体的或者非晶体的。晶体晶圆具有特定的晶体取向。晶圆用作衬底或基底；作为多个制造工艺步骤——诸如外延材料生长、掺杂、离子注入、蚀刻、沉积各种材料和光刻图案——的结果，在所述晶圆上形成微电子器件，诸如晶体管、二极管和IC。微电子器件（例如，IC）通常以遍布该晶圆布置的单个裸片的形式被复制。
在本公开内容的上下文中，衬底可以是半导体、电绝缘材料或金属。在制造工艺中使用的衬底类型典型地取决于应用需求，诸如机械强度、导电性或电绝缘属性、射频信号吸收和/或光电应用中的透明度，以及导热率和成本。在一个实施方案中，载体衬底指的是被键合至另一衬底或晶圆的晶圆。
蓝宝石是最通常使用的用于氮化物材料的外延生长的衬底材料之一，所述氮化物材料例如为氮化硼、氮化铝、氮化镓、氮化铟、以及它们的三元合金、四元合金等。对于基于氮化物的器件，FEOL和BEOL加工步骤典型地要求蓝宝石衬底厚度在300-650μm厚的范围内。另一方面，为了可靠的裸片分离，蓝宝石衬底的厚度需要显著减小为例如约150μm。该工艺通常称为衬底薄化。然而，蓝宝石是一种非常坚硬的材料（莫氏硬度为9.0）。蓝宝石的硬度使得机械处理诸如切割、划割、抛光、背面减薄和/或磨削变得很困难。如果该晶圆在衬底薄化期间断裂，则这可能相当于损失了整个晶圆，可导致更大的产量损失，以及后段成本的总体增加。因而，衬底薄化和裸片分离是基于氮化物材料的器件和IC的后段加工中的一个主要挑战。
根据本发明的实施方案，复合衬底被用于制造半导体器件。在一个实施例中，复合衬底包括一个载体衬底，该载体衬底是键合至相对薄的衬底的晶圆。在器件制造期间，载体衬底和薄衬底的组合厚度足以进行安全处理，使得复合晶圆可承受FEOL和BEOL加工步骤而不会断裂。换句话说，在制造工艺期间，载体衬底为薄衬底提供机械支撑。在一个实施方案中，在FEOL和BEOL加工步骤之后，但是在裸片分离之前，载体衬底从薄衬底移除。在另一实施方案中，载体衬底可在裸片分离之后从薄衬底移除。这样，本发明的实施方案可减小产量损失和降低后段的总体成本，这是因为去除了常规的衬底薄化工艺。
图1A-图1D示出了制造工艺的各个阶段的示例性半导体晶圆结构的横截面侧视图，所述半导体晶圆结构包括载体衬底102、薄衬底104、间层（interlayer）106和集成器件108。集成器件108可包括微电子器件，诸如晶体管、二极管、集成电路（IC）等，所述微电子器件是由多个制造工艺步骤——诸如掺杂、离子注入、蚀刻、各种材料的沉积以及光刻图案——而形成的。
例如，图1A示出了薄衬底104（晶体或者多晶体）附接（即，晶圆键合）在载体衬底102上。薄衬底104示出为具有底部表面105和顶部表面101。对于一个实施方案，薄衬底104包括厚度在约50至250μm厚的近似范围内的蓝宝石材料的晶圆。在其他实施方案中，薄衬底104包括基于氮化物的半导体材料，诸如氮化硼、氮化铝、氮化镓、氮化铟、以及它们的三元合金、四元合金和其他合金。在其他实施方案中，薄衬底104可包括诸如金刚石、碳化硅或者氧化锌的材料。薄衬底104的底部表面105示出为键合至载体衬底102的上部表面103上。在FEOL和BEOL加工步骤期间，载体衬底102为薄衬底104提供强健和稳定的机械结构支撑。
在各个实施方案中，载体衬底102包括晶体或多晶体材料的晶圆。在示出的实施方案中，载体衬底102具有的厚度大体上大于薄衬底104的厚度。可用于载体衬底102的示例性材料包括蓝宝石、硅、铜、基于氮化物的材料、金刚石、碳化硅、氧化锌、石墨或在制造工艺期间提供机械稳定性的其他合适材料。可基于若干不同的考虑因素——诸如成本、处理的容易度、可得性、硬度（机械强度）、与薄衬底104的热-机械兼容性（也即，热膨胀系数匹配）以及承受裸片分离技术的能力——来选择用于载体衬底102的材料。
在一个实施方案中，用于载体衬底102的材料的热膨胀系数大体上匹配用于薄衬底104的材料的热膨胀系数。在另一实施方案中，用于载体衬底102的材料可以与薄衬底104的材料相同。在另一实施方案中，载体衬底102和衬底104的热膨胀系数可不相等或不匹配。此外，载体衬底102的晶圆直径可大体上等于或者大于薄衬底104的晶圆直径。半导体加工领域中的普通技术人员应理解，在本发明的某些实施方案中，在半导体器件制造循环结束时，载体衬底102可以被废物利用从而再利用。
在各个实施方案中，载体衬底102的厚度为复合晶圆结构提供了足够的机械强度。换句话说，载体衬底102和薄衬底104的组合厚度的和应当足以在FEOL和BEOL加工步骤期间提供一个机械稳定的结构。在一个实施例中，载体衬底102包括厚度在约300μm至1200μm厚的范围内的硅或蓝宝石，薄衬底104包括厚度在约50至250μm厚的近似范围内的蓝宝石。
可使用各种已知的晶圆键合技术来将载体衬底102键合至薄衬底104（如由箭头所示出的），所述已知的晶圆键合技术包括直接键合、粘结剂键合、等离子体激活键合、阳极键合、共晶键合（eutecticbonding）、玻璃熔块键合（glass frit bonding）、热压接键合和反应键合（reactive bonding）方法。举例而言，可通过将载体衬底102机械地压至薄衬底104来实现键合。或者，薄衬底104可被堆叠在载体衬底102的顶部上，使得底部表面105和顶部表面103直接接触。然后，该堆叠物被暴露至高温退火一段时间，这段时间足以在载体衬底102和薄衬底104之间形成坚固键合。
可借助于范德华力（或者称为氢键（hydrogen bond）），或者通过晶圆的待被键合（共晶键合）的表面层的材料的相互穿透来实现所述键合。在后一键合方法中，待被键合在一起的表面应当是极度平坦的，这可例如通过化学机械抛光（CMP）来实现。实现强健的键合所需要的压力和温度可随着晶圆的材料而改变，通常在200至600摄氏度之间。将载体衬底102和薄衬底104键合的结果可称为复合晶圆（衬底）。
在图1B中进一步示出，间层106可用于将载体衬底102和薄衬底104晶圆键合。间层106将薄衬底104的底部表面105贴附至载体衬底102的顶部表面103。在一个载体衬底102包括硅或蓝宝石以及薄衬底104包括蓝宝石的实施例中，作为第一步骤，可在载体衬底102上、或者薄衬底104上、或者在载体衬底102以及薄衬底104上沉积或热生长一薄层（0.01至1微米）的二氧化硅。接下来，使得载体衬底102的顶部表面103与薄衬底104的底部表面105接触。接着在900至1200℃执行退火数个小时，以键合这两个衬底，从而导致形成单个复合晶圆107。在该实施例中，包括二氧化硅的间层106将底部表面105键合至顶部表面103。
应理解，在其他实施方案中，取决于所使用的将载体衬底102附接至薄衬底104的具体的晶圆键合技术（例如，阳极键合），可不形成或者不需要间层106。
可用作间层106的其他材料的实施例包括环氧树脂（粘结剂键合）、氧化铝、玻璃熔块、焊料、聚合物或适于形成载体衬底102和薄衬底104之间牢固键合的任何其他材料。
如图1B中所示，复合晶圆107包括载体衬底102、间层材料106和薄衬底104。为了制备用于随后的半导体材料外延沉积的复合晶圆107，应当适当地制备顶部表面101。换句话说，顶部表面101应当处于如下制备状态，使得它为随后的外延加工步骤做好准备，所述外延加工步骤用于形成制造的半导体器件的作用区域。例如，顶部表面101可经受机械和/或化学抛光，从而产生适合于外延沉积的极度平坦（例如，原子级平坦）的表面。或者，在其他实施方案中，取决于材料类型以及在形成外延层时利用的加工步骤，顶部表面可以是粗糙的。
图1C示出了在完成FEOL和BEOL加工步骤之后的复合衬底107，结果是制造了直接布置在薄衬底106顶部上的半导体器件108。半导体器件108典型地包括经历了多个制造工艺的各种外延层（例如，异质结构），所述制造工艺可包括平面和/或台面结构的形成、杂质的沉积/扩散、蚀刻、绝缘、表面制备、金属化（metallization）、图案化（patterning）等。在一个实施方案中，半导体器件108包括基于氮化物的电子半导体器件和/或光电半导体器件。在一个特定实施例中，半导体器件108包括氮化镓（GaN）器件结构。
在本发明的实施方案中，在形成半导体器件108之后，但是在裸片分离之前，载体衬底102从薄衬底104脱离或解键合（de-bond），如图1D中所示。如所讨论的，解键合是将载体衬底102从薄衬底104脱离的工艺，而不管所使用的具体方法和/或是否使用间层。在图1D中示出的实施例中，解键合导致间层106的移除。解键合可包括诸如在化学溶液中的湿蚀刻的技术，所述技术选择性地移除间层材料106而使得载体衬底102、薄衬底104和半导体器件108完整。激光剥离也可用于移除间层106。
在又一实施方案中，可通过化学、机械、或导致载体衬底102从薄衬底104解键合但是仍使得薄衬底104和半导体器件108完整的任何其他合适的方法来破坏载体衬底102。在解键合期间未破坏载体衬底102的实施方案中，可在另一复合晶圆结构中再利用该载体衬底102（例如，附接至另一薄衬底）。
当在没有间层的情况下将载体衬底102和薄衬底104键合在一起时，可利用其他分离技术。例如，可利用通过直接的机械力施加进行的机械分离（“刀片（knife blade）”方法），或者可应用局部热方法（激光剥离）。
在解键合之后，包括半导体器件108的单个裸片可彼此分离。可通过若干已知技术中的任一种（诸如激光划割）来进行裸片分离。
图2A-图2D示出了在制造工艺的各个阶段的另一示例性半导体晶圆结构的横截面侧视图。图2A-图2D示出了一个竖直器件，其中接触层被额外地增加到衬底204的底部表面上。图2A示出了以与结合图1C所描述的方式相同的方式制造的复合晶圆207（包括载体衬底202、间层206和薄衬底204）和半导体器件208。图2B示出了以与结合图1D所描述的方式相同的方式从载体衬底202解键合的薄衬底204。在图2A-图2D中示出的类似命名和编号的元件的联接和功能如上所述。
图2C是一个横截面侧视图，示出了将接触层210附接或者形成在薄衬底204的底部表面205上。如所示出的，接触层210的顶部表面209附接至薄衬底204的底部表面205（如由箭头所示）。在一个实施方案中，接触层210包括一个金属电极，该金属电极提供与薄衬底204的半导体材料的电连接。可利用常规的金属沉积技术来形成接触层210。图2D是示出了在薄衬底204的底部表面205上形成了金属层210之后所形成的器件结构。
图3A是图1C所示出的示例性半导体晶圆结构在形成凹槽312之后的横截面侧视图，形成凹槽312是裸片分离工艺的一部分。在图3A和图3B中示出的类似命名和编号的元件的联接和功能如上所述。如所示出的，凹槽312延伸贯穿半导体器件308的整个竖直厚度，并且进入薄衬底304的一部分，从而划分出多个半导体裸片314。每一个裸片314可包括单独的半导体电子器件或半导体光电器件。可以多种已知方法（包括切块（dicing）、激光划割、切割、蚀刻等）中的任一种来形成凹槽312。图3B示出了在上面讨论的分离工艺之后，从薄衬底304分离出载体衬底302。此时，可以与每一个凹槽312基本上竖直对准的方式来断裂薄衬底304，从而在封装之前使半导体裸片314完全彼此分离。在其他实施方案中，可在裸片分离工艺之前在薄衬底304的底部表面上形成接触金属层。
图4A和图4B是图1D中示出的示例性半导体晶圆结构在形成凹槽412之后的横截面侧视图，形成凹槽412是另一裸片分离工艺的一部分。在图4A和图4B中示出的类似命名和编号的元件的功能和联接如上所述。在该实施例中，载体衬底402从薄衬底404分离之后形成凹槽412，而非载体衬底402从薄衬底404分离之前形成凹槽412（如图3A中所示）。上面所讨论的技术中的任一个可用于形成凹槽412以及分离单个的半导体裸片414。
上面对于本发明所示出的实施例的描述，包括在摘要中所描述的内容，不意在是穷举性的或者是对所公开的精确形式的限制。尽管出于示例目的在此描述了本发明的具体实施方案和实施例，但是在不背离本发明的更宽精神和范围的前提下，各种等同改型是可能的。事实上，应理解，根据本发明的教导，出于解释的目的提供了具体的示例厚度、材料类型、加工步骤等，在其他实施方案和实施例中还可采用其他值。在上面的详细描述的启示下，可做出对本发明的实施例的这些改型。在随后的权利要求中使用的术语不应当解释为用于将本发明限制在说明书和权利要求中所公开的具体实施方案。而是，本发明的范围完全由随后的权利要求来完全确定，随后的权利要求将根据权利要求解释的既定原则被解释。因此，本说明书和附图相应地被认为是示例性而非限制性的。
Claims (28)
1.一种复合晶圆，包括：
第一衬底，具有第一竖直厚度和一个顶部表面，所述顶部表面被制备处于用于随后的半导体材料外延沉积的状态；
一个载体衬底，布置在该第一衬底下方，该载体衬底具有大于所述第一竖直厚度的第二竖直厚度；以及
一个间层，将所述第一衬底键合至所述载体衬底。
2.根据权利要求1所述的复合晶圆，其中所述第一厚度在100-200μm厚的近似范围内。
3.根据权利要求1所述的复合晶圆，其中所述第二厚度为近似400μm厚或者更厚。
4.根据权利要求1所述的复合晶圆，其中所述第一衬底包括蓝宝石。
5.根据权利要求1所述的复合晶圆，其中所述载体衬底选自蓝宝石、硅、碳化硅、金刚石、氮化镓、氮化铝、氮化硼和氧化锌。
6.根据权利要求1所述的复合晶圆，其中所述顶部表面是被抛光的状态。
7.一种方法，包括：
将第一衬底键合至一个载体衬底，所述第一衬底具有一个顶部表面，并且具有第一材料类型和第一厚度，所述载体衬底具有第二材料类型和大于所述第一厚度的第二厚度；
在所述第一衬底上形成一个或多个氮化物层；
在所述一个或多个氮化物层中制造基于氮化物的半导体器件。
8.根据权利要求7所述的方法，包括解键合所述载体衬底。
9.根据权利要求7所述的方法，其中键合步骤包括在所述第一衬底和所述载体衬底之间形成一个间层，所述间层将所述载体衬底键合至所述第一衬底。
10.根据权利要求9所述的方法，其中所述间层包括二氧化硅。
11.根据权利要求7所述的方法，其中所述第一衬底包括蓝宝石，所述第一厚度在100-200μm厚的近似范围内。
12.根据权利要求7所述的方法，其中所述第二厚度为近似400μm厚或更厚。
13.根据权利要求7所述的方法，其中所述载体衬底选自蓝宝石、硅、碳化硅、金刚石、氮化镓、氮化铝、氮化硼和氧化锌。
14.根据权利要求8所述的方法，其中解键合步骤包括在化学溶液中进行湿蚀刻。
15.根据权利要求8所述的方法，其中所述基于氮化物的半导体器件在晶圆的一个个裸片上形成，并且该方法还包括在解键合步骤之前分离所述一个个裸片。
16.根据权利要求8所述的方法，其中所述基于氮化物的半导体器件在晶圆的一个个裸片上形成，并且该方法还包括在解键合步骤之后分离所述一个个裸片。
17.根据权利要求7所述的方法，还包括在形成所述一个或多个氮化物层之前抛光所述第一衬底的顶部表面。
18.根据权利要求17所述的方法，其中所述顶部表面的抛光形成原子级平坦的顶部表面。
19.一种方法，包括：
提供第一衬底和一个载体衬底，所述第一衬底具有第一材料类型和范围在100-200μm厚的第一厚度，所述载体衬底具有第二材料类型和至少350μm厚的第二厚度；以及
将所述第一衬底键合至所述载体衬底。
20.根据权利要求19所述的方法，其中所述键合包括在所述第一衬底和所述载体衬底之间形成一个间层材料，所述间层材料粘结至所述第一衬底和所述载体衬底。
21.根据权利要求19所述的方法，其中所述键合包括将所述第一衬底粘结地贴附至所述载体衬底。
22.根据权利要求19所述的方法，其中所述第一材料类型和所述第二材料类型分别具有大体上彼此匹配的第一热膨胀系数和第二热膨胀系数。
23.根据权利要求19所述的方法，其中所述第一材料类型选自蓝宝石、金刚石、氮化镓、氮化铝、氮化硼、碳化硅和氧化锌。
24.根据权利要求19所述的方法，其中所述第二材料类型选自硅、蓝宝石和铜。
25.根据权利要求19所述的方法，还包括在所述第一衬底上制造基于氮化物的半导体材料。
26.根据权利要求19所述的方法，还包括将所述第一衬底从所述载体衬底解键合。
27.根据权利要求25所述的方法，其中所述基于氮化物的半导体器件被制造为多个裸片，并且该方法还包括：
将所述第一衬底从所述载体衬底解键合；以及
划分出每一个所述裸片。
28.根据权利要求25所述的方法，其中所述基于氮化物的半导体器件被制造为多个裸片，并且该方法还包括：
划分出每一个所述裸片；以及
对于每一个所述单个裸片，将所述第一衬底从所述载体衬底解键合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/374,206 US8940620B2 (en) | 2011-12-15 | 2011-12-15 | Composite wafer for fabrication of semiconductor devices |
| US13/374,206 | 2011-12-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103165625A true CN103165625A (zh) | 2013-06-19 |
Family
ID=47427208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012105458021A Pending CN103165625A (zh) | 2011-12-15 | 2012-12-14 | 用于制造半导体器件的复合晶圆 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8940620B2 (zh) |
| EP (1) | EP2605269A3 (zh) |
| JP (1) | JP2013125971A (zh) |
| CN (1) | CN103165625A (zh) |
| TW (1) | TW201342494A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104718599A (zh) * | 2012-09-04 | 2015-06-17 | 索泰克公司 | 具有改善的单晶材料使用效率的伪衬底 |
| CN105493257A (zh) * | 2015-07-14 | 2016-04-13 | 歌尔声学股份有限公司 | 倒装裸片的组装方法、制造方法、装置和电子设备 |
| CN109314058A (zh) * | 2016-06-01 | 2019-02-05 | 康宁股份有限公司 | 在衬底中形成通孔的制品和方法 |
| CN109860049A (zh) * | 2019-03-22 | 2019-06-07 | 西安交通大学 | 一种金刚石基氮化镓高电子迁移率晶体管异质集成方法 |
| WO2020000378A1 (zh) * | 2018-06-29 | 2020-01-02 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN111183513A (zh) * | 2019-04-19 | 2020-05-19 | 福建晶安光电有限公司 | 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 |
| CN111952151A (zh) * | 2020-07-28 | 2020-11-17 | 苏州赛万玉山智能科技有限公司 | 半导体复合晶圆及制造方法 |
| CN112420512A (zh) * | 2020-11-23 | 2021-02-26 | 上海新微科技集团有限公司 | 一种键合结构中的薄膜晶圆和剩余晶圆的分离方法 |
| CN113690183A (zh) * | 2021-07-06 | 2021-11-23 | 华为数字能源技术有限公司 | 晶圆的减薄方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| CN107958839B (zh) * | 2016-10-18 | 2020-09-29 | 上海新昇半导体科技有限公司 | 晶圆键合方法及其键合装置 |
| DE102017119568B4 (de) * | 2017-08-25 | 2024-01-04 | Infineon Technologies Ag | Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen |
| US11652146B2 (en) * | 2020-02-07 | 2023-05-16 | Rfhic Corporation | Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers |
| TWI783497B (zh) * | 2021-05-25 | 2022-11-11 | 鴻創應用科技有限公司 | 碳化矽複合晶圓及其製造方法 |
| KR102601702B1 (ko) * | 2022-10-31 | 2023-11-13 | 웨이브로드 주식회사 | 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 |
| WO2024096487A1 (ko) * | 2022-10-31 | 2024-05-10 | 웨이브로드 주식회사 | 반도체 성장용 템플릿을 이용한 반도체 소자 제조 방법 |
| KR102649711B1 (ko) * | 2022-12-02 | 2024-03-20 | 웨이브로드 주식회사 | 초박형 반도체 다이의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005041281A1 (en) * | 2003-10-22 | 2005-05-06 | Northrop Grumman Corporation | Hard substrate wafer sawing process |
| CN1933205A (zh) * | 2005-08-12 | 2007-03-21 | 三星电子株式会社 | 生长半导体衬底的方法、氮化物基发光器件及其制造方法 |
| CN101925995A (zh) * | 2008-01-21 | 2010-12-22 | 硅绝缘技术公司 | 在复合结构上制造外延生长层的方法 |
Family Cites Families (132)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL167277C (nl) | 1970-08-29 | 1981-11-16 | Philips Nv | Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting. |
| US4142195A (en) | 1976-03-22 | 1979-02-27 | Rca Corporation | Schottky barrier semiconductor device and method of making same |
| US4408216A (en) | 1978-06-02 | 1983-10-04 | International Rectifier Corporation | Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range |
| NL184551C (nl) | 1978-07-24 | 1989-08-16 | Philips Nv | Veldeffekttransistor met geisoleerde stuurelektrode. |
| FR2517883A1 (fr) | 1981-12-09 | 1983-06-10 | Thomson Csf | Dispositif semi-conducteur a faible capacite parasite muni de connexions externes prises au moyen de poutres |
| US4543595A (en) | 1982-05-20 | 1985-09-24 | Fairchild Camera And Instrument Corporation | Bipolar memory cell |
| GB2137412B (en) | 1983-03-15 | 1987-03-04 | Standard Telephones Cables Ltd | Semiconductor device |
| US4967243A (en) | 1988-07-19 | 1990-10-30 | General Electric Company | Power transistor structure with high speed integral antiparallel Schottky diode |
| US4946547A (en) | 1989-10-13 | 1990-08-07 | Cree Research, Inc. | Method of preparing silicon carbide surfaces for crystal growth |
| US5200022A (en) | 1990-10-03 | 1993-04-06 | Cree Research, Inc. | Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product |
| EP0576566B1 (en) | 1991-03-18 | 1999-05-26 | Trustees Of Boston University | A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films |
| US5221413A (en) | 1991-04-24 | 1993-06-22 | At&T Bell Laboratories | Method for making low defect density semiconductor heterostructure and devices made thereby |
| CA2120610C (en) | 1992-08-07 | 1999-03-02 | Hideaki Imai | Nitride based semiconductor device and manufacture thereof |
| KR100286699B1 (ko) | 1993-01-28 | 2001-04-16 | 오가와 에이지 | 질화갈륨계 3-5족 화합물 반도체 발광디바이스 및 그 제조방법 |
| EP0690517B1 (en) | 1994-05-30 | 2003-10-01 | Canon Kabushiki Kaisha | Rechargeable lithium battery |
| JP3495814B2 (ja) | 1994-05-30 | 2004-02-09 | キヤノン株式会社 | 電池用電極及び該電極を有するリチウム二次電池 |
| US6078090A (en) | 1997-04-02 | 2000-06-20 | Siliconix Incorporated | Trench-gated Schottky diode with integral clamping diode |
| WO1996041906A1 (en) | 1995-06-13 | 1996-12-27 | Advanced Technology Materials, Inc. | Bulk single crystal gallium nitride and method of making same |
| US5689128A (en) | 1995-08-21 | 1997-11-18 | Siliconix Incorporated | High density trenched DMOS transistor |
| US5874747A (en) | 1996-02-05 | 1999-02-23 | Advanced Technology Materials, Inc. | High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same |
| JP3742144B2 (ja) | 1996-05-08 | 2006-02-01 | ソニー株式会社 | 非水電解液二次電池及び非水電解液二次電池用の平面状集電体 |
| US5612567A (en) | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| US5741724A (en) | 1996-12-27 | 1998-04-21 | Motorola | Method of growing gallium nitride on a spinel substrate |
| JP3491492B2 (ja) | 1997-04-09 | 2004-01-26 | 松下電器産業株式会社 | 窒化ガリウム結晶の製造方法 |
| US5785606A (en) | 1997-05-02 | 1998-07-28 | Marquez; Ruben L. | Method of playing multiple hand card game |
| US6239033B1 (en) | 1998-05-28 | 2001-05-29 | Sony Corporation | Manufacturing method of semiconductor device |
| DE19723176C1 (de) | 1997-06-03 | 1998-08-27 | Daimler Benz Ag | Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung |
| EP1007771A4 (en) | 1997-07-03 | 2003-03-05 | Cbl Technologies | COMPENSATION OF THERMAL DIFFERENCES FOR THE PRODUCTION OF FREE-STANDING SUBSTRATES BY EPITAXIAL DEPOSITION |
| JP3505357B2 (ja) | 1997-07-16 | 2004-03-08 | 株式会社東芝 | 窒化ガリウム系半導体素子およびその製造方法 |
| JP4453111B2 (ja) | 1997-10-27 | 2010-04-21 | 三菱化学株式会社 | 負極材料とその製造方法、負極活物質、および非水系二次電池 |
| JP3500281B2 (ja) | 1997-11-05 | 2004-02-23 | 株式会社東芝 | 窒化ガリウム系半導体素子およびその製造方法 |
| JP3036495B2 (ja) | 1997-11-07 | 2000-04-24 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の製造方法 |
| US6608327B1 (en) | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
| JP2948205B1 (ja) | 1998-05-25 | 1999-09-13 | 花王株式会社 | 二次電池用負極の製造方法 |
| JP4352473B2 (ja) * | 1998-06-26 | 2009-10-28 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2000150535A (ja) | 1998-11-09 | 2000-05-30 | Fujitsu Quantum Device Kk | 電界効果トランジスタとその製造方法 |
| US6331450B1 (en) | 1998-12-22 | 2001-12-18 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device using group III nitride compound |
| US6252288B1 (en) | 1999-01-19 | 2001-06-26 | Rockwell Science Center, Llc | High power trench-based rectifier with improved reverse breakdown characteristic |
| US20010001494A1 (en) | 1999-04-01 | 2001-05-24 | Christopher B. Kocon | Power trench mos-gated device and process for forming same |
| US6389051B1 (en) | 1999-04-09 | 2002-05-14 | Xerox Corporation | Structure and method for asymmetric waveguide nitride laser diode |
| US7084456B2 (en) | 1999-05-25 | 2006-08-01 | Advanced Analogic Technologies, Inc. | Trench MOSFET with recessed clamping diode using graded doping |
| US6291298B1 (en) | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
| US6252258B1 (en) | 1999-08-10 | 2001-06-26 | Rockwell Science Center Llc | High power rectifier |
| US6211018B1 (en) | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
| JP4412827B2 (ja) | 1999-08-20 | 2010-02-10 | シャープ株式会社 | 窒化物半導体厚膜基板 |
| KR100487458B1 (ko) | 1999-10-22 | 2005-05-06 | 산요덴키가부시키가이샤 | 리튬 2차 전지용 전극의 제조 방법 |
| JP2002083594A (ja) | 1999-10-22 | 2002-03-22 | Sanyo Electric Co Ltd | リチウム電池用電極並びにこれを用いたリチウム電池及びリチウム二次電池 |
| ATE491235T1 (de) | 1999-10-22 | 2010-12-15 | Sanyo Electric Co | Elektrode für lithiumzelle und lithiumsekundärzelle |
| US6184570B1 (en) | 1999-10-28 | 2001-02-06 | Ericsson Inc. | Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same |
| WO2001043174A2 (en) | 1999-12-13 | 2001-06-14 | North Carolina State University | Fabrication of gallium nitride layers on textured silicon substrates |
| US6380108B1 (en) | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
| US6573537B1 (en) | 1999-12-22 | 2003-06-03 | Lumileds Lighting, U.S., Llc | Highly reflective ohmic contacts to III-nitride flip-chip LEDs |
| US6586781B2 (en) | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
| KR100348269B1 (ko) | 2000-03-22 | 2002-08-09 | 엘지전자 주식회사 | 루데니움 산화물을 이용한 쇼트키 콘택 방법 |
| JP2001357855A (ja) | 2000-06-14 | 2001-12-26 | Shin Kobe Electric Mach Co Ltd | 非水電解液二次電池 |
| US6344665B1 (en) | 2000-06-23 | 2002-02-05 | Arima Optoelectronics Corp. | Electrode structure of compound semiconductor device |
| JP4022708B2 (ja) | 2000-06-29 | 2007-12-19 | 日本電気株式会社 | 半導体装置 |
| US20020015833A1 (en) | 2000-06-29 | 2002-02-07 | Naotomi Takahashi | Manufacturing method of electrodeposited copper foil and electrodeposited copper foil |
| JP2003101036A (ja) | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
| JP2002064201A (ja) | 2000-08-18 | 2002-02-28 | Toshiba Corp | 半導体電界効果トランジスタ及び電力増幅器 |
| US6518079B2 (en) * | 2000-12-20 | 2003-02-11 | Lumileds Lighting, U.S., Llc | Separation method for gallium nitride devices on lattice-mismatched substrates |
| JP2002305309A (ja) | 2001-02-01 | 2002-10-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4073176B2 (ja) | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
| US6437374B1 (en) | 2001-05-07 | 2002-08-20 | Xerox Corporation | Semiconductor device and method of forming a semiconductor device |
| TW492202B (en) | 2001-06-05 | 2002-06-21 | South Epitaxy Corp | Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge |
| US20030015708A1 (en) | 2001-07-23 | 2003-01-23 | Primit Parikh | Gallium nitride based diodes with low forward voltage and low reverse current operation |
| EP2267784B1 (en) | 2001-07-24 | 2020-04-29 | Cree, Inc. | INSULATING GATE AlGaN/GaN HEMT |
| US6524900B2 (en) | 2001-07-25 | 2003-02-25 | Abb Research, Ltd | Method concerning a junction barrier Schottky diode, such a diode and use thereof |
| US20050179106A1 (en) | 2001-07-27 | 2005-08-18 | Sanyo Electric Company, Ltd. | Schottky barrier diode |
| JP4064085B2 (ja) | 2001-10-18 | 2008-03-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US6768146B2 (en) | 2001-11-27 | 2004-07-27 | The Furukawa Electric Co., Ltd. | III-V nitride semiconductor device, and protection element and power conversion apparatus using the same |
| JP3871607B2 (ja) | 2001-12-14 | 2007-01-24 | 松下電器産業株式会社 | 半導体素子およびその製造方法 |
| US6515308B1 (en) * | 2001-12-21 | 2003-02-04 | Xerox Corporation | Nitride-based VCSEL or light emitting diode with p-n tunnel junction current injection |
| US6855970B2 (en) | 2002-03-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
| US6624444B1 (en) | 2002-03-28 | 2003-09-23 | Intel Corporation | Electrical-optical package with capacitor DC shunts and associated methods |
| DE10217235A1 (de) | 2002-04-18 | 2003-10-30 | Philips Intellectual Property | Schaltungsanordnung zur Erzeugung von Gleichspannungen |
| JP4221697B2 (ja) | 2002-06-17 | 2009-02-12 | 日本電気株式会社 | 半導体装置 |
| US7323402B2 (en) | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
| JP3790500B2 (ja) | 2002-07-16 | 2006-06-28 | ユーディナデバイス株式会社 | 電界効果トランジスタ及びその製造方法 |
| US20040021152A1 (en) | 2002-08-05 | 2004-02-05 | Chanh Nguyen | Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate |
| JP2004087587A (ja) | 2002-08-23 | 2004-03-18 | Mitsubishi Electric Corp | 窒化物半導体装置およびその製造方法 |
| FR2844099B1 (fr) | 2002-09-03 | 2005-09-02 | Commissariat Energie Atomique | Dispositif semiconducteur de puissance quasi-vertical sur substrat composite |
| US7115896B2 (en) | 2002-12-04 | 2006-10-03 | Emcore Corporation | Semiconductor structures for gallium nitride-based devices |
| JP4748498B2 (ja) | 2002-12-05 | 2011-08-17 | 古河電気工業株式会社 | 電流遮断器付きＧａＮ系半導体装置 |
| TWI240434B (en) * | 2003-06-24 | 2005-09-21 | Osram Opto Semiconductors Gmbh | Method to produce semiconductor-chips |
| FR2857982B1 (fr) | 2003-07-24 | 2007-05-18 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| DE102004041622A1 (de) | 2003-08-29 | 2005-03-24 | Fuji Electric Holdings Co. Ltd., Kawasaki | Halbleiterbauteil |
| US7026665B1 (en) | 2003-09-19 | 2006-04-11 | Rf Micro Devices, Inc. | High voltage GaN-based transistor structure |
| JP2005129696A (ja) | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4288592B2 (ja) | 2004-01-20 | 2009-07-01 | ソニー株式会社 | 電池 |
| JP4449467B2 (ja) | 2004-01-28 | 2010-04-14 | サンケン電気株式会社 | 半導体装置 |
| US7253015B2 (en) | 2004-02-17 | 2007-08-07 | Velox Semiconductor Corporation | Low doped layer for nitride-based semiconductor device |
| US7084475B2 (en) | 2004-02-17 | 2006-08-01 | Velox Semiconductor Corporation | Lateral conduction Schottky diode with plural mesas |
| JP4610207B2 (ja) | 2004-02-24 | 2011-01-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| US7229866B2 (en) | 2004-03-15 | 2007-06-12 | Velox Semiconductor Corporation | Non-activated guard ring for semiconductor devices |
| TWI385816B (zh) * | 2004-04-28 | 2013-02-11 | Verticle Inc | 垂直結構的半導體裝置 |
| JP4398780B2 (ja) | 2004-04-30 | 2010-01-13 | 古河電気工業株式会社 | ＧａＮ系半導体装置 |
| US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
| US7238976B1 (en) | 2004-06-15 | 2007-07-03 | Qspeed Semiconductor Inc. | Schottky barrier rectifier and method of manufacturing the same |
| US7118970B2 (en) | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| EP2273553B1 (en) | 2004-06-30 | 2020-02-12 | IMEC vzw | A method for fabricating AlGaN/GaN HEMT devices |
| US7547928B2 (en) | 2004-06-30 | 2009-06-16 | Interuniversitair Microelektronica Centrum (Imec) | AlGaN/GaN high electron mobility transistor devices |
| JP2006100645A (ja) | 2004-09-30 | 2006-04-13 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体集積回路 |
| US7456443B2 (en) | 2004-11-23 | 2008-11-25 | Cree, Inc. | Transistors having buried n-type and p-type regions beneath the source region |
| JP4609048B2 (ja) | 2004-11-25 | 2011-01-12 | ソニー株式会社 | 二次電池用負極および二次電池 |
| US7116567B2 (en) | 2005-01-05 | 2006-10-03 | Velox Semiconductor Corporation | GaN semiconductor based voltage conversion device |
| US7436039B2 (en) | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
| US20060151868A1 (en) | 2005-01-10 | 2006-07-13 | Zhu Tinggang | Package for gallium nitride semiconductor devices |
| US7429534B2 (en) | 2005-02-22 | 2008-09-30 | Sensor Electronic Technology, Inc. | Etching a nitride-based heterostructure |
| JP2006245317A (ja) | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| DE102005012217B4 (de) | 2005-03-15 | 2007-02-22 | Infineon Technologies Austria Ag | Lateraler MISFET und Verfahren zur Herstellung desselben |
| US7615774B2 (en) | 2005-04-29 | 2009-11-10 | Cree.Inc. | Aluminum free group III-nitride based high electron mobility transistors |
| US7638818B2 (en) | 2005-09-07 | 2009-12-29 | Cree, Inc. | Robust transistors with fluorine treatment |
| US8026568B2 (en) | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
| US7696598B2 (en) | 2005-12-27 | 2010-04-13 | Qspeed Semiconductor Inc. | Ultrafast recovery diode |
| CN101361194B (zh) | 2005-12-27 | 2010-12-22 | 美商科斯德半导体股份有限公司 | 用于快速恢复整流器结构的装置及方法 |
| JP4705482B2 (ja) | 2006-01-27 | 2011-06-22 | パナソニック株式会社 | トランジスタ |
| JP5231719B2 (ja) | 2006-03-30 | 2013-07-10 | 富士通株式会社 | 電界効果トランジスタの製造方法 |
| JP5032145B2 (ja) | 2006-04-14 | 2012-09-26 | 株式会社東芝 | 半導体装置 |
| US8399911B2 (en) | 2006-06-07 | 2013-03-19 | Imec | Enhancement mode field effect device and the method of production thereof |
| US7939853B2 (en) | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
| EP2176880A1 (en) | 2007-07-20 | 2010-04-21 | Imec | Damascene contacts on iii-v cmos devices |
| US20090278233A1 (en) | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| US8309987B2 (en) | 2008-07-15 | 2012-11-13 | Imec | Enhancement mode semiconductor device |
| US7985986B2 (en) | 2008-07-31 | 2011-07-26 | Cree, Inc. | Normally-off semiconductor devices |
| WO2010024987A1 (en) | 2008-08-27 | 2010-03-04 | S.O.I.Tec Silicon On Insulator Technologies | Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters |
| US8168486B2 (en) | 2009-06-24 | 2012-05-01 | Intersil Americas Inc. | Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate |
| CN102484070B (zh) | 2009-06-26 | 2014-12-10 | 康奈尔大学 | 用于铝-硅氮化物的化学气相沉积处理 |
| US9991360B2 (en) | 2009-06-26 | 2018-06-05 | Cornell University | Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation |
| EP2317542B1 (en) | 2009-10-30 | 2018-05-23 | IMEC vzw | Semiconductor device and method of manufacturing thereof |
| JP5635803B2 (ja) | 2010-05-07 | 2014-12-03 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置の製造方法及び化合物半導体装置 |
| US9070758B2 (en) | 2011-06-20 | 2015-06-30 | Imec | CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof |
-
2011
- 2011-12-15 US US13/374,206 patent/US8940620B2/en not_active Expired - Fee Related
-
2012
- 2012-11-21 EP EP12193679.3A patent/EP2605269A3/en not_active Withdrawn
- 2012-12-14 JP JP2012273332A patent/JP2013125971A/ja active Pending
- 2012-12-14 TW TW101147320A patent/TW201342494A/zh unknown
- 2012-12-14 CN CN2012105458021A patent/CN103165625A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005041281A1 (en) * | 2003-10-22 | 2005-05-06 | Northrop Grumman Corporation | Hard substrate wafer sawing process |
| CN1933205A (zh) * | 2005-08-12 | 2007-03-21 | 三星电子株式会社 | 生长半导体衬底的方法、氮化物基发光器件及其制造方法 |
| CN101925995A (zh) * | 2008-01-21 | 2010-12-22 | 硅绝缘技术公司 | 在复合结构上制造外延生长层的方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10910256B2 (en) | 2012-09-04 | 2021-02-02 | Soitec | Pseudo-substrate with improved efficiency of usage of single crystal material |
| CN104718599B (zh) * | 2012-09-04 | 2018-01-16 | 索泰克公司 | 具有改善的单晶材料使用效率的伪衬底 |
| CN104718599A (zh) * | 2012-09-04 | 2015-06-17 | 索泰克公司 | 具有改善的单晶材料使用效率的伪衬底 |
| CN105493257A (zh) * | 2015-07-14 | 2016-04-13 | 歌尔声学股份有限公司 | 倒装裸片的组装方法、制造方法、装置和电子设备 |
| CN109314058A (zh) * | 2016-06-01 | 2019-02-05 | 康宁股份有限公司 | 在衬底中形成通孔的制品和方法 |
| WO2020000378A1 (zh) * | 2018-06-29 | 2020-01-02 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN112567495A (zh) * | 2018-06-29 | 2021-03-26 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| TWI710001B (zh) * | 2018-06-29 | 2020-11-11 | 大陸商長江存儲科技有限責任公司 | 半導體結構及其形成方法 |
| CN109860049A (zh) * | 2019-03-22 | 2019-06-07 | 西安交通大学 | 一种金刚石基氮化镓高电子迁移率晶体管异质集成方法 |
| CN111183513A (zh) * | 2019-04-19 | 2020-05-19 | 福建晶安光电有限公司 | 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 |
| WO2020211089A1 (zh) * | 2019-04-19 | 2020-10-22 | 福建晶安光电有限公司 | 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 |
| CN111952151A (zh) * | 2020-07-28 | 2020-11-17 | 苏州赛万玉山智能科技有限公司 | 半导体复合晶圆及制造方法 |
| CN112420512A (zh) * | 2020-11-23 | 2021-02-26 | 上海新微科技集团有限公司 | 一种键合结构中的薄膜晶圆和剩余晶圆的分离方法 |
| CN113690183A (zh) * | 2021-07-06 | 2021-11-23 | 华为数字能源技术有限公司 | 晶圆的减薄方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130157440A1 (en) | 2013-06-20 |
| EP2605269A2 (en) | 2013-06-19 |
| US8940620B2 (en) | 2015-01-27 |
| TW201342494A (zh) | 2013-10-16 |
| JP2013125971A (ja) | 2013-06-24 |
| EP2605269A3 (en) | 2013-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103165625A (zh) | 用于制造半导体器件的复合晶圆 | |
| US11631586B2 (en) | Heterogeneous annealing method | |
| US9553014B2 (en) | Bonded processed semiconductor structures and carriers | |
| US7462552B2 (en) | Method of detachable direct bonding at low temperatures | |
| EP2575163B1 (en) | Improved debonding equipment and methods for debonding temporary bonded wafers | |
| US11557505B2 (en) | Method of manufacturing a template wafer | |
| US10186447B2 (en) | Method for bonding thin semiconductor chips to a substrate | |
| CN112020763A (zh) | 用于简化的手柄晶片的dbi到si的键合 | |
| TWI445101B (zh) | 暫時性半導體結構接合方法及相關經接合的半導體結構 | |
| US20120315710A1 (en) | Method for producing reconstituted wafers and method for producing semiconductor devices | |
| WO2006031641A2 (en) | Method of manufacturing carrier wafer and resulting carrier wafer structures | |
| US20080020547A1 (en) | Method Of Transferring At Least One Object Of Micrometric Or Millimetric Size By Means Of A Polymer Handle | |
| KR20130126979A (ko) | 반도체장치의 제조방법 | |
| US10134577B2 (en) | Edge trim processes and resultant structures | |
| KR20140123575A (ko) | 전자 디바이스들의 3차원 패키징을 위한 방법 | |
| US7378331B2 (en) | Methods of vertically stacking wafers using porous silicon | |
| US9761671B2 (en) | Engineered substrates for use in crystalline-nitride based devices | |
| CN109698154B (zh) | 芯片封装方法及芯片封装结构 | |
| CN113921467A (zh) | 用于半导体裸片边缘防护和半导体裸片分离的方法 | |
| CN105280541A (zh) | 一种用于超薄半导体圆片的临时键合方法及去键合方法 | |
| US20240079360A1 (en) | Bonding structure using two oxide layers with different stress levels, and related method | |
| CN115360086A (zh) | 一种批量生产SiC薄片的分割剥离工艺 | |
| CN111952166A (zh) | 晶圆接合膜及制作方法 | |
| CN115172146A (zh) | 化合物半导体晶圆的制作方法 | |
| CN112970108A (zh) | 半导体装置制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130619 |