TWI445101B - 暫時性半導體結構接合方法及相關經接合的半導體結構 - Google Patents

暫時性半導體結構接合方法及相關經接合的半導體結構 Download PDF

Info

Publication number
TWI445101B
TWI445101B TW100121500A TW100121500A TWI445101B TW I445101 B TWI445101 B TW I445101B TW 100121500 A TW100121500 A TW 100121500A TW 100121500 A TW100121500 A TW 100121500A TW I445101 B TWI445101 B TW I445101B
Authority
TW
Taiwan
Prior art keywords
semiconductor structure
wafer
semiconductor
carrier wafer
bonded
Prior art date
Application number
TW100121500A
Other languages
English (en)
Other versions
TW201205688A (en
Inventor
Mariam Sadaka
Ionut Radu
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/839,203 external-priority patent/US8461017B2/en
Priority claimed from FR1056122A external-priority patent/FR2963162B1/fr
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201205688A publication Critical patent/TW201205688A/zh
Application granted granted Critical
Publication of TWI445101B publication Critical patent/TWI445101B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

暫時性半導體結構接合方法及相關經接合的半導體結構
本發明大體而言係關於可用於形成三維半導體結構之暫時性半導體晶粒及/或晶圓接合方法，係關於使用暫時性半導體晶粒及/或晶圓接合方法形成的中間結構，且係關於用於在暫時性半導體晶圓接合方法中使用的包括一離子植入區之半導體晶粒及/或晶圓。
兩個或兩個以上半導體結構之三維(3D)整合可產生微電子應用之諸多益處。舉例而言，微電子組件之3D整合可導致改良之電效能及功率消耗，同時減少器件佔據面積之面積。舉例而言，參見P. Garrou等人之「The Handbook of 3D Integration」(Wiley-VCH(2008))。
半導體結構之3D整合可藉由以下操作而進行：將一半導體晶粒附著至一或多個額外半導體晶粒(亦即，晶粒至晶粒(D2D))，將一半導體晶粒附著至一或多個半導體晶圓(亦即，晶粒至晶圓(D2W))，以及將一半導體晶圓附著至一或多個額外半導體晶圓(亦即，晶圓至晶圓(W2W))，或其組合。
已開發若干製程序列以促進形成3D整合式半導體結構，包括(例如)個別半導體結構之間的電連接、該等半導體結構中之一或多者的薄化及個別半導體結構之對準及接合，等等。詳言之，包含3D整合式半導體結構的該一或多個半導體結構之薄化可因若干原因而使用，該等原因包括(例如)改良之熱耗散及電阻之減小。然而，可藉由包含3D整合式半導體結構的該一或多個半導體結構之薄化而產生的益處亦可引入製程複雜化，例如，半導體結構可歸因於薄化製程而變得相對較脆，且因此在使用現有設備及材料之處理期間可能易受到開裂、破裂或其他損害。
對此問題之一提議之解決方案為：將半導體結構(例如，半導體晶圓)結合至加強基板(諸如，另一晶圓(例如，載體晶圓))以在半導體晶圓之處理(例如，薄化)期間提供機械強度。將半導體晶圓接合至加強基板之製程常常被稱作「晶圓接合」。在處理半導體晶圓之後，可將加強基板自半導體釋放。
舉例而言，可使用一黏著材料將一半導體晶圓暫時性地接合至一加強基板。該黏著材料在半導體晶圓之處理期間承載與將半導體晶圓與加強基板固持在一起相關聯之力。此外，黏著材料及加強基板可充當機械支撐件以在半導體晶圓之處理期間對半導體晶圓提供結構穩定性。許多旋塗之非晶形聚合物(諸如，聚醯亞胺、苯并環丁烯(BCB)、NAFION及光阻材料)已用作用於晶圓接合之黏著材料。
然而，黏著材料在增加之溫度下可為不穩定的，此情形可限制可進行半導體器件製造所在的溫度。此外，溶劑或溶劑蒸汽可在高溫下自此等黏著材料釋放。此製程常常被稱作「除氣」。除氣可導致在黏著材料中形成氣泡或空隙。此等氣泡或空隙可導致半導體晶圓與加強基板之間的非均勻接合強度，且可損害接合之完整性。在半導體晶圓處理之後使用化學移除製程(例如，溶解於溶劑中)完全移除黏著材料。化學移除製程可為耗時的且對形成於半導體晶圓上之半導體器件及積體電路器件有損害。因此，當用於將一半導體晶圓暫時性接合至一加強基板時，黏著接合可為有問題的。
在處理期間對一半導體晶圓提供支撐之另一方法涉及使用所謂之「直接」晶圓接合製程直接接合兩個半導體基板。直接晶圓接合製程習知地用於形成為製造用於三維(3D)器件整合之進階IC所關注的絕緣體上半導體(SeOI)結構(例如，絕緣體上矽(SOI)結構)。在習知直接晶圓接合製程中，可在該等晶圓中之至少一者之上形成一表面氧化物層。接著可將該表面氧化物層接合至另一晶圓之表面上的一矽材料或另一氧化物材料。舉例而言，可使半導體晶圓上之氧化物材料的表面與加強基板之表面接觸且可經由原子及/或分子黏附而將該兩個結構接合在一起。為了達成兩個半導體晶圓之間的接合，該等半導體晶圓應具有低表面粗糙度相容表面化學(亦即，親水性及疏水性)，且應至少實質上無灰塵及其他碎片。
在一些實施例中，本發明包括製造半導體結構之方法。在一第一基板上形成包括一積體電路之至少一部分的一第一半導體結構。將離子植入至一載體晶圓中以在該載體晶圓內形成一弱化區域。將該載體晶圓直接接合至該第一半導體結構之一第一側。在將該載體晶圓附著至該第一半導體的同時處理該第一半導體結構，且該載體晶圓用以處置該第一半導體結構。將包括一積體電路之至少一部分的一第二半導體結構直接接合至該第一半導體結構之一第二側，該第一半導體結構之該第二側與該載體晶圓直接接合至的該半導體結構之該第一側對置。將一來自該載體晶圓之材料層沿該載體晶圓中之該弱化區域與該載體晶圓之一剩餘部分分離。
本發明亦包括製造半導體結構之方法的額外實施例。將離子植入至一第一半導體結構中以在其中形成一弱化區域，且將該第一半導體結構之一表面直接接合至一第二半導體結構之一表面以形成一包括該第一半導體結構及該第二半導體結構的經接合之半導體結構。在移除該第二半導體結構之一部分且曝露至少部分地延伸穿過該第二半導體結構之至少一導電結構的同時，使用該第一半導體結構處置該經接合之半導體結構。使穿過該第二半導體結構曝露的該至少一導電結構與一第三半導體結構之至少一導電結構對準。加熱該經接合之半導體結構及該第三半導體結構，且回應於加熱該經接合之半導體結構及該第三半導體結構而將穿過該第二半導體結構曝露的該至少一導電結構直接接合至該第三半導體結構之該至少一導電結構。亦可回應於加熱該經接合之半導體結構及該第三半導體結構而沿該弱化區域劃分該第一半導體結構，並使該第一半導體結構之一部分留在該第二半導體結構上。
本發明之額外實施例包括在如本文中所描述的製造半導體結構之方法期間形成的經接合之半導體結構。舉例而言，一經接合之半導體結構可包括複數個經接合之經處理之半導體結構，及一載體晶粒或晶圓，該載體晶粒或晶圓接合至該複數個經接合之經處理之半導體結構中的至少一經處理之半導體結構。該載體晶粒或晶圓可具有一弱化區，該弱化區中包含複數個植入之離子，該複數個植入之離子在距接合至該複數個經接合之經處理之半導體結構中的該至少一經處理之半導體結構的該載體晶粒或晶圓之一表面10 nm與1000 nm之間的一平均深度處。
雖然本說明書以特別地指出並清楚地主張被視為本發明之實施例的申請專利範圍結束，但在結合附圖閱讀時，可更容易地自本發明之實施例之特定實例的描述確定本發明之實施例的優點。
以下描述提供特定細節(諸如，材料類型及處理條件)，以便提供本發明之實施例及其實施方案的詳盡描述。然而，一般熟習此項技術者將理解，本發明之實施例可在不使用此等特定細節之情況下並結合習知製造技術加以實踐。另外，本文中所提供之描述並不形成用於製造半導體器件或系統之完整程序流程圖。本文中僅詳細描述用以理解本發明之實施例所必要的彼等程序動作及結構。本文中所描述之材料可藉由包括(但不限於)以下各者之任何合適技術而形成(例如，沈積或生長)：旋塗、毯覆式塗佈、Bridgeman及Czochralski製程、化學氣相沈積(「CVD」)、電漿增強化學氣相沈積(「PECVD」)、原子層沈積(「ALD」)、電漿增強ALD或物理氣相沈積(「PVD」)。雖然本文中所描述及說明的材料可形成為層，但該等材料不限於層且可以其他三維組態形成。
如本文中所使用，術語「水平」及「垂直」定義元件或結構相對於晶圓或基板之主平面或表面的相對位置而無關於晶圓或基板之定向，且為關於所描述之結構之定向而解譯的正交維度，如描述結構時所參看的圖式中所說明。如本文中所使用，術語「垂直」意謂並包括實質上垂直於如所說明之基板或晶圓之主表面的維度，且術語「水平」意謂實質上平行於如所說明之基板或晶圓之主表面並在圖式之左側與右側之間延伸的維度。如本文中所使用，諸如「在...上」、「在...之上」、「在...上方」及「在...下方」之介詞為關於所描述之結構的對應於垂直方向的相對術語。
如本文中所使用，術語「半導體結構」意謂並包括用於形成半導體器件的任何結構。半導體結構包括(例如)晶粒及晶圓(例如，載體基板及器件基板)，以及包括彼此以三維方式整合之兩個或兩個以上晶粒及/或晶圓的總成或複合結構。半導體結構亦包括完全製造之半導體器件，以及在半導體器件之製造期間形成的中間結構。半導體結構可包含導電材料、半導電材料及/或不導電材料。
如本文中所使用，術語「經處理之半導體結構」意謂並包括包括一或多個至少部分地形成之器件結構的任何半導體結構。經處理之半導體結構為半導體結構之子集，且所有經處理之半導體結構為半導體結構。
如本文中所使用，術語「經接合之半導體結構」意謂並包括包括附著在一起之兩個或兩個以上半導體結構的任何結構。經接合之半導體結構為半導體結構之子集，且所有經接合之半導體結構為半導體結構。此外，包括一或多個經處理之半導體結構的經接合之半導體結構亦為經處理之半導體結構。
如本文中所使用，術語「器件結構」意謂並包括經處理之半導體結構之任何部分，其為，包括或定義待形成於半導體結構上或半導體結構中的半導體器件之主動組件或被動組件之至少一部分。舉例而言，器件結構包括積體電路之主動組件及被動組件，諸如電晶體、轉換器、電容器、電阻器、導電線、導電介層孔及導電接觸襯墊。
如本文中所使用，術語「穿晶圓互連件」或「TWI」意謂並包括延伸穿過第一半導體結構之至少一部分的任何導電介層孔，其用以跨越第一半導體結構與第二半導體結構之間的介面提供第一半導體結構與第二半導體結構之間的結構互連及/或電互連。穿晶圓互連件在此項技術中亦藉由諸如「穿矽介層孔」或「穿基板介層孔」(TSV)及「穿晶圓介層孔」或「TWV」之其他術語來指代。TWI通常在一大體上垂直於半導體結構之大體上平坦之主表面的方向上(亦即，在平行於「Z」軸之方向上)延伸穿過一半導體結構。
如本文中所使用，當關於一經處理之半導體結構使用時，術語「作用表面」意謂並包括經處理之半導體結構之曝露的主表面，其已被處理或將被處理以在經處理之半導體結構之曝露的主表面中及/或曝露的主表面上形成一或多個器件結構。
如本文中所使用，當關於一經處理之半導體結構使用時，術語「背表面」意謂並包括在與半導體結構之作用表面相對的經處理之半導體結構之一側上的經處理之半導體結構之曝露的主表面。
如本文中所使用，術語「III-V型半導體材料」意謂並包括主要由以下各者組成之任何材料：來自週期表之IIIA族的一或多種元素(B、Al、Ga、In及Ti)，及來自週期表之VA族的一或多種元素(N、P、As、Sb及Bi)。
參看圖1，展示一經處理之半導體結構100，其包括一可延伸至基板106中並在基板106之表面上及/或之上延伸的器件區域102。經處理之半導體結構100包括一作用表面104及一對置背表面108。作用表面104包含經處理之半導體結構100的器件區域102之曝露的主表面，而背表面108包含基板106之曝露之主表面。基板106可包含(例如)一半導體材料，諸如矽(Si)、鍺(Ge)、III-V半導體材料等。此外，基板106可包含半導體材料之單晶體，或基礎基板上的半導體材料之一或多個磊晶層。在額外實施例中，基板106可包含一或多種介電材料，諸如氧化物(例如，二氧化矽(SiO2 )或氧化鋁(Al2 O3 ))、氮化物(例如，氮化矽(Si3 N4 )、氮化硼(BN)或氮化鋁(AlN))等。
如將進一步詳細描述，基板106可經選擇以具有用於在直接晶圓接合製程中使用的所要性質。舉例而言，基板106可包括具有低彎曲、翹曲及總厚度變化(TTV)之矽晶圓。如本文中所使用，術語「彎曲」意謂並包括獨立於任何厚度變化在中線處的半導體基板之中間表面之凹度、曲率或變形的量測。如本文中所使用，術語「翹曲」意謂並包括中間表面相對於半導體基板之背側參考平面的最大偏差與最小偏差之間的差。如本文中所使用，術語「總厚度變化」及「TTV」各自意謂並包括半導體基板之厚度的最大變化且大體上被定義為在半導體基板上所量測之最小厚度與最大厚度之間的差。舉例而言，半導體基板之總厚度變化可藉由在半導體基板上之交叉圖案中的五(5)個或五個以上位置中量測半導體基板且計算最大量測厚度差來判定。
具有高翹曲、彎曲及總厚度變化之半導體基板可因若干原因而不適於用於在直接晶圓接合製程中使用。舉例而言，在直接晶圓接合製程期間，高翹曲、彎曲及總厚度變化程度可導致經接合之半導體基板之間的不均勻接觸。此不均勻接觸可導致直接晶圓接合製程期間的分子黏附之熱變化及破壞。此外，高翹曲及彎曲值可增加在器件製造期間半導體基板開裂的風險(歸因於因晶圓黏附至真空夾盤而誘發的應力)。因此，具有低翹曲、彎曲及總厚度變化之矽晶圓可用作基板106以為晶圓接合製程提供足夠均勻性及平坦性。作為非限制性實例，基板106可為一具有以下各者之高品質矽晶圓：小於約三十微米(30 μm)之翹曲、小於約十微米(10 μm)之彎曲及小於約一微米(1 μm)之總厚度變化。
器件區域102可包括(例如)一或多個器件結構110，器件結構110可包括嵌入於介電材料114中之導電及/或半導電元件。器件結構110可包括金屬氧化物半導體(MOS)電晶體、雙極電晶體、場效電晶體(FET)、二極體、電阻器、閘流體、整流器及其類似者。器件結構110亦可包含可由(例如)一或多種金屬(諸如，銅(Cu)、鋁(Al)或鎢(W))形成的導電線、跡線、介層孔及襯墊。器件結構110亦可包含一或多個穿晶圓互連件(through wafer interconnect)116。穿晶圓互連件116可藉由在介層孔中沈積一導電材料(諸如，銅(Cu)、鋁(Al)、鎢(W)、多晶矽或金(Au))而形成。舉例而言，穿晶圓互連件116可自另一器件結構110延伸並延伸穿過介電材料114之至少一部分。穿晶圓互連件116亦可部分地延伸穿過基板106。
在形成器件區域102之後，可視情況在經處理之半導體結構100的主表面之上形成接合材料118(以虛線展示)。接合材料118可由在直接接合製程中展現出與另一材料之良好黏附的材料形成。舉例而言，接合材料118可包含一介電材料，諸如，氧化物(例如，二氧化矽(SiO2 ))、氮氧化物(例如，氮氧化矽(SiON))或氮化物(例如，氮化矽(Si3 N4 ))。接合材料118可具有(例如)在約一百奈米(100 nm)與約兩微米(2 μm)之間的厚度。可使用(例如)化學氣相沈積(CVD)、物理氣相沈積(PVD)、原子層沈積(ALD)或電漿增強化學氣相沈積(PECVD)來在器件區域102上之作用表面104之上沈積接合材料118。接合材料118可(例如)經平坦化以減少接合材料118之表面構形。可利用(例如)蝕刻、研磨及化學機械拋光中之一或多者來使接合材料118平坦化。
如圖2中所展示，可使圖1中所展示的經處理之半導體結構100反轉並將其接合至另一半導體結構(在參看圖2所描述之實施例中，該另一半導體結構包含載體晶圓200)。介電材料114或(若存在的話)接合材料118之主表面與載體晶圓200之主表面密切接觸。
載體晶圓200可包含一具有低彎曲、翹曲及總厚度變化(如本文中先前針對基板106所描述)的晶圓，以便為晶圓接合製程提供足夠均勻性及平坦性。作為非限制性實例，載體晶圓200可為一具有以下各者之高品質矽晶圓：小於約三十微米(30 μm)之翹曲、小於約十微米(10 μm)之彎曲，及小於約一微米(1 μm)之總厚度變化。
在使經處理之半導體結構100的接合材料118之表面與載體晶圓200之表面接觸之前，可視情況執行習知表面清潔製程以移除表面碎片並形成至少一親水性表面。以實例說明且非限制，可將經處理之半導體結構100的介電材料114或(若存在的話)接合材料118之曝露表面及載體晶圓200之曝露表面分別引入至一包括約5:1:1之比率的水(H2 O)、氫氧化銨(NH4 OH)及過氧化氫(H2 O2 )之混合物的溶液，以清潔經處理之半導體結構100的介電材料114或(若存在的話)接合材料118之曝露表面及載體晶圓200之曝露表面並賦予該等曝露表面親水性。
亦可視情況在經處理之半導體結構100的介電材料114或(若存在的話)接合材料118之表面及載體晶圓200之表面中的至少一者上執行此項技術中被稱為「RCA清潔」之習知清潔序列，以移除可干擾表面之接合的有機污染物、離子污染物及金屬污染物。可在接合之前將經處理之半導體結構100的介電材料114或(若存在的話)接合材料118之表面及載體晶圓200之表面在去離子(DI)水中重複地漂洗，以防止表面粒子並維持親水性。可使用諸如熱接合、熱壓接合或熱超音波接合之技術將經處理之半導體結構100的介電材料114或(若存在的話)接合材料118接合至載體晶圓200，以形成一經接合之半導體結構300。
在一些實施例中，可將經處理之半導體結構100直接接合至載體晶圓200而在其間不使用任何中間黏著材料。經處理之半導體結構100與載體晶圓200之間的原子或分子接合的性質將取決於經處理之半導體結構100及載體晶圓200中之每一者的材料組成。因此，根據一些實施例，可在(例如)氧化矽及氮化矽中之至少一者與矽、氧化矽及氮化矽中之至少一者之間提供直接原子或分子接合。
參看圖3，在如圖2中所展示將經處理之半導體結構100接合至載體晶圓200之前，可將載體晶圓200製造為包括一其中具有一轉移區域204的半導體材料202，該轉移區域204係藉由植入區206(藉由虛線表示)定義。轉移區域204可藉由將離子物質植入至載體晶圓200之半導體材料202中以形成植入區206而形成。舉例而言，離子物質可為氫離子、惰性氣體離子或氟離子。可將離子物質植入至載體晶圓200中，以沿載體晶圓200之一具有離子之峰值濃度的區域形成植入區206。離子植入可在載體晶圓200內形成一弱化區，當載體晶圓200經受高溫時或在向載體晶圓200施加機械力(諸如，剪切力)後，載體晶圓200可能易受到沿該弱化區之斷裂或分裂。可調整離子植入參數，以防止在將經處理之半導體結構100接合至載體晶圓200(圖2)期間載體晶圓200沿植入區206分裂或斷裂。此情形使得載體晶圓200能夠在即將描述之稍後處理階段期間劃分成兩個個別部分。
作為一非限制性實例，離子物質可包含氫離子、氦離子及硼離子中之一或多者。該一或多種離子物質可以約1016 離子數/cm2 與2×1017 離子數/cm2 之間或1×1016 離子數/cm2 與1×1017 離子數/cm2 之間的劑量植入。該一或多種離子物質可以約十千電子伏特(10 KeV)與一百五十千電子伏特(150 KeV)之間的能量植入。將離子植入至載體晶圓200中以形成植入區206的深度至少部分係用以將離子植入至載體晶圓200中之能量的函數。因此，可藉由選擇性地控制植入離子之能量而在載體晶圓200中之所要深度處形成植入區206。載體晶圓200內之植入區206的深度D1可對應於可隨後被轉移至經處理之半導體結構100的半導體材料202之層的所要厚度及/或體積，如下文進一步詳細地描述。作為一非限制性實例，可藉由經選擇以在約十奈米(10 nm)與約一千奈米(1000 nm)(亦即，約100至約10000)之間的深度D1處形成植入區206的能量將原子物質植入至載體晶圓200中。
可視情況在最接近植入區206的載體晶圓200之主表面之上形成另一接合材料218，且亦可在形成植入區206之前在載體晶圓200之主表面之上形成另一接合材料218。接合材料218可由展現出與介電材料114或(若存在的話)上覆經處理之半導體結構100的接合材料118(圖1及圖2)之良好分子黏附的材料形成。接合材料218可由一或多種介電材料(諸如，二氧化矽(SiO2 )、氮氧化矽(SiOx Ny )及氮化矽(Si3 N4 ))形成。接合材料218可具有在約一百奈米(100 nm)與約兩微米(2 μm)之間的厚度。以實例說明且非限制，載體晶圓200可由矽材料形成且可藉由執行一習知熱氧化製程而在載體晶圓200上形成包含二氧化矽(SiO2 )之接合材料218。亦可使用(例如)化學氣相沈積(CVD)、物理氣相沈積(PVD)、原子層沈積(ALD)或電漿增強化學氣相沈積(PECVD)來沈積接合材料218。
返回參看圖2，可藉由使載體晶圓200之曝露表面(亦即，半導體材料202或(若存在的話)接合材料218之曝露表面)緊靠經處理之半導體結構100(亦即，介電材料114或(若存在的話)接合材料118)的曝露表面而將載體晶圓200接合至經處理之半導體結構100，以形成經接合之半導體結構300。可在室溫下或在高溫(例如，至少高於攝氏一百度(100℃))及高壓下將載體晶圓200接合至經處理之半導體結構100歷時足夠時間量，以將接合材料118與半導體材料202或(若存在的話)接合材料218接合。以非限制性實例說明，可藉由將經處理之半導體結構100及載體晶圓200曝露至在約攝氏一百度(100℃)與約攝氏四百度(400℃)之間的溫度歷時約30分鐘與120分鐘之間的時間以接合載體晶圓200與經處理之半導體結構100而執行一退火製程。在一些實施例中，可在不使用黏著材料的情況下將經處理之半導體結構100接合至載體晶圓200，此情形可減少或消除對另外可能由此黏著劑之使用產生的進一步處理動作的溫度及壓力限制。
參看圖4，在接合載體晶圓200與經處理之半導體結構100以形成經接合之半導體結構300之後，可將基板106之一部分自經處理之半導體結構100的主表面(例如，背表面108)移除以曝露穿過基板106的穿晶圓互連件116之表面。舉例而言，可使用研磨製程、習知化學機械拋光製程、各向異性蝕刻製程或其組合來移除基板106之該部分。在一些實施例中，基板106可視情況包括一諸如氧化物材料之蝕刻終止材料120(其以虛線展示)。蝕刻終止材料120可垂直地定位於基板106內之各種位置處。舉例而言，蝕刻終止材料120可定位於基板106內、在穿晶圓互連件116之表面117之上方、下方或與表面117水平之位置。
作為一非限制性實例，可藉由(例如)將載體晶圓200固定在真空夾盤上且相抵於一旋轉之拋光襯墊按壓基板106之曝露表面而執行一研磨及化學機械拋光製程，以相對於穿晶圓互連件116及蝕刻終止材料120(若存在的話)移除基板106之部分，同時化學上及/或物理上活性(亦即，研磨劑)漿料移除基板106之材料。
作為另一非限制性實例，可藉由將一包括氫氧化鉀(KOH)或四甲基鍍氫氧化物(TMAH)之溶液引入至基板106之曝露表面而執行濕式蝕刻製程，以相對於穿晶圓互連件116及蝕刻終止材料(若存在的話)移除基板106之部分。載體晶圓200用以處置經處理之半導體結構100，並在使基板106薄化以曝露穿晶圓互連件116之表面期間為經處理之半導體結構100提供機械支撐。基板106之剩餘部分可具有約二分之一微米(0.5 μm)至約一百微米(100 μm)之厚度D2。
如圖5中所展示，可使經接合之半導體結構300反轉、與另一經處理之平坦半導體結構400對準並與另一經處理之平坦半導體結構400接觸，如藉由定向箭頭表示。舉例而言，經接合之半導體結構300的穿晶圓互連件116之曝露表面可與經處理之半導體結構400之作用表面404上的曝露之導電襯墊420接觸並接合至曝露之導電襯墊420。
經處理之半導體結構400(類似經處理之半導體結構100)可包括一包括器件結構410之器件區域402。器件區域402可延伸至基板406中並在基板406之表面上及/或表面之上延伸。基板406可包含如先前關於基板106所描述之基板。類似地，器件區域402之器件結構410可包括如先前關於圖1之器件結構110所描述之器件結構。在一些實施例中，經處理之半導體結構400的器件區域402可具有至少實質上與經處理之半導體結構100的器件區域102相同之組態。
在形成經處理之半導體結構400的器件區域402之後，可在器件區域402之上形成一或多個導電結構(諸如，導電襯墊420)。導電襯墊420可包括一或多種導電材料，諸如一或多種金屬(例如，銅(Cu)、鋁(Al)、鎢(W)、多晶矽及/或金(Au))。舉例而言，可在後段製程(BEOL)製程中在經處理之半導體結構400上形成導電襯墊420。在一些實施例中，可藉由在介電材料414之上沈積一導電材料(未圖示)且使用光微影技術來圖案化該導電材料以形成導電襯墊420而形成導電襯墊420。在其他實施例中，可藉由以下操作而形成導電襯墊420：將導電材料沈積於介電材料414中之複數個開口(未圖示)中，且執行化學機械拋光(CMP)製程以移除上覆該等開口的導電材料之部分(通常稱作「鑲嵌製程」)。可藉由使經處理之半導體結構100之穿晶圓互連件116與經處理之半導體結構400之導電襯墊420對準並接合而使經接合之半導體結構300與經處理之半導體結構400在結構上及電力上彼此耦接。
參看圖6，經處理之半導體結構100可接合至經處理之半導體結構400以形成另一經接合之半導體結構500，其中經處理之半導體結構100之穿晶圓互連件116在結構上及電力上耦接至經處理之半導體結構400之導電襯墊420。在一些實施例中，可使用直接金屬至金屬接合製程(諸如，熱壓接合製程、非熱壓接合或共晶接合製程)將穿晶圓互連件116直接接合至導電襯墊420。舉例而言，穿晶圓互連件116及導電襯墊420可各自由銅形成，且可藉由以下操作來執行低溫銅至銅接合製程：將經接合之半導體結構300及經處理之半導體結構400曝露至在約攝氏一百度(100℃)與約攝氏四百度(400℃)之間的溫度歷時足夠時間量，以用於將穿晶圓互連件116及導電襯墊接合至彼此。
在其他實施例中，可使用直接晶圓接合製程將各別經處理之半導體結構100及400之作用表面108及404(圖5)彼此接合，其中作用表面108及404可包含導電(例如，金屬)區域及非導電(例如，介電質)區域且直接晶圓接合製程同時接合金屬至金屬與介電質至介電質。
可在作用表面108及404中之一或多者之上形成一可選接合材料。如藉由圖5之非限制性實例說明，可視情況使用氧化物沈積製程(諸如，低溫電漿沈積製程)在基板106之上形成一(例如)包含二氧化矽(SiO2 )材料122(以虛線展示)之可選介電質接合材料。可選接合材料122可進一步經平坦化以曝露導電襯墊420；此平坦化可(例如)藉由化學機械拋光製程來執行。
可使用氧化物至氧化物接合製程(諸如，參看圖4所描述之氧化物至氧化物接合製程)將二氧化矽材料122接合至經處理之半導體結構400之介電材料414。舉例而言，可在室溫下或在高溫(例如，至少高於攝氏一百度(100℃))下將二氧化矽材料122接合至介電材料414。金屬至金屬接合製程及氧化物至氧化物接合製程可在低溫(亦即，小於約攝氏四百度(400℃)之溫度)下執行，且因此，避免損害經處理之半導體結構100及400的器件區域102及402。在根據本發明之方法執行後段製程(BEOL)製程之後垂直地堆疊經處理之半導體結構100及400使得能夠在接合製程期間在經處理之半導體結構100與經處理之半導體結構400之間形成導電互連(例如，穿晶圓互連件116與導電襯墊420之耦接)。
在半導體結構100與半導體結構400接合期間或接合完成後，可將載體晶圓200之材料之一部分202'(圖5)與經接合之半導體結構500分離(亦即，拆離)，留下轉移之材料層202"仍在經處理之半導體結構100上。載體晶圓200之材料之部分202'的分離可藉由各種化學、熱或機械製程(諸如，藉由研磨製程、蝕刻製程、拋光製程或起離製程)來執行。舉例而言，可執行一單一退火製程，以將半導體結構100與400兩者接合至彼此，同時將載體晶圓之材料之部分202'與轉移之材料層202"分離(亦即，拆離)。可藉由以下操作來執行退火製程：使經處理之半導體結構100之主表面(亦即，基板106之曝露主表面及介層孔插塞110之曝露表面)與經處理之半導體結構400之主表面(亦即，介電材料414之曝露主表面及導電襯墊420之曝露表面)接觸，且在約攝氏二百度(200℃)與約攝氏四百度(400℃)之間的溫度下退火。退火製程可同時將半導體結構100與半導體結構400兩者接合(亦即，將穿晶圓互連件116接合至導電襯墊420)，並使載體晶圓200之材料之部分202'與轉移之半導體層202"分裂。
以實例說明且非限制，行業中稱為SMART-CUTTM 製程之製程可用以將材料之部分202'與轉移之材料層202"分離或拆離。此等製程詳細描述於以下各專利中：(例如)Bruel之美國專利第RE39,484號；Aspar等人之美國專利第5,374,564號；Aspar等人之美國專利第6,303,468號；Aspar等人之美國專利第6,335,258號；Moriceau等人之美國專利第6,756,286號；Aspar等人之美國專利第6,809,044號；及Aspar等人之美國專利第6,946,365號，該等專利中之每一者的揭示內容以全文引用之方式併入本文中。
轉移之材料層202"的厚度D2可實質上等於圖2及圖3中所展示的載體晶圓200內之植入區206的深度D1。在一些實施例中，轉移之材料層202"可用作一基底或基板以用於形成額外器件結構，其中額外器件結構可與經處理之半導體結構100及經處理之半導體結構400的器件結構電連通。在將轉移之材料層202"與載體晶圓200拆離後，轉移之材料層202"的曝露表面可能不合需要地粗糙。舉例而言，轉移之材料層202"的表面可具有在約一奈米(1 nm)與約20奈米(20 nm)之間的平均粗糙度。可根據此項技術中已知之技術(諸如，研磨製程、濕式蝕刻製程及化學機械拋光(CMP)製程中之一或多者)使轉移之材料層202"的表面平滑至所要程度，以便促進如下文所描述之進一步處理。因此，轉移之材料層202"的厚度D2可足以使得能夠將轉移之材料層202"之一部分移除以實質上使轉移之材料層的表面平滑。舉例而言，轉移之材料層202"的厚度D2可在約十奈米(10 nm)與約一千奈米(1000 nm)之間。
在其他實施例中，可(例如)經由一接合製程將一或多個其他經處理之半導體結構附著至經接合之半導體結構500，其中該一或多個其他經處理之半導體結構可利用上文所描述之方法來形成且可與形成於轉移之材料層202"中及/或轉移之材料層202"之上的額外器件結構電連通並且與經處理之半導體結構100及經處理之半導體結構400的器件結構電連通。
在其他實施例中，可在使用一各向異性蝕刻製程、一化學機械拋光製程或其組合處理之後，將轉移之材料層202"自經接合之半導體結構500移除。在此實施例中，轉移之材料層202"的表面粗糙度可能並非一關注點，且轉移之材料層202"可形成為一非常薄之層。舉例而言，轉移之材料層202"的厚度D2可在約十奈米(10 nm)與約六百奈米(600 nm)之間。
可在額外處理中再循環及再使用拆離的載體晶圓200之材料的剩餘部分202'。
可使用已知設備來使用所揭示之方法，且因此，該等方法可用於半導體結構之大量製造(HVM)中。因此，所揭示之方法可使得能夠在日益變薄的半導體結構上製造電子器件且使得能夠在三維整合式半導體器件之製造期間使器件結構互連。
本發明之實施例可用於任何一或多種類型之半導體結構的三維整合中，包括晶粒至晶粒(D2D)整合、晶粒至晶圓(D2W)、晶圓至晶圓(W2W)整合或此等整合製程之組合。
舉例而言，如圖7中所展示，可將包括複數個個別半導體晶粒602之半導體晶圓600單一化以形成單獨的個別晶粒602。可使用諸如鋸切、雕合與斷裂或雷射切除之技術切割半導體晶圓600。可識別該複數個半導體晶粒602中的良裸晶粒。
根據本文中先前所描述之方法，可將自該複數個半導體晶粒602中所識別的良裸晶粒單獨地及個別地附著至載體晶粒，並在使用載體晶粒處置良裸晶粒的同時處理(例如，薄化)良裸晶粒。
參看圖8，接著可根據本文中先前所描述之方法將良裸晶粒在結構上及電力上耦接至另一晶圓800。晶圓800可包括至少部分地製造於其上之複數個晶粒。舉例而言，良裸半導體晶粒602之穿晶圓互連件610可與晶圓800上之晶粒之導電襯墊820對準並接合。可如先前關於圖6所描述執行一退火製程以沿載體晶粒內之弱化區604拆離載體晶粒之一部分602'，而同時在良裸晶粒602之穿晶圓互連件610與晶圓800上之一至少部分形成之晶粒的導電襯墊820之間形成一金屬至金屬接合。在一些實施例中，可使用蝕刻製程或化學機械拋光製程來移除載體晶粒之剩餘部分602"。在其他實施例中，可將載體晶粒之剩餘部分602"用作一用於製造額外器件結構之基礎層。在一些實施例中，複數個良裸晶粒602(晶粒附著至其)可在結構上及電力上耦接至晶圓800以至少實質上在晶圓800之上重建構一類似圖7中所展示之晶圓600的晶圓，且可在單一製程中至少實質上同時地拆離載體晶粒之部分602'。類似半導體晶圓600之晶圓的重建構可包括將良裸晶粒填入晶圓，繼之以氧化物材料之沈積及平坦化，以形成良裸晶粒嵌入於氧化物材料內之連續表面。
下文描述本發明之額外實例非限制性實施例。
實施例1：一種製造半導體結構之方法，其包含：在第一基板上形成一包括積體電路之至少一部分的第一半導體結構；將離子植入至一載體晶圓中以在載體晶圓內形成一弱化區域；將載體晶圓直接接合至第一半導體結構之第一側；在將載體晶圓附著至第一半導體的同時使用用以處置第一半導體結構之載體晶圓處理第一半導體結構；將包括一積體電路之至少一部分的第二半導體結構直接接合至第一半導體結構之第二側，第一半導體結構之第二側與載體晶圓直接接合至的半導體結構之第一側對置；及將一來自載體晶圓之材料層沿載體晶圓中之弱化區域與載體晶圓之剩餘部分分離。
實施例2：如實施例1之方法，其進一步包含形成至少部分地延伸穿過第一基板之至少一穿晶圓互連件(TWI)。
實施例3：如實施例1或實施例2之方法，其中處理第一半導體結構包含將第一基板之一部分自第一半導體結構之第二側移除且曝露第一半導體結構之積體電路的該至少一部分之至少一導電結構。
實施例4：如實施例3之方法，其中曝露第一半導體結構之積體電路的該至少一部分之至少一導電結構包含曝露第一半導體結構中之一穿晶圓互連件(TWI)。
實施例5：如實施例4之方法，其中將第二半導體結構直接接合至第一半導體結構之第二側包含將第一半導體結構之穿晶圓互連件直接接合至第二半導體結構之至少一導電元件。
實施例6：如實施例1至5中任一項之方法，其中將第二半導體結構直接接合至第一半導體結構之第二側包含將第一半導體結構之至少一導電元件的金屬直接接合至第二半導體結構之至少一導電元件的金屬。
實施例7：如實施例1至6中任一項之方法，其中將第二半導體結構直接接合至第一半導體結構之第二側包含將第二半導體結構之半導體材料及氧化物材料中之至少一者直接接合至第一半導體結構之半導體材料及氧化物材料中之至少一者。
實施例8：如實施例1至7中任一項之方法，其中將載體晶圓之材料層沿載體晶圓中之弱化區域與載體晶圓之剩餘部分分離包含使載體晶圓在至少100℃之溫度下退火，且將上覆弱化區域之載體晶圓之一部分與仍附著至第一半導體結構之載體晶圓之另一部分拆離。
實施例9：如實施例1至8中任一項之方法，其中將材料層沿弱化區域與載體晶圓分離包含留下具有約10 nm與約1000 nm之間之厚度的載體基板之材料層附著至第一半導體結構。
實施例10：如實施例1至9中任一項之方法，其中第二半導體結構至第一半導體結構之第二側之直接接合導致材料層沿載體晶圓中之弱化區域與載體晶圓之分離。
實施例11：如實施例10之方法，其中將載體晶圓直接接合至第一半導體結構之第一側包含在不沿載體晶圓中之弱化區域劃分載體晶圓之情況下使載體晶圓沿載體晶圓中之弱化區域弱化。
實施例12：一種製造半導體結構之方法，其包含：將離子植入至一第一半導體結構中且在該第一半導體結構中形成一弱化區域；將該第一半導體結構之表面直接接合至第二半導體結構之表面以形成一包括第一半導體結構及第二半導體結構的經接合之半導體結構；在移除第二半導體結構之一部分並曝露至少部分地延伸穿過第二半導體結構之至少一導電結構的同時，使用第一半導體結構處置經接合之半導體結構；將穿過第二半導體結構曝露之該至少一導電結構與第三半導體結構之至少一導電結構對準；加熱經接合之半導體結構及第三半導體結構；回應於加熱經接合之半導體結構及第三半導體結構而將穿過第二半導體結構曝露的該至少一導電結構直接接合至第三半導體結構之該至少一導電結構；及回應於加熱經接合之半導體結構及第三半導體結構而沿弱化區域劃分第一半導體結構並將第一半導體結構之一部分留在第二半導體結構上。
實施例13：如實施例12之方法，其進一步包含形成穿過第二半導體結構曝露的該至少一導電結構以包含一穿晶圓互連件(TWI)。
實施例14：如實施例12或實施例13之方法，其中將離子植入至第一半導體結構中包含將半導體晶圓之表面曝露至1016 離子數/cm2 與2×1017 離子數/cm2 之間的劑量及10 KeV與150 KeV之間的能量的離子。
實施例15：如實施例12至14中任一項之方法，其中將離子植入至第一半導體結構中包含將離子植入至載體晶圓中且在載體晶圓內在距載體晶圓之一平坦主表面約10 nm與約1000 nm之間的深度處形成一弱化區域。
實施例16：如實施例12至15中任一項之方法，其中將第一半導體結構之表面直接接合至第二半導體結構之表面以形成經接合之半導體結構包含將一矽載體晶圓之表面接合至第二半導體結構之矽或二氧化矽材料之表面。
實施例17：如實施例12至16中任一項之方法，其中將第一半導體結構之表面直接接合至第二半導體結構之表面以形成經接合之半導體結構包含將一矽載體晶圓上之二氧化矽材料之表面接合至第二半導體結構之矽或二氧化矽材料之表面。
實施例18：如實施例12至17中任一項之方法，其中將穿過第二半導體結構曝露的該至少一導電結構與一第三半導體結構之至少一導電結構對準包含將穿過第二半導體結構曝露之至少一銅穿晶圓互連件(TWI)與第三半導體結構之至少一銅接合襯墊對準。
實施例19：如實施例18之方法，其中加熱經接合之半導體結構及第三半導體結構包含將經接合之半導體結構及第三半導體結構加熱至在約100℃與約400℃之間的溫度。
實施例20：如實施例12至19中任一項之方法，其進一步包含在沿弱化區域劃分第一半導體結構之後處理第二半導體結構上的第一半導體結構之部分，且在第二半導體結構上的第一半導體結構之該部分上或該部分中形成至少一器件結構。
實施例21：如實施例12至19中任一項之方法，其進一步包含在沿弱化區域劃分第一半導體結構之後將第一半導體結構之部分自第二半導體結構移除。
實施例22：一種經接合之半導體結構，其包含：複數個經接合之經處理之半導體結構；及一載體晶粒或晶圓，該載體晶粒或晶圓接合至該複數個經接合之經處理之半導體結構中的至少一經處理之半導體結構，該載體晶粒或晶圓具有一弱化區，該弱化區中包含複數個植入離子，該複數個植入離子係在距接合至該複數個經接合之經處理之半導體結構中的該至少一經處理之半導體結構的載體晶粒或晶圓之一表面10 nm與1000 nm之間的平均深度處。
實施例23：如實施例22之經接合之半導體結構，其中該複數個經接合之經處理之半導體結構至少部分地藉由穿晶圓互連件而在結構上及電力上耦接在一起。
實施例24：如實施例22或23之經接合之半導體結構，其中該複數個經接合之經處理之半導體結構在其之間不使用黏著材料的情況下直接接合在一起。
實施例25：如實施例22至24中任一項之經接合之半導體結構，其中載體晶粒或晶圓直接接合至該複數個經接合之經處理之半導體結構中的該至少一經處理之半導體結構。
雖然本文中已使用特定實例描述本發明之實施例，但一般熟習此項技術者將認識到並瞭解，本發明不限於實例實施例之細節。實情為，可在不偏離如下文所主張的本發明之範疇的情況下對實例實施例作出許多添加、刪除及修改。舉例而言，來自一實施例之特徵可與其他實施例之特徵組合，同時仍包含於如發明者所預期的本發明之範疇內。
100．．．經處理之半導體結構
102．．．器件區域
104．．．作用表面
106．．．基板
108．．．背表面/作用表面
110．．．器件結構/介層孔插塞
114．．．介電材料
116．．．穿晶圓互連件
117．．．表面
118．．．接合材料
120．．．蝕刻終止材料
122．．．二氧化矽(SiO2 )材料/接合材料
200．．．載體晶圓
202．．．半導體材料
202'．．．載體晶圓之材料之一部分
202"．．．轉移之材料層
204．．．轉移區域
206．．．植入區
218．．．接合材料
300．．．經接合之半導體結構
400．．．經處理之平坦半導體結構/經處理之半導體結構
402．．．器件區域
404．．．作用表面
406．．．基板
410．．．器件結構
414．．．介電材料
420．．．導電襯墊
500．．．經接合之半導體結構
600．．．半導體晶圓
602．．．半導體晶粒
602'．．．載體晶粒之一部分
602"．．．載體晶粒之剩餘部分
604．．．弱化區
610．．．穿晶圓互連件
800．．．晶圓
820．．．導電襯墊
圖1為包括穿晶圓互連件之經處理之半導體結構的示意性橫截面圖；
圖2為經接合之半導體結構的示意性橫截面圖，該經接合之半導體結構包括根據本發明之方法之實施例而直接接合至包含一載體晶圓之另一半導體結構的圖1之經處理之半導體結構；
圖3為在接合至經處理之半導體結構之前的圖2中所展示之載體晶圓的示意性橫截面圖；
圖4為在使用載體晶圓處置經處理之半導體結構的同時使經處理之半導體結構薄化之後的圖2之經接合之半導體結構的示意性橫截面圖；
圖5為圖4中所展示的經接合之半導體結構的示意性橫截面圖，該經接合之半導體結構反轉並與經接合之半導體結構可根據本發明之方法之實施例而附著至的另一經處理之半導體結構對準；
圖6為可藉由將圖5中所展示的經對準之半導體結構接合在一起而形成的經接合之半導體結構的示意性橫截面圖，且進一步說明在將半導體結構接合在一起之後的載體晶圓之劃分；
圖7為可根據本發明之方法之實施例形成的三維半導體結構的示意性橫截面圖；及
圖8為一半導體結構之示意性橫截面圖且用以說明包括在三維(3D)整合製程中將個別半導體晶粒接合至相對較大之半導體晶圓上的本發明之方法之實施例。
100．．．經處理之半導體結構
102．．．器件區域
104．．．作用表面
106．．．基板
114．．．介電材料
118．．．接合材料
200．．．載體晶圓
202．．．半導體材料
204．．．轉移區域
218．．．接合材料
300．．．經接合之半導體結構

Claims (15)

  1. 一種製造半導體結構之方法，其包含：在第一基板上形成包括積體電路之至少一部分的第一半導體結構；將離子植入至載體晶圓中以在該載體晶圓內形成一弱化區域；將該載體晶圓直接接合至該第一半導體結構之第一側；在將該載體晶圓附著至該第一半導體結構的同時，使用用以處置該第一半導體結構之該載體晶圓處理該第一半導體結構；將包括積體電路之至少一部分的第二半導體結構直接接合至該第一半導體結構之第二側，該第一半導體結構之該第二側係與該載體晶圓直接接合的該半導體結構之該第一側對置；及將一來自該載體晶圓之材料層沿該載體晶圓中之該弱化區域與該載體晶圓之剩餘部分分離。
  2. 如請求項1之方法，其進一步包含形成至少部分地延伸穿過該第一基板之至少一穿晶圓互連件(TWI)。
  3. 如請求項1之方法，其中處理該第一半導體結構包含將該第一基板之一部分自該第一半導體結構之該第二側移除，且曝露該第一半導體結構之該積體電路之該至少一部分的至少一導電結構。
  4. 如請求項3之方法，其中曝露該第一半導體結構之該積體電路之該至少一部分的至少一導電結構包含曝露該第一半導體結構中之一穿晶圓互連件(TWI)。
  5. 如請求項4之方法，其中將該第二半導體結構直接接合至該第一半導體結構之該第二側包含將該第一半導體結構之該穿晶圓互連件直接接合至該第二半導體結構之至少一導電元件。
  6. 如請求項1之方法，其中將該第二半導體結構直接接合至該第一半導體結構之該第二側包含將該第一半導體結構之至少一導電元件之金屬直接接合至該第二半導體結構之至少一導電元件之金屬。
  7. 如請求項1之方法，其中將該第二半導體結構直接接合至該第一半導體結構之該第二側包含將該第二半導體結構之半導體材料及氧化物材料中之至少一者直接接合至該第一半導體結構之半導體材料及氧化物材料中之至少一者。
  8. 如請求項1之方法，其中將該載體晶圓之該材料層沿該載體晶圓中之該弱化區域與該載體晶圓之剩餘部分分離包含使該載體晶圓在至少100℃之溫度下退火，且將上覆該弱化區域之該載體晶圓之一部分自該載體晶圓之仍附著至該第一半導體結構之另一部分拆離。
  9. 如請求項1之方法，其中將該材料層沿該弱化區域自該載體晶圓分離包含留下具有在約10 nm與約1000 nm之間之厚度的該載體晶圓之材料層附著至該第一半導體結構。
  10. 如請求項1之方法，其中該第二半導體結構至該第一半導體結構之該第二側的該直接接合導致該材料層沿該載體晶圓中之該弱化區域與該載體晶圓分離。
  11. 如請求項10之方法，其中該載體晶圓至該第一半導體結構之該第一側的該直接接合包含在不沿該載體晶圓中之該弱化區域劃分該載體晶圓之情況下使該載體晶圓沿該載體晶圓中之該弱化區域弱化。
  12. 一種經接合之半導體結構，其包含：複數個經接合之經處理之半導體結構；及一載體晶粒或晶圓，其接合至該複數個經接合之經處理之半導體結構中的至少一經處理之半導體結構，該載體晶粒或晶圓具有一弱化區，該弱化區中包含複數個植入離子，該複數個植入離子係在距接合至該複數個經接合之經處理之半導體結構中的該至少一經處理之半導體結構的該載體晶粒或晶圓之一表面10 nm與1000 nm之間的平均深度處。
  13. 如請求項12之經接合之半導體結構，其中該複數個經接合之經處理之半導體結構至少部分地藉由穿晶圓互連件而在結構上及電力上耦接在一起。
  14. 如請求項12之經接合之半導體結構，其中該複數個經接合之經處理之半導體結構係在其間不使用黏著材料之情況下直接接合在一起。
  15. 如請求項14之經接合之半導體結構，其中該載體晶粒或晶圓係直接接合至該複數個經接合之經處理之半導體結構中的該至少一經處理之半導體結構。
TW100121500A 2010-07-19 2011-06-20 暫時性半導體結構接合方法及相關經接合的半導體結構 TWI445101B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/839,203 US8461017B2 (en) 2010-07-19 2010-07-19 Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
FR1056122A FR2963162B1 (fr) 2010-07-26 2010-07-26 Procedes de collage de structure semi-conductrice temporaire et structures semi-conductrices collees correspondantes

Publications (2)

Publication Number Publication Date
TW201205688A TW201205688A (en) 2012-02-01
TWI445101B true TWI445101B (zh) 2014-07-11

Family

ID=45515418

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121500A TWI445101B (zh) 2010-07-19 2011-06-20 暫時性半導體結構接合方法及相關經接合的半導體結構

Country Status (4)

Country Link
KR (1) KR101311332B1 (zh)
CN (2) CN105489512B (zh)
SG (1) SG177817A1 (zh)
TW (1) TWI445101B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2978605B1 (fr) * 2011-07-28 2015-10-16 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
US9041206B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
JP6429388B2 (ja) * 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
US10867834B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN107346746B (zh) * 2016-05-05 2020-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
KR20190119031A (ko) 2017-03-02 2019-10-21 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스
TWI791013B (zh) * 2017-03-13 2023-02-01 美商庫利克和索夫工業公司 用於對半導體元件進行超音波接合的方法
CN107946186A (zh) * 2017-11-01 2018-04-20 中国电子科技集团公司第五十五研究所 一种金刚石基GaN‑HEMTs制备方法
CN110078017B (zh) * 2018-01-26 2021-11-05 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法
CN110164978B (zh) * 2018-02-14 2022-06-21 联华电子股份有限公司 半导体装置以及其制作方法
CN109390303B (zh) * 2018-09-28 2022-01-04 长江存储科技有限责任公司 三维存储器结构的制造方法
CN109449137A (zh) * 2018-11-15 2019-03-08 德淮半导体有限公司 半导体装置及其制造方法
CN110299348A (zh) * 2019-07-02 2019-10-01 贵州大学 一种大功率同步整流器结构的三维集成方法
CN111276469A (zh) * 2020-02-25 2020-06-12 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
KR100618837B1 (ko) * 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
KR100621960B1 (ko) * 2005-05-19 2006-09-08 인터내셔널 비지네스 머신즈 코포레이션 3차원 디바이스 제조 방법
CN100517623C (zh) * 2006-12-05 2009-07-22 中芯国际集成电路制造(上海)有限公司 晶片压焊键合方法及其结构
US8618670B2 (en) * 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits
KR101548173B1 (ko) * 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR20120010120A (ko) 2012-02-02
SG177817A1 (en) 2012-02-28
CN105489512A (zh) 2016-04-13
CN102339769A (zh) 2012-02-01
TW201205688A (en) 2012-02-01
KR101311332B1 (ko) 2013-09-27
CN105489512B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
TWI445101B (zh) 暫時性半導體結構接合方法及相關經接合的半導體結構
US9553014B2 (en) Bonded processed semiconductor structures and carriers
TWI809092B (zh) 用於簡化的輔具晶圓的dbi至矽接合
US10269708B2 (en) Increased contact alignment tolerance for direct bonding
US10553562B2 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US20070207592A1 (en) Wafer bonding of damascene-patterned metal/adhesive redistribution layers
TWI509713B (zh) 形成結合的半導體結構之方法及用該方法所形成之半導體結構
TWI464810B (zh) 形成經接合的半導體結構之方法及由該方法所形成之半導體結構
TW201342494A (zh) 用於半導體裝置的製造之合成晶圓
US20120061794A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
KR101398080B1 (ko) 접합 반도체 구조물 및 그 형성방법
JP2013537363A (ja) 犠牲材料を使用して半導体構造体中にウェーハ貫通相互接続部を形成する方法、及びかかる方法により形成される半導体構造体
KR101401584B1 (ko) 반도체 구조들의 직접 접합을 위한 개선된 접합면들
US20130175672A1 (en) Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
TW202410298A (zh) 具有金屬平面層的基板穿孔以及製造其之方法
Lee et al. Commercial-off-the-shelf (COTS) 3D integration using low temperature wafer bonding
FR2963162A1 (fr) Procedes de collage de structure semi-conductrice temporaire et structures semi-conductrices collees correspondantes