CN110299348A - 一种大功率同步整流器结构的三维集成方法 - Google Patents

一种大功率同步整流器结构的三维集成方法 Download PDF

Info

Publication number
CN110299348A
CN110299348A CN201910591443.5A CN201910591443A CN110299348A CN 110299348 A CN110299348 A CN 110299348A CN 201910591443 A CN201910591443 A CN 201910591443A CN 110299348 A CN110299348 A CN 110299348A
Authority
CN
China
Prior art keywords
chip
tsv
synchronous rectifier
layer
powerful synchronous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910591443.5A
Other languages
English (en)
Inventor
马奎
杨发顺
杨勋勇
王勇勇
徐凯英
闵睿
王壮
王展峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guizhou University
Original Assignee
Guizhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou University filed Critical Guizhou University
Priority to CN201910591443.5A priority Critical patent/CN110299348A/zh
Publication of CN110299348A publication Critical patent/CN110299348A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Rectifiers (AREA)

Abstract

本发明公开了一种大功率同步整流器结构的三维集成方法，所述大功率同步整流器结构包括整流芯片和控制芯片，其特征在于所述三维集成方法包括：步骤1、将整流芯片集成在下层芯片上，控制芯片集成在上层芯片上，所述下层芯片和上层芯片的版图选用对称结构；步骤2、将下层芯片和上层芯片进行三维堆叠；步骤3、在上下层芯片上开设信号TSV，将上下层芯片上的各个器件进行电连接；同时在上下层芯片上开设散热TSV；解决了大功率同步整流器互连线长、版图面积大、制造成本高等技术问题。

Description

一种大功率同步整流器结构的三维集成方法
技术领域
本发明属于集成电路技术领域，尤其涉及一种大功率同步整流器结构的三维集成方法。
背景技术
随着互联网技术、通信技术和微电子技术的快速发展以及各行各业对芯片和数字信号处理器的需求不断增加，电源管理类芯片变得越来越重要。应用中对电源类管理芯片各项指标参数的要求也越来越高，比如减小芯片内部的功耗、提高芯片的效率、实现芯片的智能化、可靠性和高集成度等，要实现这些特性，对于整流器而言，使用传统二极管进行整流的技术已经难以达到要求，传统的整流管导通压降高，产生的功耗高，电源转换效率低。但是如果采用同步整流技术，不仅可以使整流效率大大提高，并且还能解决传统变换器不能解决的诸如功耗、效率、智能化、可靠性以及高集成度等问题。同步整流器简称为AC/DC电力变换装置，其实质是利用电力电子器件将交流电变换为直流电。同步整流器具有功耗低、效率高、可靠性高、集成度高等优点。整流器的性能对整机的可靠性有着至关重要的影响，保持整流管MOSFET栅极控制信号的相位与被整流电压的相位同步、提高同步整流器的转换效率和智能化控制是实现高性能同步整流器的关键。
对于大功率芯片而言，功率半导体集成技术是实现智能功率集成电路的关键所在，高压MOS(HVMOS)工艺和BCD(Bipolar，CMOS，DMOS)工艺是目前常用的两种功率半导体集成技术。但在这些工艺中，由于高、低压兼容的要求会牺牲高压或低压器件的性能；高、低隔离结构会占据较多的芯片面积，同时会引入额外的寄生参数，使系统的集成度和性能下降。
发明内容：
本发明要解决的技术问题是：提供一种大功率同步整流器结构的三维集成方法，以解决现有技术的功率半导体集成采用高压MOS(HVMOS)工艺和BCD(Bipolar，CMOS，DMOS)工艺，由于高、低压兼容的要求会牺牲高压或低压器件的性能；高、低隔离结构会占据较多的芯片面积，同时会引入额外的寄生参数，使系统的集成度和性能下降等技术问题。
本发明技术方案
一种大功率同步整流器结构的三维集成方法，所述大功率同步整流器结构包括整流芯片和控制芯片，其特征在于所述三维集成方法包括：
步骤1、将整流芯片集成在下层芯片上，控制芯片集成在上层芯片上，所述下层芯片和上层芯片的版图选用对称结构；
步骤2、将下层芯片和上层芯片进行三维堆叠；
步骤3、在上下层芯片上开设信号TSV，将上下层芯片上的各个器件进行电连接；同时在上下层芯片上开设散热TSV。
整流芯片集成在下层芯片上时，整流芯片的四个LDMOS沿水平方向分布。
信号TSV分别位于上下层芯片中轴线两侧；
在上下层芯片中轴线左右侧各放置3个散热TSV；上层芯片中的散热TSV与下层芯片中的散热TSV对齐。
所述信号TSV由金属材料铜和绝缘材料二氧化硅组成；铜位于信号TSV内层，外侧为二氧化硅。
本发明的有益效果：
本发明的大功率同步整流器的三维集成提高了系统的集成度和各功能模块的性能；选用合适的半导体工艺分别设计和制作大功率器件和各功能模块芯片，消除功率集成工艺中高低压兼容、高低压隔离等因素的限制，使功率系统中各部分的功能和性能都达到最优化；将桥式整流芯片和控制芯片叠放在一起，通过键合使界面上的互连导电材料熔合在一起，实现功率系统的三维集成，解决了大功率同步整流器互连线长、版图面积大、制造成本高等技术问题；设计中合理布置各芯片上、下表面上的互连结构，确保三维系统中各模块之间的有效互连，用一部分 TSV 作为芯片的内部热疏导结构，快速地将芯片内部产生的热量疏导至表面，再根据发热量合理安排各模块芯片的叠放位置，形成表面的低热阻通路，内外配合形成嵌套式散热网络，确保热量能被及时有效地散发掉，解决了三维集成功率系统的热稳定性问题。
附图说明：
图1为具体实施方式整流芯片与控制芯片示意图；
图2为具体实施方式控制芯片中Controller的示意图；
图3为本发明结构示意图。
具体实施方式：
一种大功率同步整流器结构的三维集成方法，所述大功率同步整流器结构包括整流芯片和控制芯片，所述三维集成方法包括：
步骤1、将整流芯片集成在下层芯片上，控制芯片集成在上层芯片上，所述下层芯片和上层芯片的版图选用对称结构；底层4个LDMOS沿水平方向分布，6个信号TSV实现上层芯片与下层芯片之间的信号连接，版图中放置6个散热TSV，TSV大小相同，上层芯片中的散热TSV与下层芯片中的散热TSV对齐。
步骤2、将下层芯片和上层芯片进行三维堆叠；将四个同步整流管LDMOS1、LDMOS2、LDMOS3、LDMOS4作为第一层芯片，控制电路和功率开关管LDMOS5作为第二层芯片，6个信号TSV分部在版图右侧且位于同一直线上，6个信号TSV实现上层芯片与下层芯片之间的信号连接，6个信号TSV分别对应于图1中的6根金属连线，即是Vref1、Vref2、Vref3、Vref4、Vrec、GND，版图中等间距放置6半径相等的散热TSV，TSV大小相同位置对准上层。
步骤3、在上下层芯片上开设信号TSV，将上下层芯片上的各个器件进行电连接；同时在上下层芯片上开设散热TSV。
整流芯片集成在下层芯片上时，整流芯片的四个LDMOS沿水平方向分布。
信号TSV位于上下层芯片中，实现信号传输。6个信号TSV对应图1中6根金属连线，分别是Vref1、Vref2、Vref3、Vref4、Vrec、GND。
在上下层芯片中轴线左右侧各放置3个散热TSV，该TSV的半径相等，TSV与TSV之间的距离相等，且上下两层芯片中的TSV由于对齐。
所述信号TSV的孔包括内层Cu、外层SiO2。TSV由金属Cu和绝缘材料SiO2组成；TSV选择绝缘导热材料SiO2作为 TSV 的外层，以此作为缓冲层，快速地将芯片内部产生的热量疏导至内层铜上；以铜作为散热器，确保热量能被及时有效地散发掉。
为了便于本领域技术人员理解，下面结合附图对本发明方案进行细化说明：
一种大功率同步整流器的三维集成。大功率同步整流器包括：桥式整流电路和控制电路。桥式整流电路由4个LDMOS管构成，4个LDMOS管的栅极电压Vref1、Vref2、Vref3、Vref4由基准模块提供，使4个LDMOS管始终处于导通状态，对220V/50Hz的交流电压进行整流，得到一个高压脉动直流，通过滤波电路后近似为直流电压，见图1，图1中Vrec表示整流后所得的高压脉动直流电压，VFK指输出端反馈电压，定义为反馈端，GND指接地端，Sense指采样端；控制电路包括以下模块：误差放大电路、高压降压稳压电路、PWM电压比较器电路、带隙基准电路、锯齿波发生电路、逻辑控制驱动电路以及保护电路。大功率同步整流器的三维集成是指将设计好的大功率同步整流器划分为两层芯片，即四个整流管作为一层芯片，控制电路作为另一层芯片，在垂直方向上将两层芯片进行堆叠，四个整流管作为底层芯片，控制电路作为顶层芯片，然后根据大功率同步整流器电路的功能、规模以及热稳定性等要求，合理规划大功率同步整流器的三维堆叠以及各层之间的三维互连，也即合理安排TSV的位置，实现大功率同步整流器合理的三维布局。
控制电路各功能模块介绍如下：误差放大电路（EA）的作用是将输出反馈回来的电压（VFK）与基准产生的基准电压（Vref）的差值进行放大，产生的误差电压与锯齿波发生电路产生的锯齿波信号通过PWM电压比较器（PWM）进行比较；PWM电压比较器（PWM）的作用是将误差电压与锯齿波信号进行比较产生PWM信号，利用其占空比来控制功率开关管的导通和关断；带隙基准电路（Vref）的作用是产生稳定的基准电压，并且要求产生的基准电压对温度和电源电压不敏感；锯齿波产生电路（OSC）主要用来产生锯齿波信号和时钟信号；高压降压稳压模块的作用为芯片的低压模块提供工作电源，高压降压稳压电路包含四个模块，分别是整流桥、高压充电模块、带隙基准模块、线性稳压模块；逻辑控制电路如图2虚线框内的结构所示，其作用一方面可以降低变压器带来的电磁干扰，另一方面提高驱动能力，并且当出现过流、过压或是过热时，逻辑控制电路可以通过电平来控制功率开关管关断；保护电路主要包括过流保护电路（OC）、过压保护电路（OV）和过热保护电路（OT），当芯片出现过流、过压或是过热时，对芯片进行保护。见图2。
根据三维同步整流器的芯片布局和结构设计，版图选用对称结构，下层4个LDMOS沿中轴线对称分布，6个信号TSV实现上层芯片与下层芯片之间的信号连接，6个信号TSV分别对用图1中的6根金属连线，即是Vref1、Vref2、Vref3、Vref4、Vrec、GND，版图中等间距放置6半径相等的散热TSV，TSV大小相同位置对准上层,单层版图含场限环终端核心面积3936um*2196um。三维堆叠版图需要确保TSV电气连接正确，根据晶圆厂提供的TSV刻蚀深度和晶圆减薄厚度，通过calibre-3D stack进行位置和连接检查，三维集成电路要求不同层的芯片间，TSV个数和位置相同，上层TSV孔的深度足够和下层芯片形成电学连接。传统芯片版图的DRC和LVS检查无法覆盖不同芯片间的电气连接接关系。需要采用全新的验证方法，检查三维堆叠版图中TSV的连接关系。基于HG华宏虹力700V 1umBCD工艺，晶圆厂提供的TSV过孔由三层layer构成，中心的Cu、外层的SiO2。TSV孔位置对齐检查时，可以只检查SiO2层和Cu层。根据两层芯片导出的GDSII文件，分别检查铜层和二氧化硅层对应GDSII编号的坐标匹配信息，编写规则检查脚本文件。在calibre-3DStack界面，输入规则检查的脚本文件和上层、下层芯片的GDSII文件，分别定义判断两层芯片中待检查Cu层、SiO2层坐标是否完全重合，在calibre GUI运行该脚本，用于检查不同芯片层的TSV孔是否对齐。
TSV孔对齐后，需要保证TSV刻蚀的孔的深度和减薄后的晶圆电气连接正常，选用HG华宏虹力700V 1umBCD工艺TSV孔的深宽比为13.52，晶圆减薄后的厚度为100um。编写对应规则检查时，考虑晶圆表面平整度±3um，规则脚本编写时，Cu和SiO2的深度应大于97um。
定义好上层和下层芯片之后，对其进行三维验证，检查了覆盖上层和下层每层全部的6个LDMOS功率器件、12个TSV连接孔，并且检查了孔的坐标是否重合，纵向深度是否达到要求，两层芯片TSV电气连接关系是否正确。

Claims (5)

1.一种大功率同步整流器结构的三维集成方法，所述大功率同步整流器结构包括整流芯片和控制芯片，其特征在于所述三维集成方法包括：
步骤1、将整流芯片集成在下层芯片上，控制芯片集成在上层芯片上，所述下层芯片和上层芯片的版图选用对称结构；
步骤2、将下层芯片和上层芯片进行三维堆叠；
步骤3、在上下层芯片上开设信号TSV，将上下层芯片上的各个器件进行电连接；同时在上下层芯片上开设散热TSV。
2.根据权利要求1所述的一种大功率同步整流器结构的三维集成方法，其特征在于：整流芯片集成在下层芯片上时，整流芯片的四个LDMOS沿水平方向分布。
3.根据权利要求1所述的一种大功率同步整流器结构的三维集成方法，其特征在于：信号TSV分别位于上下层芯片中轴线两侧。
4.根据权利要求1所述的一种大功率同步整流器结构的三维集成方法，其特征在于：在上下层芯片中轴线左右侧各放置3个散热TSV；上层芯片中的散热TSV与下层芯片中的散热TSV对齐。
5.根据权利要求1所述的一种大功率同步整流器结构的三维集成方法，其特征在于：所述信号TSV由金属材料铜和绝缘材料二氧化硅组成；铜位于信号TSV内层，外侧为二氧化硅。
CN201910591443.5A 2019-07-02 2019-07-02 一种大功率同步整流器结构的三维集成方法 Pending CN110299348A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910591443.5A CN110299348A (zh) 2019-07-02 2019-07-02 一种大功率同步整流器结构的三维集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910591443.5A CN110299348A (zh) 2019-07-02 2019-07-02 一种大功率同步整流器结构的三维集成方法

Publications (1)

Publication Number Publication Date
CN110299348A true CN110299348A (zh) 2019-10-01

Family

ID=68029990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910591443.5A Pending CN110299348A (zh) 2019-07-02 2019-07-02 一种大功率同步整流器结构的三维集成方法

Country Status (1)

Country Link
CN (1) CN110299348A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116127903A (zh) * 2023-02-14 2023-05-16 电子科技大学 一种大功率pa芯片版图布局及风洞式自散热封装设计方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339769A (zh) * 2010-07-19 2012-02-01 硅绝缘体技术有限公司 临时半导体结构键合方法和相关的键合半导体结构
CN102782841A (zh) * 2010-03-03 2012-11-14 超威半导体公司 改善工艺一致性和散热性的伪tsv
CN106487235A (zh) * 2016-11-30 2017-03-08 无锡华润矽科微电子有限公司 同步整流时序控制器、无线充电全桥同步整流电路及系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782841A (zh) * 2010-03-03 2012-11-14 超威半导体公司 改善工艺一致性和散热性的伪tsv
CN102339769A (zh) * 2010-07-19 2012-02-01 硅绝缘体技术有限公司 临时半导体结构键合方法和相关的键合半导体结构
CN106487235A (zh) * 2016-11-30 2017-03-08 无锡华润矽科微电子有限公司 同步整流时序控制器、无线充电全桥同步整流电路及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
（新加坡）陈全胜: "《晶圆级3D IC工艺技术》", 31 October 2016, 中国宇航出版社 *
袁琰红: "《硅通孔三维封装的热力学分析》", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116127903A (zh) * 2023-02-14 2023-05-16 电子科技大学 一种大功率pa芯片版图布局及风洞式自散热封装设计方法
CN116127903B (zh) * 2023-02-14 2023-11-14 电子科技大学 一种大功率pa芯片版图布局及风洞式自散热封装设计方法

Similar Documents

Publication Publication Date Title
CN103782380B (zh) 半导体模块
CN102339818B (zh) 功率模块及其制造方法
CN105874596B (zh) 半导体模块
US11251106B2 (en) Packaging structure of a SiC MOSFET power module and manufacturing method thereof
TW201526180A (zh) 功率模組、電源變換器以及功率模組的製造方法
US10811958B2 (en) Water-cooling power supply module
WO2008086329A2 (en) Dc/dc converter
KR102039013B1 (ko) 전력 변환기
TW201424230A (zh) 電源系統及其中的功率模塊以及製作功率模塊的方法
US8546906B2 (en) System and method for packaging of high-voltage semiconductor devices
TW201624666A (zh) 半導體裝置
CN106972762A (zh) 电源模块
CN104584213B (zh) 半导体装置
CN110506330A (zh) 功率电子模块以及包含该模块的电功率变换器
Yao et al. Comparison study of common-mode noise and thermal performance for lateral wire-bonded and vertically integrated high power diode modules
CN104467472A (zh) 电源供应器和方法
KR20150058015A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN103325759A (zh) 半导体模块
CN110299348A (zh) 一种大功率同步整流器结构的三维集成方法
CN110462827A (zh) 开关元件驱动单元
CN104052244B (zh) 功率模块
CN210379038U (zh) 用于布置芯片的引线框架、封装体以及电源模块
TWI664701B (zh) 功率元件封裝結構
JP2013062998A (ja) スイッチング電源装置
JP5119741B2 (ja) スイッチングモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191001