CN109449137A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109449137A
CN109449137A CN201811355988.8A CN201811355988A CN109449137A CN 109449137 A CN109449137 A CN 109449137A CN 201811355988 A CN201811355988 A CN 201811355988A CN 109449137 A CN109449137 A CN 109449137A
Authority
CN
China
Prior art keywords
chip
substrate
interconnection piece
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811355988.8A
Other languages
English (en)
Inventor
崔晓彤
金子贵昭
钟伟明
黄晓橹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201811355988.8A priority Critical patent/CN109449137A/zh
Publication of CN109449137A publication Critical patent/CN109449137A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及半导体装置及其制造方法。该半导体装置包括第一晶片和第二晶片。第一晶片包括：第一衬底，具有第一表面和与第一表面相对的第二表面；在第一衬底的第一表面之上的第一布线层；在第一衬底的第二表面上的第一键合材料层；以及从第一衬底的第一表面延伸穿过第一衬底和第一键合材料层的第一晶片互连件。第二晶片包括：第二衬底；在第二衬底之上的第二布线层；在第二布线层之上的第二键合材料层；以及从第二布线层延伸穿过第二键合材料层的第二晶片互连件，第二晶片互连件在第二布线层中与第一晶片互连件对应的位置处。第一和第二晶片通过第一和第二键合材料层键合在一起，并且第一和第二晶片通过第一和第二晶片互连件彼此电连接。

Description

半导体装置及其制造方法
技术领域
本公开涉及半导体装置及其制造方法。
背景技术
在三维(3D)堆叠结构中，经常需要使用穿透过孔(through via)来将两个器件晶片面对面地连接(例如，堆叠)在一起，从而缩小芯片尺寸。器件晶片通常包括其中形成有器件的半导体层以及半导体层之上的布线层。穿透过孔通常具有从一个器件晶片的半导体材料层、布线层(例如后端制程金属化层)到另一个器件晶片的布线层的穿透过孔。然而，形成该穿透过孔需要从一个器件晶片的半导体材料层以及布线层到另一个器件晶片的布线层的蚀刻，这种蚀刻是非常耗时的，并且这一蚀刻会对所蚀刻所涉及的半导体材料层以及布线层造成等离子体损伤，从而影响器件芯片的性能，例如使得暗电流增大以及引起半导体层中的器件的阈值电压(Vth)漂移。
因此，需要提出一种新的技术来解决上述现有技术中的一个或多个问题。
发明内容
本公开的一个目的是提供一种改进的半导体装置及其制造方法，其中不需要从一个器件晶片的半导体材料层、布线层到另一个器件晶片的半导体材料层的穿透过孔。因此，不需要长时间的蚀刻，从而能够降低等离子体损伤并且减轻阈值电压漂移。
根据本公开的第一方面，提供了一种半导体装置，包括：第一晶片和第二晶片。第一晶片包括：第一衬底，所述第一衬底具有第一表面和与所述第一表面相对的第二表面；在所述第一衬底的第一表面之上的第一布线层；在所述第一衬底的第二表面上的第一键合材料层；以及从所述第一衬底的第一表面延伸穿过所述第一衬底和所述第一键合材料层的第一晶片互连件。第二晶片包括：第二衬底；在所述第二衬底之上的第二布线层；在所述第二布线层之上的第二键合材料层；以及从所述第二布线层延伸穿过所述第二键合材料层的第二晶片互连件，所述第二晶片互连件在所述第二布线层中与所述第一晶片互连件对应的位置处。其所述第一晶片和所述第二晶片通过所述第一键合材料层和所述第二键合材料层键合在一起，并且通过所述第一晶片互连件和所述第二晶片互连件彼此电连接。
根据本公开的第二方面，提供了一种用于键合晶片的方法。该方法包括：提供第一晶片；提供第二晶片；以及利用第一晶片的第一键合表面和第二晶片的第二键合表面将第一晶片和第二晶片键合在一起，其中第一晶片和第二晶片通过第一晶片互连件和第二晶片互连件彼此电连接。提供第一晶片包括：提供第一衬底，所述第一衬底具有第一表面和与所述第一表面相对的第二表面；从所述第一衬底的第一表面形成延伸到所述第一衬底中的第一晶片互连件；在所述第一衬底的第一表面之上形成第一布线层；以及从所述第一衬底的第二表面对所述第一衬底进行处理，以形成使得所述第一晶片互连件暴露的第一键合表面。提供第二晶片包括：提供第二衬底；在所述第二衬底之上形成第二布线层；以及对所述第二布线层进行处理以形成第二键合表面，所述第二键合表面使得第二晶片互连件的表面暴露，其中所述第二晶片互连件在所述第二布线层中与所述第一晶片互连件对应的位置处。
根据本公开的实施例，由于不存在从一个器件晶片的半导体材料层、布线层到另一个器件晶片的半导体材料层的穿透过孔，因此，不需要长时间的蚀刻，从而能够降低等离子体损伤并且减轻阈值电压漂移。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是示意性示出根据本公开的至少一个实施例的半导体装置的示图。
图2A-图2C是示出用于制造根据本公开的至少一个实施例的半导体装置的方法的流程图。
图3A-图3S根据本公开的至少一个实施例的图2A-2C的方法的部分步骤的半导体装置的部分截面图示图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
图1是示意性示出根据本公开的至少一个实施例的半导体装置100的示图。
如图1所示，半导体装置100包括键合在一起的第一晶片101和第二晶片201。
第一晶片101包括第一衬底1011以及在第一衬底之上的第一布线层1013。如图1所示，第一衬底1011包括第一表面1011_1(例如，在图1中为上表面)以及与第一表面相对的第二表面1011_5(例如，在图1中为下表面)。
如图1所示，布线层1013可以包括嵌入在绝缘层中的多层金属。在图1中，示出了3个金属层。然而，本领域技术人员可以理解，可以根据需要设置更多或者更少的金属层，本公开对此不做限制。
如图1所示，第一晶片101还包括第一晶片互连件1015以及第一键合材料层1017。如图1所示，第一键合材料层1017在第一衬底的第二表面上1011_5上形成。第一晶片互连件1015从第一衬底的第一表面1011_1延伸穿过第一衬底的第二表面1011_5和第一键合材料层1017。如图1所示，第一晶片互连件1015的表面与第一键合材料层1017的表面齐平，由此形成第一晶片101的第一键合表面。
如图1所示，第二晶片201包括第二衬底2011以及在第二衬底上的第二布线层2013。
如图1所示，布线层2013可以包括嵌入在绝缘层中的多层金属。在图1中，示出了3个金属层。然而，本领域技术人员可以理解，可以根据需要设置更多或者更少的金属层，本公开对此不做限制。
如图1所示，第二晶片201还包括在第二布线层中与第一晶片互连件对应的位置处的第二晶片互连件2015以及在第二布线层的的表面上的第二键合材料层2017。第二晶片互连件2015从第二布线层延伸穿过第二键合材料层2017。如图1所示，第二晶片互连件2015的表面与第二键合材料层2017的表面齐平，由此形成第二晶片201的第二键合表面。
第一晶片101和第二晶片201通过第一键合材料层1017和第二键合材料层2017键合在一起，并且第一晶片101和第二晶片201通过第一晶片互连件1015和第二晶片互连件2015彼此电连接。
在一个示例中，第一晶片互连件1015包括位于穿透过孔的侧壁上的电介质衬垫层以及填充穿透过孔的互连金属层。电介质衬垫层用于防止互连金属层中的金属对第一衬底的污染，并且互连金属层用于进行与第二晶片201的电连接。
在一个示例中，第一晶片互连件1015还包括在电介质衬垫层与互连金属层之间的阻挡金属层。阻挡金属层进一步用于阻挡互连金属层中的金属进入第一衬底1011中，从而防止对第一衬底1011的污染。
在一个示例中，如图1所示，第一晶片101还包括将第一晶片互连件1015电连接到第一布线层1013中的金属层的电连接件1019。在图1中，示出了两个电连接件。然而，本领域技术人员可以理解，可以根据需要设置更多或者更少的电连接件，本公开对此不做限制。
在一个示例中，第二晶片互连件2015可以由第二布线层203的顶层金属形成。
如图1所示，第一晶片101的第二键合表面与第二晶片201的第二键合表面形成第一晶片和第二晶片之间的键合界面。该键合表面包括在第一键合材料层和第二键合材料层之间形成的第一部分和在第一晶片互连件与第二晶片互连件之间形成的第二部分。
在一个示例中，第一键合材料层1017和第二键合材料层2017由SiN或半导体氧化物形成，其中半导体氧化物例如是TEOS。
在一些实施例中，第一衬底101和第二衬底201中的每一个都可以包括半导体衬底。半导体衬底中可以形成有器件，相应的晶片的布线层的金属层分别与相应的器件电连接。具体而言，尽管图中未示出，但第一衬底1011和第二衬底2011的每一个中都可以形成有各种器件，例如各种有源或无源器件等。第一布线层1013和第二布线层2013中可以形成各种层或构件，例如，栅极结构、接触孔、层间电介质层、下层金属连线和通孔等等。本领域技术人员应理解，可以根据需要在衬底和布线层形成相应的结构，本公开对此不做限制。
在一些实施例中，第一晶片101和第二晶片201各自可以是经过切割的或未经切割的。
在一些实施方式中，图1示出的半导体装置例如可以为堆叠式图像传感器，其中将逻辑晶片和像素晶片这两个晶片键合而成。逻辑晶片意指其中主要形成逻辑器件或装置的晶片。逻辑器件或装置的例子包括：晶体管、逻辑门、数字电路等。像素晶片意指其中形成像素阵列的晶片。像素中可以形成有诸如光电二极管等感光元件，但应理解本公开不限于此。
在一些实施例中，第一晶片和第二晶片中的一个可以是逻辑晶片，另一个可以是像素晶片。根据本公开的实施例，通过晶片的堆叠，可以实现芯片的尺寸的减小。
根据本公开的实施例，由于不存在从一个器件晶片的半导体材料层、布线层到另一个器件晶片的半导体材料层的穿透过孔，因此不需要长时间的蚀刻，从而能够降低等离子体损伤并且减轻阈值电压漂移。
应当注意，图1中的半导体装置并不一定是最终的产品，而是在一些情况下还会进行后续处理，例如在制造堆叠式图像传感装置时，可以在其背面上制作滤光器和微透镜等部件，但这些不是本公开关注之处，所以图中均未示出。另外，尽管图中仅示出了两个晶片堆叠在一起的情况，但是本领域技术人员将理解本发明不限于此，而是能适用于任意数量的晶片相互键合而堆叠在一起。
请注意，在本文中，“第一”、“第二”等编号只是为了对具有相同名称的各个不同部件进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，例如“第一衬底”和“第二衬底”、“第一布线层”和“第二布线层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，“第一衬底”和“第二衬底”中形成的部件都不一样，衬底的结构也可能不一样。
图2A-图2C是示出用于制造根据本公开的至少一个实施例的半导体装置100的方法的流程图。图3A-图3S示出根据本公开的至少一个实施例的图2A-图2C的方法的部分步骤的半导体装置的部分截面图。以下结合图2A-图2C以及图3A-图3S进行描述。
如图2A所示，方法200包括：在步骤S201处，提供第一晶片；在步骤S203处，提供第二晶片；以及在步骤S205处，利用第一晶片的第一键合表面和第二晶片的第二键合表面将第一晶片和第二晶片键合在一起，其中第一晶片和第二晶片通过第一晶片互连件和第二晶片互连件彼此电连接。
图2B示出了方法200的步骤201的具体步骤。如图3A所示，在步骤S2011处，提供第一衬底1011，第一衬底具有第一表面1011_1和与第一表面相对的第二表面1011_3。
在步骤S2011处，从第一衬底的第一表面1011_1(例如，在图3A中为上表面)形成延伸到第一衬底中的第一晶片互连件。
在一个示例中，从第一衬底的第一表面形成延伸到第一衬底中的第一晶片互连件包括：如图3B所示，从第一衬底的第一表面进行蚀刻以形成沟槽；如图3C所示，在沟槽的底面和侧壁上形成电介质衬垫层；以及如图3E所示，用互连金属层填充沟槽。
在一个示例中，形成第一晶片互连件还包括：如图3D所示，在形成电介质衬垫之后，形成覆盖电介质衬垫层的阻挡金属层。
在一个示例中，形成第一晶片互连件还包括：如图3F所示，在利用互连金属层填充沟槽之后执行抛光(例如化学机械抛光CMP)，以使得互连金属层与第一衬底的第一表面齐平。
在一个示例中，如图3G所示，在形成第一晶片互连件1015之后，形成用于将第一晶片互连件电连接到第一布线层中的金属层的电连接件1019。图3G中示出形成有两个电连接件。然而本领域技术人员可以具需要选择形成更多或者更少的电连接件，本公开对此不做限制。
在步骤S2013处，如图3H所示，在第一衬底1011的第一表面之上形成第一布线层1013。如图3H所示，布线层1013可以包括嵌入在绝缘层中的金属层。在图3H中，示出了3个金属层。然而，本领域技术人员可以理解，可以根据需要设置更多或者更少的金属层，本公开对此不做限制。
在步骤S2015处，从第一衬底1011的第二表面1011_3对第一衬底进行处理，以形成第一晶片的键合表面，该第一键合表面使得第一晶片互连件的表面暴露。
在一个示例中，从第一衬底的第二表面1011_3对第一衬底进行处理以形成第一晶片的第一键合表面包括：如图3I所示，从第一衬底的第二表面1011_3进行减薄(例如化学机械抛光CMP或者湿法蚀刻)，以使得第一晶片互连件的电介质衬垫层的表面暴露；如图3J所示，在第一衬底的经抛光后的第二表面上涂覆光刻胶，并且对光刻胶进行构图以形成光刻胶图案，其中光刻胶图案使得第一衬底的第二表面上与第一晶片互连件对应的部分被遮蔽；如图3K所示，利用光刻胶图案作为掩膜从第一衬底的第二表面进行蚀刻，并且在蚀刻之后去除所述光刻胶图案；如图3L所示，沉积第一键合材料层；以及如图3M所示，对第一键合材料层进行抛光(例如化学机械抛光CMP)，以使得第一晶片互连件的互连金属层暴露。
在一个示例中，在从第一衬底的第二表面进行减薄(例如化学机械抛光CMP或者湿法蚀刻)，以使得第一晶片互连件的电介质衬垫层的表面暴露之前，如果第一衬底以及其上形成的布线层的厚度较薄，则还需要将承载衬底301附接到第一布线层1013的顶上，并且将第一晶片101倒置，以使得第一衬底1011的经处理后的第二表面向上，从而为后续的减薄做好准备。
在本公开的示例中(例如图3I-图3M中)，示出了使用承载衬底301的情况。然而，本领域技术人员将理解，可以根据需要选择使用或者不使用承载衬底301，本公开对此不做限制。
在一个示例中，第一键合材料层1017由SiN或半导体氧化物形成，其中半导体氧化物例如可以是TEOS。
图2C示出了方法200的步骤S203的具体步骤。步骤S2031处，提供第二衬底。如图3N所示，第二衬底2011具有第三表面2011_1和与第三表面相对的第四表面2011_3。
在步骤S2033处，在第二衬底的第三表面2011_1之上形成第二布线层2013。
在步骤S2035处，对第二布线层进行处理以形成第二晶片201的第二键合表面，第二键合表面使得第二晶片互连件的表面暴露，其中第二晶片互连件在第二布线层中与第一晶片互连件对应的位置处形成。
在一个示例中，第二晶片互连件2015由第二晶片的第二布线层的顶层金属形成。
在一个示例中，对第二布线层进行处理以形成第二键合表面包括：如图3N所示，在第二布线层的表面上涂覆光刻胶，并且对光刻胶进行构图以形成光刻胶图案，其中光刻胶图案使得与要形成第二晶片互连件对应的部分被遮蔽；如图3O所示，利用光刻胶图案作为掩膜从第二布线层的表面进行蚀刻并且在蚀刻之后去除所述光刻胶图案；如图3P所示，沉积第二键合材料层；以及如图3Q所示，对第二键合材料层进行抛光，以使得与要形成第二晶片互连件对应的部分处的顶层金属暴露。
在一个示例中，第二键合材料层2017由SiN或半导体氧化物形由SiN或半导体氧化物形成，其中半导体氧化物例如可以是TEOS。
在步骤S203，如图3R所示，利用第一晶片的第一键合表面和第二晶片的第二键合表面将第一晶片和第二晶片键合在一起，其中第一晶片和第二晶片通过第一晶片互连件和第二晶片互连件彼此电连接。
图3R中示出的结构包含承载衬底301。然而，本领域技术人员可以理解，如图3S可以去除承载衬底301。
此外，本领域技术人员将理解，如果在处理第一晶片101的过程中未附接承载衬底301，则图3R处形成的结构可以不包括承载衬底301。
在一个示例中，第一晶片的第一键合表面与第二晶片的第二键合表面形成第一晶片和第二晶片之间的键合界面，该键合表面包括在第一键合材料层和第二键合材料层之间形成的第一部分和在第一晶片互连件与第二晶片互连件之间形成的第二部分。
根据本公开的实施例，由于不存在从一个器件晶片的半导体材料层、布线层到另一个器件晶片的半导体材料层的穿透过孔，因此不需要长时间的蚀刻，从而能够降低等离子体损伤并且减轻阈值电压漂移。
本公开还构思了以下项目。
项目8.一种用于键合晶片的方法，其特征在于，包括：
提供第一晶片，包括：
提供第一衬底，所述第一衬底具有第一表面和与所述第一表面相对的第二表面；
从所述第一衬底的第一表面形成延伸到所述第一衬底中的第一晶片互连件；
在所述第一衬底的第一表面之上形成第一布线层；以及
从所述第一衬底的第二表面对所述第一衬底进行处理，以形成使得所述第一晶片互连件暴露的第一键合表面；
提供第二晶片，包括：
提供第二衬底；
在所述第二衬底之上形成第二布线层；以及
对所述第二布线层进行处理以形成第二键合表面，所述第二键合表面使得第二晶片互连件的表面暴露，其中所述第二晶片互连件形成在所述第二布线层中与所述第一晶片互连件对应的位置处；以及
利用所述第一键合表面和所述第二键合表面将所述第一晶片和第二晶片键合在一起，并且
其中所述第一晶片和所述第二晶片通过所述第一晶片互连件和所述第二晶片互连件彼此电连接。
项目9、根据项目8所述的方法，其特征在于，从所述第一衬底的第一表面形成延伸到所述第一衬底中的第一晶片互连件包括：
从所述第一衬底的第一表面进行蚀刻以形成沟槽；
在所述沟槽的底面和侧壁上形成电介质衬垫层；以及
用互连金属层填充所述沟槽。
项目10、根据项目9所述的方法，其特征在于，从所述第一衬底的第一表面形成延伸到所述第一衬底中的第一晶片互连件还包括：在形成所述电介质衬垫层之后，形成覆盖所述电介质衬垫层的阻挡金属层。
项目11、根据项目10所述的方法，其特征在于，从所述第一衬底的第一表面形成延伸到所述第一衬底中的第一晶片互连件还包括：
在利用互连金属层填充所述沟槽之后，执行抛光以使得所述互连金属层与所述第一衬底的第一表面齐平。
项目12、根据项目11所述的方法，其特征在于，还包括：
在形成所述第一晶片互连件之后，形成将所述第一晶片互连件电连接到所述第一布线层中的金属层的电连接件。
项目13、根据项目12所述的方法，其特征在于，从所述第一衬底的第二表面对所述第一衬底进行处理以形成第一键合表面包括：
从所述第一衬底的第二表面进行减薄，以使得所述第一晶片互连件的电介质衬垫层的表面暴露；
涂覆光刻胶以及对所述光刻胶进行构图以形成光刻胶图案，所述光刻胶图案使得所述第一衬底的第二表面上与所述第一晶片互连件对应的部分被遮蔽；
利用所述光刻胶图案作为掩膜进行蚀刻以及在蚀刻之后去除所述光刻胶图案；
沉积所述第一键合材料层；以及
对所述第一键合材料层进行抛光，以使得所述第一晶片互连件的互连金属层暴露。
项目14、根据项目8所述的方法，其特征在于，所述第二晶片互连件由所述第二晶片的第二布线层的顶层金属形成。
项目15、根据项目14所述的方法，其特征在于，对所述第二布线层进行处理以形成所述第二键合表面包括：
在所述第二布线层的表面上涂覆光刻胶以及对所述光刻胶进行构图以形成光刻胶图案，所述光刻胶图案使得所述第二布线层的表面的与要形成所述第二晶片互连件对应的部分被遮蔽；
利用所述光刻胶图案作为掩膜进行蚀刻以及并且在蚀刻之后去除所述光刻胶图案；
沉积所述第二键合材料层；以及
对所述第二键合材料层进行抛光，以使得与要形成所述第二晶片互连件对应的部分处的顶层金属暴露。
项目16、根据项目13所述的方法，其特征在于，所述第一键合材料层由SiN或半导体氧化物形成。
项目17、根据项目15所述的方法，其特征在于，所述第二键合材料层由SiN或半导体氧化物形成。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (10)

1.一种半导体装置，其特征在于，包括：
第一晶片，所述第一晶片包括：
第一衬底，所述第一衬底具有第一表面和与所述第一表面相对的第二表面；
在所述第一衬底的第一表面之上的第一布线层；
在所述第一衬底的第二表面上的第一键合材料层；以及
从所述第一衬底的第一表面延伸穿过所述第一衬底和所述第一键合材料层的第一晶片互连件；以及
第二晶片，所述第二晶片包括：
第二衬底；
在所述第二衬底之上的第二布线层；
在所述第二布线层之上的第二键合材料层；以及
从所述第二布线层延伸穿过所述第二键合材料层的第二晶片互连件，所述第二晶片互连件在所述第二布线层中与所述第一晶片互连件对应的位置处；以及
其中所述第一晶片和所述第二晶片通过所述第一键合材料层和所述第二键合材料层键合在一起，并且通过所述第一晶片互连件和所述第二晶片互连件彼此电连接。
2.根据权利要求1所述的半导体装置，其特征在于，所述第一晶片互连件包括位于穿通孔的侧壁上的电介质衬垫层以及填充所述穿通孔的互连金属层。
3.根据权利要求2所述的半导体装置，其特征在于，所述第一晶片互连件还包括在所述电介质衬垫层与所述互连金属层之间的阻挡金属层。
4.根据权利要求3所述的半导体装置，其特征在于，还包括：
将所述第一晶片互连件电连接到所述第一布线层中的金属层的电连接件，所述电连接件位于所述第一布线层中。
5.根据权利要求1所述的半导体装置，其特征在于，所述第二晶片互连件由所述第二布线层的顶层金属形成。
6.根据权利要求1所述的半导体装置，其特征在于，所述第一晶片和所述第二晶片之间的键合界面包括在所述第一键合材料层和所述第二键合材料层之间形成的第一部分和在所述第一晶片互连件与所述第二晶片互连件形成的第二部分。
7.根据权利要求1所述的半导体装置，其特征在于，所述第一键合材料层由SiN或半导体氧化物形成，并且所述第二键合材料层由SiN或半导体氧化物形成。
8.一种用于键合晶片的方法，其特征在于，包括：
提供第一晶片，包括：
提供第一衬底，所述第一衬底具有第一表面和与所述第一表面相对的第二表面；
从所述第一衬底的第一表面形成延伸到所述第一衬底中的第一晶片互连件；
在所述第一衬底的第一表面之上形成第一布线层；以及
从所述第一衬底的第二表面对所述第一衬底进行处理，以形成使得所述第一晶片互连件暴露的第一键合表面；
提供第二晶片，包括：
提供第二衬底；
在所述第二衬底之上形成第二布线层；以及
对所述第二布线层进行处理以形成第二键合表面，所述第二键合表面使得第二晶片互连件的表面暴露，其中所述第二晶片互连件形成在所述第二布线层中与所述第一晶片互连件对应的位置处；以及
利用所述第一键合表面和所述第二键合表面将所述第一晶片和第二晶片键合在一起，并且
其中所述第一晶片和所述第二晶片通过所述第一晶片互连件和所述第二晶片互连件彼此电连接。
9.根据权利要求8所述的方法，其特征在于，从所述第一衬底的第一表面形成延伸到所述第一衬底中的第一晶片互连件包括：
从所述第一衬底的第一表面进行蚀刻以形成沟槽；
在所述沟槽的底面和侧壁上形成电介质衬垫层；以及
用互连金属层填充所述沟槽。
10.根据权利要求9所述的方法，其特征在于，从所述第一衬底的第一表面形成延伸到所述第一衬底中的第一晶片互连件还包括：在形成所述电介质衬垫层之后，形成覆盖所述电介质衬垫层的阻挡金属层。
CN201811355988.8A 2018-11-15 2018-11-15 半导体装置及其制造方法 Pending CN109449137A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811355988.8A CN109449137A (zh) 2018-11-15 2018-11-15 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811355988.8A CN109449137A (zh) 2018-11-15 2018-11-15 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN109449137A true CN109449137A (zh) 2019-03-08

Family

ID=65552974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811355988.8A Pending CN109449137A (zh) 2018-11-15 2018-11-15 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN109449137A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110770901A (zh) * 2019-09-11 2020-02-07 长江存储科技有限责任公司 具有处理器和静态随机存取存储器的键合半导体器件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339769A (zh) * 2010-07-19 2012-02-01 硅绝缘体技术有限公司 临时半导体结构键合方法和相关的键合半导体结构
CN102738025A (zh) * 2011-03-31 2012-10-17 Soitec公司 形成键合半导体结构的方法和用该方法形成的半导体结构
CN104347364A (zh) * 2014-09-23 2015-02-11 武汉新芯集成电路制造有限公司 三维堆叠器件的制备方法
CN105304617A (zh) * 2014-05-30 2016-02-03 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107046043A (zh) * 2015-12-29 2017-08-15 台湾积体电路制造股份有限公司 具有层间互连件的堆叠衬底结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339769A (zh) * 2010-07-19 2012-02-01 硅绝缘体技术有限公司 临时半导体结构键合方法和相关的键合半导体结构
CN102738025A (zh) * 2011-03-31 2012-10-17 Soitec公司 形成键合半导体结构的方法和用该方法形成的半导体结构
CN105304617A (zh) * 2014-05-30 2016-02-03 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN104347364A (zh) * 2014-09-23 2015-02-11 武汉新芯集成电路制造有限公司 三维堆叠器件的制备方法
CN107046043A (zh) * 2015-12-29 2017-08-15 台湾积体电路制造股份有限公司 具有层间互连件的堆叠衬底结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110770901A (zh) * 2019-09-11 2020-02-07 长江存储科技有限责任公司 具有处理器和静态随机存取存储器的键合半导体器件及其形成方法
US11201157B2 (en) 2019-09-11 2021-12-14 Yangtze Memory Technologies Co., Ltd. Bonded semiconductor devices having processor and static random-access memory and methods for forming the same
US11659702B2 (en) 2019-09-11 2023-05-23 Yangtze Memory Technologies Co., Ltd. Bonded semiconductor devices having processor and static random-access memory and methods for forming the same
US11950399B2 (en) 2019-09-11 2024-04-02 Yangtze Memory Technologies Co., Ltd. Bonded semiconductor devices having processor and static random-access memory and methods for forming the same

Similar Documents

Publication Publication Date Title
CN107017154B (zh) 使用多重光刻多重蚀刻的通孔图案化
US9553020B2 (en) Interconnect structure for connecting dies and methods of forming the same
DE602005005840T2 (de) 3d-verbindung mit herausragenden kontakten
US7790608B2 (en) Buried via technology for three dimensional integrated circuits
CN104051422B (zh) 互连结构及其形成方法
CN104752378B (zh) 半导体器件及其制造方法
US20180226449A1 (en) 3DIC Interconnect Apparatus and Method
CN104051414B (zh) 互连结构和方法
KR102387948B1 (ko) Tsv 구조물을 구비한 집적회로 소자
CN108074911B (zh) 跳孔结构
US5926723A (en) Generation of a loose planarization mask having relaxed boundary conditions for use in shallow trench isolation processes
KR20010060349A (ko) 반도체 장치 및 그 제조 방법
CN104752382A (zh) 半导体器件及其制造方法
TW201931522A (zh) 圖案化可變寬度金屬化線之方法
US11257673B2 (en) Dual spacer metal patterning
CN103811415B (zh) 具有改进的形貌控制的衬底通孔形成
CN107522162B (zh) 在相同芯片上的电性与光学通孔连接
CN109712959A (zh) Mems与ic装置的单块整合
CN104051424A (zh) 用于连接管芯的互连结构及其制造方法
CN109449137A (zh) 半导体装置及其制造方法
US8822141B1 (en) Front side wafer ID processing
CN109216268A (zh) 制造半导体装置的方法
CN104112702A (zh) 在半导体制造中降低超低k介电层损伤的方法
CN108122820B (zh) 互连结构及其制造方法
CN106158726B (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190308

WD01 Invention patent application deemed withdrawn after publication