CN105304617A - 半导体器件及其制造方法 - Google Patents

Abstract

本发明的实施例公开了半导体器件及其制造方法。在一些实施例中，半导体器件包括第一混合接合器件，该第一混合接合器件包括第一器件和面对面地混合接合至第一器件的第二器件。第一器件包括具有第一接合连接件的第一衬底和设置在该衬底表面上的第一接合层。第二混合接合器件背对背地接合至第一混合接合器件。第二混合接合器件包括第三器件和面对面地混合接合至第三器件的第四器件。第三器件包括具有第二接合连接件的第二衬底和设置在该衬底表面上的第二接合层。第三器件的第二接合连接件连接至第一器件的第一接合连接件，并且第三器件的第二接合层连接至第一器件的第一接合层。

Description

半导体器件及其制造方法

优先权和交叉引用

本申请要求于2014年5月30日提交的标题为“Multi-WaferStackedDevicesandMethodsofFormingSame”的美国临时专利申请第62/005,784号的优先权，其全部内容结合于此作为参考。本申请还涉及于2014年3月28日提交的标题为“BondingStructureforStackedSemiconductorDevices”的第14/229,114号美国专利申请，其全部内容结合于此作为参考。

技术领域

本发明总体涉及半导体领域，更具体地，涉及半导体器件之间的接合。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断提高，半导体行业已经历了快速发展。在很大程度上，集成度的这种提高源自于最小特征尺寸的不断减小(例如，将半导体工艺节点减小至亚20nm节点)，这样允许更多的组件集成在给定区域内。由于近来对小型化、更高的速度和更大的带宽以及较低的功耗和延迟的需求的产生，需要针对半导体管芯的更小和更富创造性的封装技术。

由于半导体技术的进一步发展，诸如3D集成电路(3DIC)的堆叠半导体器件已成为进一步降低半导体器件的物理尺寸的有效选择。在堆叠半导体器件中，将诸如逻辑、存储器和处理器电路等的有源电路制造在不同的半导体晶圆上。两个或更多的半导体晶圆可安装或堆叠在另一个顶部以进一步降低半导体器件的形状因数。

两个半导体晶圆可通过合适的接合技术而接合在一起。常用接合技术包括直接接合、化学活化接合、等离子体活化接合、阳极接合、共晶接合、玻璃浆料接合、粘合剂接合、热压缩接合、反应接合等。在堆叠半导体晶圆之间可提供电连接。堆叠半导体器件可提供具有较小形状因数的较高密度且使得性能增强，功耗降低。

发明内容

根据本发明的实施例，提供了一种半导体器件，包括：第一混合接合器件，包括第一器件和面对面地混合接合至第一器件的第二器件，第一器件包括具有多个第一接合连接件的第一衬底和设置在第一衬底表面上的第一接合层；以及第二混合接合器件，背对背地接合至第一混合接合器件，第二混合接合器件包括第三器件和面对面地混合接合至第三器件的第四器件，第三器件包括具有多个第二接合连接件的第二衬底和设置在第二衬底表面上的第二接合层，其中，第三器件的多个第二接合连接件连接至第一器件的多个第一接合连接件，并且，第三器件的第二接合层连接至第一器件的第一接合层。

在上述半导体器件中，第一器件和第二器件通过多个第三接合连接件混合接合，第三器件和第四器件通过多个第四接合连接件混合接合，第三接合连接件设置在第一器件的最上方互连层中和第二器件的最上方互连层中，并且，第四接合连接件设置在第三器件的最上方互连层中和第四器件的最上互连层中。

在上述半导体器件中，第四器件包括第三衬底，第三衬底包括邻近其表面设置的多个第三接合连接件。

上述半导体器件还包括：接触焊盘，连接至多个第三接合连接件中每一个第三接合连接件。

上述半导体器件还包括：连接件，连接至多个接触焊盘中的每一个接触焊盘。

在上述半导体器件中，第四器件包括设置在其表面上的第三接合层，半导体器件还包括至少一个第五器件，并且至少一个第五器件混合接合至多个第三接合连接件和第四器件的第三接合层。

在上述半导体器件中，至少一个第五器件的第一面混合接合至第四器件，并且，多个接触焊盘连接至至少一个第五器件的第二面，第二面与第一面相对。

在上述半导体器件中，第一面包括至少一个第五器件的前面或背面。

在上述半导体器件中，半导体器件包括奇数个至少一个第五器件，并且，顶部的第五器件包括连接至顶部第五器件的互连结构的最上方的互连层的多个接触焊盘。

在上述半导体器件中，半导体器件包括偶数个至少一个第五器件，并且，顶部第五器件包括连接至设置在顶部第五器件的衬底中的多个第四接合连接件的多个接触焊盘。

在上述半导体器件中，多个第一接合连接件和多个第二接合连接件包括混合接合焊盘(HBP)连接件。

根据本发明的实施例，提供了一种半导体器件，包括：第一器件，包括第一正面接合连接件和第一正面接合层；第二器件，垂直堆叠在第一器件上方并且以面对面的结构混合接合至第一器件，第二器件包括接合至第一正面接合连接件的第二正面接合连接件且包括接合至第一正面接合层的第二正面接合层，第二器件还包括形成在第二器件的衬底中的第一背面接合连接件和形成在第二器件的衬底的背面上的第一背面接合层；第三器件，垂直堆叠在第二器件上方且以背对背的结构混合接合至第二器件，第三器件包括形成在第三器件的衬底中且接合至第一背面接合连接件的第二背面连接件以及接合至第一背面接合层的第二背面接合层，第三器件还包括第三正面接合连接件和第三正面接合层；以及第四器件，垂直堆叠在第三器件上方且以面对面的结构混合接合至第三器件，第四器件包括接合至第三正面接合连接件的第四正面接合连接件以及接合至第三正面接合层的第四正面接合层。

在上述半导体器件中，第四器件包括形成在第四器件的衬底中的第三背面连接件和第三背面接合层。

上述半导体器件还包括：第五器件，以面对面的结构混合接合至第四器件，第五器件包括接触焊盘；以及连接件，电连接至接触焊盘。

在上述半导体器件中，使用氧化物-氧化物接合和铜-铜接合两种接合，将第二器件混合接合至第一器件，将第三器件混合接合至第二器件，并且将第四器件混合接合至第三器件。

根据本发明的实施例，提供了一种制造半导体器件的方法，该方法包括：

通过下列步骤形成第一堆叠器件：在第一器件的正面上和第二器件的正面上均形成正面接合连接件和正面钝化层；通过将第一器件的正面钝化层和第二器件的正面钝化层接合在一起和将第一器件的正面接合连接件和第二器件的正面接合连接件接合在一起来混合接合第一器件和第二器件；和在第一器件的背面上形成背面接合连接件和背面钝化层。

通过下列步骤形成第二堆叠器件：在第三器件的正面上和第四器件的正面上形成正面接合连接件和正面钝化层；通过将第三器件的正面钝化层和第四器件的正面钝化层接合在一起和将第三器件的正面接合连接件和第四器件的正面接合连接件接合在一起来混合接合第三器件和第四器件；和在第三器件的背面上形成背面接合连接件和背面钝化层。

通过将第一器件的背面钝化层和第三器件的背面钝化层接合在一起和将第一器件的背面接合连接件和第三器件的背面接合连接件接合在一起来混合接合第一堆叠器件和第二堆叠器件。

在上述方法中，形成第一器件的背面接合连接件或形成第三器件的背面接合连接件包括：在第一器件的衬底的背面或第三器件的衬底的背面中蚀刻沟槽直至到达第一器件或第三器件的金属互连层；以及用导电材料填充沟槽以形成第一器件或第三器件的背面接合连接件。

上述方法还包括：减薄第二器件的衬底和第四器件的衬底。

在上述方法中，混合接合第一器件和第二器件、混合接合第三和第四器件以及混合接合第一堆叠器件和第二堆叠器件包括：氧化物-氧化物接合第一器件的正面钝化层和第二器件的正面钝化层、氧化物-氧化物接合第三器件的正面钝化层和第四器件的正面钝化层、以及氧化物-氧化物接合第一器件的正面钝化层和第三器件的背面钝化层；以及铜-铜接合第一器件的正面接合连接件和第二器件的正面接合连接件、铜-铜接合第三器件的正面接合连接件和第四器件的正面接合连接件、以及铜-铜接合第一器件的背面接合连接件和第三器件的背面接合连接件。

上述方法还包括：形成多个附加的堆叠器件，并且按序将多个附加的堆叠器件中的每一个堆叠器件混合接合至半导体器件的顶部器件，其中，多个附加的堆叠器件中的第一个堆叠器件混合接合至第四器件。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，没有按比例绘制各种部件。实际上，为了清楚地讨论，各种部件的尺寸可以被任意增加或减少。

图1至图8是根据本发明的一些实施例的截面图，其示出了处于各种阶段的制造半导体器件的方法，其中，两个晶圆、管芯和/或芯片垂直地接合在一起。

图9至图10示出了根据一些实施例的半导体器件的截面图，其包括垂直集成和堆叠的器件。

具体实施方式

以下公开提供了多种不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。

此外，为了便于描述，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”以及诸如此类的空间关系术语，以描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。除图中所示的方位之外，空间关系术语将包括使用或操作中的器件的各种不同的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。

本发明公开的一些实施例包括新型半导体器件及其制造方法。公开了用于面对面和背对背的混合接合技术以实现多晶圆堆叠的结构和方法。一些实施例的优点包括诸如提高工艺时间有效性和改善晶圆间(或管芯间或芯片间)的电接头的性能。

图1至图8是根据本发明的一些实施例的截面图，其示出了处于各种阶段的制造半导体器件的方法，其中，两个晶圆、管芯和/或芯片垂直地接合在一起。应该注意，接合可在晶圆级进行，其中，第一晶圆和第二晶圆接合在一起，然后切割成单独的管芯或封装件。可选地，可在管芯-管芯级或管芯-晶圆级进行接合。

先参照图1，示出了根据多个实施例的在接合工艺之前的第一器件102和第二器件104。第一器件102包括晶圆、管芯、芯片等，在一些实施例中，第一器件102包括第二层(Tier2)器件。在一些实施例中，第二器件104包括第一层(Tier1)器件。第二器件104还包括晶圆、管芯、芯片等。根据一些实施例，第一器件102和第二器件104将混合接合在一起以形成第一混合接合器件130(参见图3)。然后，根据一些实施例，第一混合接合器件130将接合至第二混合接合器件130’(参见图9或10)，本文将给出进一步的描述。

再参照图1，第一器件102包括衬底106，其中，衬底106可包括硅晶圆、晶圆体上硅(SOI)衬底、另一类型的半导体衬底或其他支撑衬底(即，本领域中已知的石英、玻璃等)或它们的组合。互连结构108形成在衬底106的顶部或上方。例如，在一些实施例中，在后段制程(BEOL)中形成互连结构108，而衬底106包括在前段制程(FEOL)中形成的电路。互连结构108包括设置在多个绝缘材料中的多个导电部件。互连结构108可包括层间介电质(ILD)和金属间介电(IMD)层。例如，绝缘材料可使用本领域已知的任意合适的方法(诸如，旋涂、化学汽相沉积(CVD)和等离子体增强CVD(PECVD))由低K介电材料(诸如，磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、FSG、SiO_xC_y、旋涂玻璃、旋涂聚合物、碳化硅材料、它们的化合物、它们的复合物、它们的组合等)形成。

互连结构108的导电部件将形成在衬底106内部和上面的各种无源和有源组件(未示出)彼此互连以及互连至外部组件。例如，互连结构108可包括通过使用镶嵌工艺或金属蚀刻(subtractiveetch)工艺形成的嵌入在介电层内的通孔(未示出)而垂直互连的两个或多个导电迹线层。在图1中的互连结构108中示出了两个导电材料层；然而，在第一器件102的互连结构108中可包括一层、三层或多层。不管互连结构108的层数，第一器件102包括顶部互连层110。互连层110包括诸如导线或导电插塞的导电部件，其中，导线或导电插塞包括诸如铜、铜合金或其他金属的导电材料。

通篇描述中使用的术语“顶部”指代相对于其他层或结构离衬底最远的层或其他结构，尽管事实上器件在某些情况下可翻转，其中，最远的层或结构位于结构的底部。互连结构108还可包括其内嵌入有顶部互连层110的顶部钝化层或顶部介电层111。在一些实施例中，如图1所示，顶部钝化层或顶部介电层111的一部分形成在顶部互连层110的顶部上。例如，顶部互连层110包括互连结构108的最上方的互连层。

第二器件104同样地具有衬底112，在其上方形成互连结构114。互连结构114包括顶部的或最上方的互连层116和顶部钝化层或顶部介电层117。第二器件104可以是，但无需必须是，与第一器件102相同类型的器件，并且可使用相似的工艺进行制造并且可包括与第一器件102相似的结构和材料。可选地，第二器件104可包括与第一器件102不同的器件类型，并且可使用不同的工艺、结构和材料制造第二器件104。在示出的实施例中，第二器件104仅具有一个设置在互连结构114内的互连层。因此，顶部互连层116是示出的互连结构114的唯一一层。然而，在一些实施例中，互连结构114可选择包括两个、三个或多个导电部件层，并且顶部互连层116可包括互连结构114的最顶层的导电材料层。

第一器件102具有第一面118a和与第一面118a相对的第二面118b。例如，第一面118a包括第一器件102的前面或正面，而第二面118b包括第一器件102的背面。同样地，第二器件104具有第一面119a和与第一面119a相对的第二面119b。例如，第一面119a包括第二器件104的前面或正面，而第二面119b包括第二器件104的背面。

在图2中，分别在第一器件102和第二器件104上形成多个接合连接件120和122。接合连接件120和122分别连接至第一器件102和第二器件104的部分顶部互连层110和116。接合连接件120和122分别连接至顶部互连层110和116的导电部件。可通过图案化互连结构108和114的上部绝缘材料层111和117，并且用导电材料填充图案分别形成接合连接件120和122。例如，在一些实施例中，上部绝缘材料层111和117中的图案包括第一混合接合焊盘图案。

接合连接件120和122可利用镶嵌工艺形成，其中，通过使用光刻或直接图案化方法来图案化互连结构108和114的上部绝缘材料层111和117，并且在图案化的绝缘材料层上方形成导电材料(诸如，铜、铝、钨、其他金属或它们的合金、组合或多层)。然后，使用诸如化学机械抛光(CMP)工艺、研磨工艺和/或蚀刻工艺从绝缘材料层111和117的顶面上方去除多余的导电材料。例如，在一些实施例中，接合连接件120和122包括混合接合焊盘(HBP)连接件，其用于在混合接合工艺中将第一器件102和第二器件104接合在一起。最上层的绝缘材料层111和117的剩余部分还在混合接合工艺中用作第一器件102和第二器件104的接合层。

例如，在镶嵌方法中，图案化第一器件102和第二器件104的顶部钝化层或介电层111和117在第一器件102和第二器件104的顶部钝化层或顶部介电层111和117中形成开口。在图案化的顶部介电层111和117上方形成导电材料是用导电材料填充开口。从顶部钝化层或顶部介电层111和117的顶面上方去除多余的导电材料之后，填有导体的开口形成如下文所述的将对准且接合在一起的接合连接件120和122。接合连接件120和122在第一端电接触顶部互连层110和116中的迹线，并且在第二端与各自的顶部钝化或顶部介电层111和117基本共面。例如，在一些实施例中，接合连接件120和122可具有介于约0.2μm至约3μm之间的宽度和介于约0.3μm至约0.9μm之间的高度。可选地，接合连接件120和122可包括其他尺寸。实际尺寸取决于所使用的工艺技术节点、所需要的接合连接件的数量、是否电源或信号被布线为穿过特定的接合连接件、以及对于本领域的技术人员来说将是显而易见的其他因素。

还可使用金属蚀刻工艺形成接合连接件120和122。例如，互连结构108和114的绝缘材料层可与顶部互连层110和116中的导电部件基本共面。导电材料可形成在互连结构108和114的上方，并且使用光刻工艺来图案化导电材料以形成接合连接件120和122。然后，在图案化的导电材料周围形成绝缘材料111和117以在第一器件102和第二器件104上分别形成平坦的接合表面，接合表面分别由顶部介电层111和117和接合连接件120和122构成。

在一些实施例中，第一器件102和第二器件104的接合连接件120和122包括基本相同的图案，使得使用接合连接件120和122可将第一器件102和第二器件104接合在一起以在第一器件102和第二器件104之间形成电连接。例如，在一些实施例中，接合连接件120和122的图案对准。

图3示出了根据一些实施例的已经实施混合接合工艺之后的第一器件102和第二器件104，从而形成混合接合器件130。在图1和图2示出的设置在第二器件104下面的第一器件102现在示出在第二器件104的顶部上，因为第一器件102已翻转且面对面地接合至第二器件104。例如，图3示出了使用混合接合以面对面的结构接合在一起的第一器件102和第二器件104。第一器件102的第一面118a以面对面的结构接合至第二器件104的第一面119a。

通过各自的顶部钝化层或顶部介电层111和117接合在一起以及使第一器件102的相应对准接合连接件120和第二器件104的接合连接件122对准且接合在一起的连接接合机制来实现第一器件102接合至第二器件104。例如，在各自的顶部钝化或顶部介电层111和117均为氧化物材料的实施例中，在顶部钝化或顶部介电层111和117之间形成氧化物-氧化物接合。在接合连接件120和122均由铜形成的实施例中，接合连接件120和122中的铜形成铜-铜接合。

因此，通过设置在第一器件102的互连结构108中的最上层互连层中的多个接合连接件和设置在第二器件104中的多个接合连接件来混合接合第一器件102和第二器件104。接合连接件120和122分别提供在第一器件102和第二器件104之间(例如，互连结构108的顶部互连层110中的导电部件和顶部互连层116中的导电部件之间)的垂直电连接。

在图3示出的混合接合工艺之后，去除第一器件102的衬底106的一部分，如图4所示，其示出了薄化第一器件102的衬底106的步骤。在一些实施例中，例如，衬底106可减薄至约5μm至约50μm之间的厚度。在其他实施例中，衬底106可减薄至其他厚度。

接着，如图5所示，开口124蚀穿第一器件102的衬底106。虽然示出了三个开口124，但是，本领域的技术人员将意识到在一些应用中可在衬底106中形成多个这种开口124。为了在第一器件102的第二面118b(其包括背面)上形成接合连接件128(参见图8)，形成开口124，从而可对另一个器件实施第二混合接合步骤，这将在本文中给出进一步的描述。自顶向下看，开口124可包括圆形、椭圆形、正方形、矩形或其他形状。例如，开口124可包括与所述的接合连接件120和122相似的尺寸。

使用光刻工艺形成开口124，光刻工艺包括在衬底106上方形成光刻胶层(未示出)和图案化光刻胶层。通过下列步骤可图案化光刻胶层：将光刻胶层曝光于来自或穿过其上具有所需图案的光刻掩模而反射出的光或能量；使光刻胶层显影；以及使用灰化和/或蚀刻工艺去除光刻胶层的曝光或未曝光的部分(取决于光刻胶是正性或负性)。然后，在使用蚀刻工艺去除部分衬底106时，图案化的光刻胶层用作蚀刻掩模，从而形成开口124。然后去除光刻胶层。可选地，可使用直接图案化工艺来图案化衬底106。

如图6所示，然后在第一器件102的图案化的衬底106上方形成隔离层126。包括诸如氧化硅、氮化硅等的介电材料的隔离层126形成或沉积在衬底106的背面上方。隔离层126延伸进且衬垫第一器件102的衬底106中的开口124。例如，隔离层126将形成在开口124中的导电材料与周围的衬底106的半导体材料电隔离。例如，可使用化学汽相沉积(CVD)或其他方法形成隔离层126并且隔离层126可包括几μm的厚度。可选地，隔离层126可包括其他材料、形成方法和尺寸。在一些实施例中，隔离层126用作接合层以形成对另一个混合接合器件130’的氧化物-氧化物混合接合(参见图9和图10)。

接着参照图7，然后，使用光刻或直接图案化方法在第一器件102的隔离层126和互连结构108的绝缘材料中形成开口127。通过开口127暴露出互连结构108的导电部件的一部分，使得对于导电部件可实现电接触。开口127分别设置在衬底106中的开口124的下面。

在一些实施例中，形成开口124和127包括在第一器件102的衬底106的背面118b中蚀刻沟槽直至到达第一器件102的互连结构108的金属互连层。开口127和124在第一器件102的第二面118b上形成用于混合接合焊盘的第二图案。

如图8所示，然后，在隔离层126上方将导电材料填充至开口124和127内以形成接合连接件128。导电材料可包括铜、铜合金、其他金属或它们的多层或组合。在开口包括沟槽的实施例中，导电材料填充沟槽且在第一器件102的背面上形成接合互连件128。如在128’所示，在沉积导电材料时，导电材料可留在隔离层126的顶面上方。使用CMP工艺、蚀刻工艺、研磨工艺或它们的组合去除多余的导电材料，剩下开口124和127中的导电材料且形成接合连接件128。接合连接件128包括第一器件102的背面接合连接件128。

与分别形成在器件102和104的表面(例如，第一面118a和118b)上的第一接合连接件120和122不同，接合连接件128形成在作为第二层(tier)器件的第一器件102的背面上，即，位于第一器件102的衬底106的背面上。背面接合连接件128由于具有在混合接合器件130的顶部或上方堆叠附加的晶圆、管芯或芯片的能力而允许进一步垂直集成，混合接合器件130包括作为第二层器件的第一器件102和作为第一层器件的第二器件104。

例如，图9和图10示出了包括垂直堆叠在一起以进一步垂直集成的多个器件104、102、134、132和132’的半导体器件100和100’的截面图。在图9中，示出了两个混合接合器件130和130’垂直堆叠且集成在一起的实施例。第一混合接合器件130包括堆叠的且如图8所示的作为第一层器件的第二器件104和作为第二层器件的第一器件102，其中，第一器件102以面对面的结构混合接合至第二器件104。例如，第一器件102的第一面118a混合接合至第二器件104的第一面119a。使用混合接合，接合连接件122和120接合在一起，并且绝缘材料层111和117接合在一起。

第二堆叠器件130’包括作为第三层(Tier3)的第三器件134和作为第四层(Tier4)的第四器件132，其中，作为第三层的第三器件134和作为第四层的第四器件132以类似于图1至图8中所示和所述的用于器件102和104的方式以面对面的结构堆叠和垂直集成。第三器件134的第一面119a’混合接合至第四器件132的第一面118a’。使用混合接合，接合连接件120’和122’接合在一起，并且绝缘材料层111’和117’接合在一起。

同样如图9所示，混合接合器件130和130’包括以背对背的结构混合接合在一起的堆叠器件。第三器件134的第二面119b’混合接合至第一器件102的第二面118b。使用混合接合，第一器件102和第三器件134的接合连接件128和128’分别接合在一起，并且设置在第一器件102和第三器件134的衬底106和106’上方的绝缘材料层126和126’分别接合在一起。

在一些实施例中，如图9中的虚影(例如，虚线)所示，包括铝和其他材料的接触焊盘144’可连接至邻近于顶部的第四器件132的衬底106的表面而设置的混合接合焊盘或接合连接件128。如虚影所示，连接件146’可连接至每个接触焊盘144’。连接件146’包括诸如焊料球、焊料凸块、导电柱或其他材料的外部连接件。在一些实施例中，连接件146’可包括共晶材料，这种材料当加热至预定温度时可适于回流焊。连接件146’可用于将半导体器件100连接至诸如印刷电路板(PCB)或其他终端应用的另一个对象。

在一些实施例中，交替利用面对面混合接合和背对背混合接合将四个器件104、102、134和132接合在一起。在其他实施例中，可将多于四个的器件104、102、134、132和132’的器件接合在一起。例如，在图9中，示出了可使用背对背混合接合来接合至第四器件132的作为第N层器件的第五器件132’。使用混合接合，第四器件132和第五器件132’的接合连接件128和128’接合在一起，并且分别设置在衬底106和106’上方的绝缘材料126和126’接合在一起。例如，绝缘材料126和126’包括用于混合接合工艺的接合层。

再次注意，第一混合接合器件130以背对背的结构混合接合至第二混合接合器件130’，即第一混合接合器件130的器件102的背面118b接合至第二混合接合器件130’的器件134的背面119b’。这种背对背接合为混合接合，其中，设置在器件102的背面118b上的衬底106上的绝缘材料126接合(例如，氧化物-氧化物接合)至设置在器件134的背面119b’上的衬底106’上的绝缘材料126’，并且器件102的背面118b上的背面接合连接件128同样地接合(例如，铜-铜接合)至器件134的背面119b’上的背面接合连接件128’。因此，完成的堆叠半导体器件100包括具有以面对面的结构混合接合的两个器件102和104的第一堆叠器件130，以及具有以面对面的结构混合接合的两个器件132和134的第二堆叠器件130’，其中，两个堆叠器件130和130’以背对背的结构混合接合。

器件104、102、134、132和132’交替地以面对面、背对背、面对面、背对背等方式混合接合。可包含这种图案以具有一组器件130和130’、两组器件130和130’或更多。例如，可垂直堆叠的器件104、102、134、132和132’的数量是设计选择的问题。

在一些实施例中，第一至第四器件104、102、134和132混合接合在一起之后，可形成或提供诸如第五器件132’的多个附加的堆叠器件。形成半导体器件100的方法然后包括顺序将多个附加的堆叠器件132’中的每一个混合接合至半导体器件100的顶部器件，其中，多个附加的堆叠器件132’中的第一个混合接合至第四器件132。

器件104、102、134、132和132’中的两个或多个可混合接合在一起，然后，混合接合至一个或多个器件。可选地，器件104、102、134、132和132’可顺序一次一个混合接合至顶部器件。

使用氧化物-氧化物接合和铜-铜接合来混合接合堆叠的器件104、102、134、132和132’。例如，对于图9所示的半导体器件100，在一些实施例中，混合接合方法包括氧化物-氧化物接合第一器件102和第二器件104的正面钝化层111和117、氧化物-氧化物接合第三器件134和第四器件132的正面钝化层111’和117’，并且氧化物-氧化物接合第一器件102和第三器件134的背面钝化层126和126’。在一些实施例中，混合接合方法还包括铜-铜接合第一器件102和第二器件104的正面接合连接件120和122、铜-铜接合第三器件134和第四器件132的正面接合连接件120’和122’，以及铜-铜接合第一器件102和第三器件134的背面接合连接件128和128’。

图9示出了具有奇数个堆叠器件104、102、134、132和132’的结构。根据接合连接件128’的接合图案，顶部器件132’等同于第一层的第一器件104。顶部或第五器件132’背面至背面(背对背)接合至下面的第四器件132且暴露出第五器件132’的正面119a”。可包括且采用诸如接触焊盘144和外部连接件146的外部电连接件来电连接至顶部器件132’，进而电连接至其余的堆叠器件132、134、102和104。在半导体器件100中包括奇数个堆叠器件104、102、134、132和132’的实施例中，接触焊盘144连接至顶部器件132’的互连结构的最上方互连层中的导电部件。

图10示出了具有偶数个堆叠器件104、102、134、132、132’和132”的结构。图10中未再次标示出所有的元件，可参见图9。顶部器件132”包括第N层器件且根据接合连接件128’和128”的接合图案(例如，与第一器件102的接合连接件120和128相似)，顶部器件132”等同于第二层的第一器件102。顶部器件132”面对面地接合至包括第(N-1)层器件的下层器件132’。暴露出位于顶部的第N层器件132”的背面118b”上的背面接合连接件128’。顶部器件132”的背面接合连接件128’不是用于混合接合至垂直堆叠件中的相邻器件，而是诸如通过使用接触焊盘144(其连接至顶部器件132”的背面118b”上的接合连接件128’)和连接至接触焊盘的外部连接件146来用于外部电连接。因此，如图10所示，在半导体器件100’包括偶数个堆叠器件104、102、134、132、132’和132”的实施例中，接触焊盘144可连接至设置在顶部第五器件132”的衬底内的接合连接件128’。

在一些实施例中，最顶部的器件132、132’或132”包括背照式传感器(BIS)器件，以及其他器件104、102、132和134中的至少一个包括诸如专用集成电路(ASIC)器件的逻辑电路。BIS器件可包括诸如通过将杂质离子注入外延层中而形成的光电二极管的光敏区。光敏区可包括PN结光电二极管、PNP光电晶体管、NPN光电晶体管等。BIS器件可包括形成在位于硅衬底上方的外延层中的传感器。在其他实施例中，器件104、102、132、134、132’和132”可包括逻辑电路、模数转换器、数据处理电路、存储电路、偏置电路、基准电路等。

要注意，为了诸如在权利要求中进行引用，在本文中诸如器件、接合连接件等的各种元件被称为“第一”、“第二”、“第三”等。

本发明的实施例包括半导体器件，其包括垂直堆叠的晶圆、管芯或芯片的堆叠件。本发明的实施例还包括制造半导体器件的方法。

本发明的一些实施例的优点包括提供堆叠半导体器件的新方法，其中，在垂直堆叠件中不需要通孔。但是，混合接合焊盘连接件以通孔类型的形式形成在器件的衬底和互连结构中且用于电连接各器件。因此，以较低的成本、提高的工艺时间效率以及较大的产量实现了堆叠多个器件的方法。可在各器件之间实现更多的电接头。面对面和背对背混合接合均用于实现多晶圆和多器件堆叠。此外，在制造工艺流程中易于实施本文描述的结构和方法。

在一些实施例中，一种半导体器件包括第一混合接合器件，其包括第一器件和面对面地混合接合至第一器件的第二器件，第一器件包括具有多个第一接合连接件的第一衬底和设置在第一衬底表面上的第一接合层。半导体器件还包括背对背地接合至第一混合接合器件的第二混合接合器件，第二混合接合器件包括第三器件和面对面地混合接合至第三器件的第四器件。第三器件包括具有多个第二接合连接件的第二衬底和设置在第二衬底表面上的第二接合层。第三器件的多个第二接合连接件连接至第一器件的多个第一接合连接件。第三器件的第二接合层连接至第一器件的第一接合层。

在其他实施例中，一种半导体器件包括第一器件和第二器件，第一器件包括第一正面接合连接件和第一正面接合层，第二器件垂直堆叠在第一器件上方且以面对面的结构混合连接至第一器件。第二器件包括连接至第一正面接合连接件的第二正面接合连接件且还包括接合至第一正面接合层的第二正面接合层。第二器件还包括形成在其衬底中的第一背面接合连接件和形成在衬底的背面上的第一背面接合层。半导体器件包括垂直堆叠在第二器件上方且以背对背的结构混合接合至第二器件的第三器件。第三器件包括形成在其衬底中且接合至第一背面接合连接件的第二背面连接件以及接合至第一背面接合层的第二背面接合层。第三器件还包括第三正面接合连接件和第三正面接合层。半导体器件还包括垂直堆叠在第三器件上方且以面对面的结构接合至第三器件的第四器件。第四器件包括接合至第三正面接合连接件的第四正面接合连接件以及接合至第三正面接合层的第四正面接合层。

在一些实施例中，一种制造半导体器件的方法包括形成第一堆叠器件和形成第二堆叠器件。通过下列步骤形成第一堆叠器件：在第一器件和第二器件的正面上形成正面接合连接件和正面钝化层以及通过将第一器件和第二器件的正面钝化层接合在一起和将第一器件和第二器件的正面接合连接件接合在一起来混合接合第一器件和第二器件。背面接合连接件和背面钝化层形成在第一器件的背面上。通过下列步骤形成第二堆叠器件：在第三器件和第四器件的正面上形成正面接合连接件和正面钝化层以及通过将第三器件和第四器件的正面钝化层接合在一起和将第三器件和第四器件的正面接合连接件接合在一起来混合接合第三器件和第四器件。背面接合连接件和背面钝化层形成在第三器件的背面上。该方法包括通过将第一器件和第三器件的背面钝化层接合在一起和将第一器件和第三器件的背面接合连接件接合在一起来混合接合第一堆叠器件和第二堆叠器件。

上面论述了若干实施例的部件，使得本领域的普通技术人员可以更好地理解本发明的各个方面。本领域的普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域的普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、更换以及改变。

Claims (10)

1.一种半导体器件，包括：

第一混合接合器件，包括第一器件和面对面地混合接合至所述第一器件的第二器件，所述第一器件包括具有多个第一接合连接件的第一衬底和设置在所述第一衬底表面上的第一接合层；以及

第二混合接合器件，背对背地接合至所述第一混合接合器件，所述第二混合接合器件包括第三器件和面对面地混合接合至所述第三器件的第四器件，所述第三器件包括具有多个第二接合连接件的第二衬底和设置在所述第二衬底表面上的第二接合层，其中，所述第三器件的所述多个第二接合连接件连接至所述第一器件的所述多个第一接合连接件，并且，所述第三器件的所述第二接合层连接至所述第一器件的所述第一接合层。

2.根据权利要求1所述的半导体器件，其中，所述第一器件和所述第二器件通过多个第三接合连接件混合接合，所述第三器件和所述第四器件通过多个第四接合连接件混合接合，所述第三接合连接件设置在所述第一器件的最上方互连层中和所述第二器件的最上方互连层中，并且，所述第四接合连接件设置在所述第三器件的最上方互连层中和所述第四器件的最上互连层中。

3.根据权利要求1所述的半导体器件，其中，所述第四器件包括第三衬底，所述第三衬底包括邻近其表面设置的多个第三接合连接件。

4.根据权利要求3所述的半导体器件，还包括：接触焊盘，连接至所述多个第三接合连接件中每一个第三接合连接件。

5.根据权利要求4所述的半导体器件，还包括：连接件，连接至多个所述接触焊盘中的每一个接触焊盘。

6.根据权利要求3所述的半导体器件，其中，所述第四器件包括设置在其表面上的第三接合层，所述半导体器件还包括至少一个第五器件，并且所述至少一个第五器件混合接合至所述多个第三接合连接件和所述第四器件的所述第三接合层。

7.一种半导体器件，包括：

第一器件，包括第一正面接合连接件和第一正面接合层；

第二器件，垂直堆叠在所述第一器件上方并且以面对面的结构混合接合至所述第一器件，所述第二器件包括接合至所述第一正面接合连接件的第二正面接合连接件且包括接合至所述第一正面接合层的第二正面接合层，所述第二器件还包括形成在所述第二器件的衬底中的第一背面接合连接件和形成在所述第二器件的衬底的背面上的第一背面接合层；

第三器件，垂直堆叠在所述第二器件上方且以背对背的结构混合接合至所述第二器件，所述第三器件包括形成在所述第三器件的衬底中且接合至所述第一背面接合连接件的第二背面连接件以及接合至所述第一背面接合层的第二背面接合层，所述第三器件还包括第三正面接合连接件和第三正面接合层；以及

第四器件，垂直堆叠在所述第三器件上方且以面对面的结构混合接合至所述第三器件，所述第四器件包括接合至所述第三正面接合连接件的第四正面接合连接件以及接合至所述第三正面接合层的第四正面接合层。

8.根据权利要求7所述的半导体器件，其中，所述第四器件包括形成在所述第四器件的衬底中的第三背面连接件和第三背面接合层。

9.一种制造半导体器件的方法，所述方法包括：

通过下列步骤形成第一堆叠器件：

在第一器件的正面上和第二器件的正面上均形成正面接合连接件和正面钝化层；

通过将所述第一器件的正面钝化层和所述第二器件的正面钝化层接合在一起和将所述第一器件的正面接合连接件和所述第二器件的正面接合连接件接合在一起来混合接合所述第一器件和所述第二器件；和

在所述第一器件的背面上形成背面接合连接件和背面钝化层；

通过下列步骤形成第二堆叠器件：

在第三器件的正面上和第四器件的正面上形成正面接合连接件和正面钝化层；

通过将所述第三器件的正面钝化层和所述第四器件的正面钝化层接合在一起和将所述第三器件的正面接合连接件和所述第四器件的正面接合连接件接合在一起来混合接合所述第三器件和所述第四器件；和

在所述第三器件的背面上形成背面接合连接件和背面钝化层；以及

通过将所述第一器件的背面钝化层和所述第三器件的背面钝化层接合在一起和将所述第一器件的背面接合连接件和所述第三器件的背面接合连接件接合在一起来混合接合所述第一堆叠器件和所述第二堆叠器件。

10.根据权利要求9所述的方法，其中，形成所述第一器件的所述背面接合连接件或形成所述第三器件的所述背面接合连接件包括：

在所述第一器件的衬底的背面或所述第三器件的衬底的背面中蚀刻沟槽直至到达所述第一器件或所述第三器件的金属互连层；以及

用导电材料填充所述沟槽以形成所述第一器件或所述第三器件的所述背面接合连接件。