TWI464810B - 形成經接合的半導體結構之方法及由該方法所形成之半導體結構 - Google Patents
形成經接合的半導體結構之方法及由該方法所形成之半導體結構 Download PDFInfo
- Publication number
- TWI464810B TWI464810B TW100121505A TW100121505A TWI464810B TW I464810 B TWI464810 B TW I464810B TW 100121505 A TW100121505 A TW 100121505A TW 100121505 A TW100121505 A TW 100121505A TW I464810 B TWI464810 B TW I464810B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor structure
- bonding surface
- bonding
- semiconductor
- dielectric material
- Prior art date
Links
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Description
本發明之實施例一般係關於形成經接合之半導體結構之方法，及使用該等方法形成之所得結構。
兩個或兩個以上半導體結構之三維(3D)整合可對微電子應用產生許多效益。舉例而言，微電子組件之3D整合可使電氣性能及功率消耗得以改善，同時減少器件佔據面積。參見例如P. Garrou等人「The Handbook of 3D Integration」,Wiley-VCH(2008)。
可藉由將一半導體晶粒連接至一或多個其他半導體晶粒(亦即晶粒至晶粒(D2D))、將一半導體晶粒連接至一或多個半導體晶圓(亦即晶粒至晶圓(D2W))、以及將一半導體晶圓連接至一或多個其他半導體晶圓(亦即晶圓至晶圓(W2W))，或其組合來進行半導體結構之3D整合。
通常，個別半導體晶粒或晶圓可相對較薄且難以用加工晶粒或晶圓之設備來處置。因此，所謂「載體」晶粒或晶圓可連接至實際晶粒或晶圓，該等實際晶粒或晶圓中包括運行之半導體器件的主動組件及被動組件。載體晶粒或晶圓通常不包括待形成之半導體器件的任何主動組件或被動組件。該等載體晶粒及晶圓在本文中稱作「載體基板」。載體基板增加晶粒或晶圓之總厚度且有助於藉由用於加工晶粒或與其連接之晶圓中之主動及/或被動組件的加工設備處置晶粒或晶圓，該等晶粒或晶圓將包括欲在上面製造半導體器件的主動組件及被動組件。包括欲在上面製造半導體器件之主動組件及/或被動組件的該等晶粒或晶圓，或在製造製程完成時最終將包括欲在上面製造半導體器件之主動組件及/或被動組件的該等晶粒或晶圓在本文中稱為「器件基板」。
通常使用黏著劑將載體基板連接至器件基板上。亦可使用類似接合方法將一個包括一或多個半導體器件之主動組件及/或被動組件的晶粒或晶圓固定於另一個亦包括一或多個半導體器件之主動組件及/或被動組件的晶粒或晶圓上。
通常用於將一個晶粒或晶圓(例如載體基板)接合至另一個晶粒或晶圓(例如器件基板)上之黏著劑可在用於在晶粒或晶圓中製造一或多個半導體器件之主動組件及/或被動組件的後續加工步驟中存在問題。
本發明之實施例可提供用於形成半導體結構的方法及結構，且更特定言之，用於形成經接合之半導體結構的方法及結構。提供本發明內容以便以簡化形式引入概念選擇，該選擇在本發明之實施例的實施方式中進一步描述。本發明內容不欲識別所主張之標的物的關鍵特徵或基本特徵，亦不欲用於限制所主張之標的物的範疇。
因此，在本發明之一些實施例中，形成經接合之半導體結構的方法包括藉由提供第一半導體結構之接合表面與第二半導體結構之接合表面之間的直接原子鍵或分子鍵使第一半導體結構暫時接合至第二半導體結構。可選擇第一半導體結構，使得在第一半導體結構之第一側上具有主動表面(active surface)且在第一半導體結構之第二、對置側上具有背表面(back surface)，且第一半導體結構包含形成於基板上方之至少一個器件結構。可藉由自第一半導體結構之背表面移除基板之材料而使第一半導體結構之基板變薄。在使第一半導體結構之基板變薄之後可使第一半導體結構之背表面永久接合至第三半導體結構之表面且同時第一半導體結構仍然暫時接合至第二半導體結構。隨後可將第二半導體結構與第一半導體結構分離。
在本發明之其他實施例中，形成半導體結構之方法包括無需在第一半導體結構之接合表面與第二半導體結構之接合表面之間使用黏著劑而使第一半導體結構暫時接合至第二半導體結構。可選擇第一半導體結構，使得在第一半導體結構之第一側上具有主動表面且在第一半導體結構之第二、對置側上具有背表面，且第一半導體結構包含形成於基板上方之至少一個器件結構。可使第一半導體結構之背表面永久接合至第三半導體結構之表面，同時第一半導體結構仍然暫時接合至第二半導體結構。隨後可將第二半導體結構與第一半導體結構分離。
本發明之實施例亦包含包括第一半導體結構及暫時接合至第一半導體結構之第二半導體結構(其間無黏著劑)的半導體結構。第一半導體結構在第一半導體結構之第一側上具有主動表面且在第一半導體結構之第二、對置側上具有背表面。第一半導體結構包含基板及形成於該基板上方之至少一個器件結構。第一半導體結構與第二半導體結構之間的接合能為約1,000 mJ/m2
或1,000 mJ/m2
以下。第三半導體結構永久接合至第一半導體結構之背表面，且第一半導體結構與第三半導體結構之間的接合能為至少約1,200 mJ/m2
。
參考以下本發明之實施例的詳細描述及隨附圖式可更充分瞭解本發明之實施例。
本文提供之圖解並不意謂任何特定材料、器件、系統或方法的實際視圖，而僅為用於描述本發明實施例之理想化表述。
不應認為本文所用之任何標題將如以下申請專利範圍及其法定相等物所界定般限制本發明之實施例的範疇。任何特定標題中所述之概念一般適用於整個說明書通篇之其他部分中。
本文引用許多參考文獻，其全部揭示內容係出於所有目的以此全文引用的方式併入本文中。另外，不考慮本文中如何表徵，不承認任何所引用之參考文獻是關於本文所主張之本發明標的物的先前技術。
如本文所用，術語「半導體結構」意謂且包括用於形成半導體器件的任何結構。半導體結構包括，例如晶粒及晶圓(例如載體基板及器件基板)，以及包括兩個或兩個以上相互三維整合之晶粒及/或晶圓的總成或複合結構。半導體結構亦包括完整製造之半導體器件，以及在製造半導體器件過程中形成之中間結構。
如本文所用，術語「經加工之半導體結構」意謂且包括包含一或多個至少部分成形之器件結構的任何半導體結構。經加工之半導體結構為半導體結構之子集，且所有經加工之半導體結構均為半導體結構。
如本文所用，術語「經接合之半導體結構」意謂且包括包含兩個或兩個以上連接在一起之半導體結構的任何結構。經接合之半導體結構為半導體結構之子集，且所有經接合之半導體結構均為半導體結構。此外，包括一或多個經加工之半導體結構的經接合之半導體結構亦為經加工之半導體結構。
如本文所用，術語「器件結構」意謂且包括經加工之半導體結構之任何部分，該經加工之半導體結構包括或界定欲形成於半導體結構上或半導體結構中之半導體器件的至少一部分主動組件或被動組件。舉例而言，器件結構包括積體電路(諸如電晶體、轉換器、電容器、電阻器、導電線路、導電通孔及導電接觸墊)之主動組件及被動組件。
如本文所用，術語「穿晶圓互連件」或「TWI」意謂且包括延伸穿過第一半導體結構之至少一部分的任何導電通孔，其用於在第一半導體結構與第二半導體結構之間跨越第一半導體結構與第二半導體結構之間之界面提供結構性互連及/或電互連。在此項技術中穿晶圓互連件亦稱為其他術語，諸如「貫穿矽通孔」、「貫穿基板通孔」、「貫穿晶圓通孔」，或該等術語之縮寫，諸如「TSV」或「TWV」。TWI通常在一般與半導體結構之大體上平坦的主要表面垂直的方向上(亦即在與「Z」軸平行之方向上)延伸穿過半導體結構。
如本文所用，當關於經加工之半導體結構使用時，術語「主動表面」意謂且包括經加工之半導體結構的暴露之主要表面，該經加工之半導體結構已經加工或待加工以在經加工之半導體結構之暴露的主要表面中及/或暴露的主要表面上形成一或多個器件結構。
如本文所用，當關於經加工之半導體結構使用時，術語「背表面」意謂且包括經加工之半導體結構的暴露之主要表面，該表面在經加工之半導體結構上半導體結構之主動表面的對置側上。
如本文所用，術語「III-V半導體材料」意謂且包括主要包含來自週期表第IIIA族之一或多種元素(B、Al、Ga、In及Tl)及來自週期表第VA族之一或多種元素(N、P、As、Sb及Bi)的任何材料。
如本文所用，在關於材料或結構使用時，術語「熱膨脹係數」意謂在室溫下該材料或結構之平均線性熱膨脹係數。
本發明之實施例包含用於形成半導體結構的方法及結構，且更特定言之，包括經接合之半導體結構的半導體結構，及形成該等經接合之半導體結構的方法。本發明之方法及結構之實施例可用於各種目的，諸如用於3D整合製程及用於形成3D整合式結構。
下文參考圖1A-1E描述本發明之例示實施例。圖1A說明經加工之半導體結構100。經加工之半導體結構100可包括許多器件結構104。器件結構104形成於基板106中及/或形成於基板106上方。基板106可包含一或多種材料。該等材料可包含例如半導體材料，諸如矽(Si)、鍺(Ge)、III-V半導體材料等。此外，基板106可包含半導體材料之單晶或半導體材料之磊晶層。在其他實施例中，基板106可包含一或多種介電材料，諸如氧化物(例如二氧化矽(SiO2
)或氧化鋁(Al2
O3
))、氮化物(例如氮化矽(Si3
N4
)或氮化硼(BN))等。
如圖1A中所示，器件結構104包括複數個TWI 105。各TWI 105可包含一般為柱狀(例如圓柱狀)之結構，其包含諸如一或多種金屬或金屬合金之導電材料。各TWI 105亦可包含多層或多區域結構，其包括例如過渡區、障壁區、導電區等，該等區各自可包含不同材料。經加工之半導體結構100包括主動表面108及背表面110。經加工之半導體結構100之背表面110可包含基板106之大體上平坦、暴露之主要表面。經加工之半導體結構100之主動表面108可包含介電材料109，諸如氧化物(例如二氧化矽(SiO2
)或氧化鋁(Al2
O3
))、氮化物(例如氮化矽(Si3
N4
)或氮化硼(BN))等。
圖1B說明經接合之半導體結構120，其可藉由將圖1A之經加工之半導體結構100暫時接合至另一半導體結構122而形成。半導體結構122可包含例如載體基板。舉例而言，半導體結構122可包含半導體材料，諸如矽(Si)、鍺(Ge)、III-V半導體材料等。半導體結構122視情況可包含半導體材料之單晶或半導體材料之磊晶層。在其他實施例中，半導體結構122可包含一或多種介電材料，諸如氧化物(例如二氧化矽(SiO2
)或氧化鋁(Al2
O3
))、氮化物(例如氮化矽(Si3
N4
)、氮化硼(BN)或氮化鋁(AlN))等。半導體結構122可包含經選擇之材料以使所展現之熱膨脹係數至少實質上等於由圖1A之半導體結構100所展現之熱膨脹係數(例如在由半導體結構100所展現之熱膨脹係數的約百分之二十(20%)之內)。
繼續參考圖1B，可藉由在經加工之半導體結構100之接合表面與半導體結構122之接合表面之間沿其間的接合界面126提供直接原子鍵或分子鍵而使經加工之半導體結構100暫時直接接合至半導體結構122。換言之，在經加工之半導體結構100(圖1A)與半導體結構122之間無需使用黏著劑或任何其他中間接合材料可使經加工之半導體結構100暫時直接接合至半導體結構122。經加工之半導體結構100與半導體結構122之間之原子鍵或分子鍵的性質將視經加工之半導體結構100及半導體結構122各自之材料組成而定。因此，根據一些實施例，在例如氧化矽及氧化鍺中之至少一者與矽、鍺、氧化矽及氧化鍺中之至少一者之間可提供直接原子鍵或分子鍵。
藉助於實例且在無限制之情況下，半導體結構100之主動表面108可包含氧化物材料(例如二氧化矽(SiO2
))，且半導體結構122可至少實質上包含相同氧化物材料(例如二氧化矽(SiO2
))。在該等實施例中，可使用氧化矽-氧化矽表面直接接合製程使半導體結構100之主動表面108接合至半導體結構122之接合表面124。
接合強度可定義為經接合之半導體結構經受外部負載所致界面分層的能力。接合強度可藉由比接合(表面)能來表徵。接合能亦可定義為經接合之半導體結構之兩個接合表面的平均比表面能(指定符號γ)且等於分離兩個經接合之表面所需能量，亦即，其中γ=1/2nEb
，其中n為單位面積上形成之接合數(接合密度)且Eb
為各接合之能量。
量測接合強度之常用方法在恆定楔入條件下使用雙懸臂樑測試幾何學。將厚度為h之楔形物插在厚度為t之兩個晶圓之間的接合界面處以使裂縫長度為L之區域解除接合。隨後使用以下簡單公式計算表面能：
關於此常用方法之其他資訊可見於以下出版物：Maszara等人，J. Appl. Phys.,64,4943(1988)及Tong等人，Semiconductor Wafer Bonding: Science and technology，第27頁，Wiley,New York(1999)。
半導體結構100之主動表面108與半導體結構122之接合表面124之間所建立之直接暫時接合可產生介於約10mJ/m2
與約1,000 mJ/m2
之間的半導體結構100之主動表面108與半導體結構122之接合表面124之間的接合能。更特定言之，半導體結構100之主動表面108與半導體結構122之接合表面124之間所建立之直接暫時接合可產生介於約300 mJ/m2
與約700 mJ/m2
之間的半導體結構100之主動表面108與半導體結構122之接合表面124之間的接合能。
在一些實施例中，可藉由形成各具有相對光滑表面的經加工之半導體結構100之主動表面108與半導體結構122之接合表面124，且隨後使主動表面108與接合表面124鄰接在一起且在退火製程期間保持主動表面108與接合表面124之間的接觸來建立半導體結構100之主動表面108與半導體結構122之接合表面124之間之直接暫時接合。
舉例而言，可形成均方根表面粗糙度(RRMS
)各為約2奈米(2.0 nm)或2奈米以下、約1奈米(1.0 nm)或1奈米以下、或甚至約四分之一奈米(0.25 nm)或四分之一奈米以下的半導體結構100之主動表面108及半導體結構122之接合表面124。在一些實施例中，可形成均方根表面粗糙度(RRMS
)各介於約四分之一奈米(0.25 nm)與約2奈米(2.0 nm)之間、或甚至介於約二分之一奈米(0.5 nm)與約1奈米(1.0 nm)之間的半導體結構100之主動表面108及半導體結構122之接合表面124。
退火製程可包含在燃燒爐中在約攝氏一百度(100℃)與約攝氏四百度(400℃)之間之溫度下加熱半導體結構100及半導體結構122並持續約2分鐘(2 min)與約15小時(15 hr)之間的時間。
如上所述，使用機械拋光製程及化學蝕刻製程中之至少一者，可形成各相對光滑的半導體結構100之主動表面108及半導體結構122之接合表面124。舉例而言，可使用化學機械拋光(CMP)製程使半導體結構100之主動表面108及半導體結構122之接合表面124中之每一者平坦化及/或降低其表面粗糙度。
半導體結構100之主動表面108及半導體結構122之接合表面124中之至少一者可先經活化以增加半導體結構100之主動表面108與半導體結構122之接合表面124之間的接合能，隨後沿其間之接合界面126建立直接暫時接合。換言之，可先選擇性地改變半導體結構100之主動表面108及半導體結構122之接合表面124中之至少一者的表面化學，隨後再在其間建立暫時直接接合。可改變表面化學，以將半導體結構100之主動表面108與半導體結構122之接合表面124之間之界面處的接合能選擇性地調整至本文所提及之範圍內。作為非限制性實例，可使用電漿活化製程來活化半導體結構100之主動表面108及半導體結構122之接合表面124中之至少一者。可根據以下條件在電漿腔室中進行電漿活化處理：
- 氧氣、氮氣、氬氣或氦氣之氣體流動在0與100 sccm之間(例如50與75 sccm之間)；
- 功率在25與2500瓦特之間(例如150與1000瓦特之間)；
- 壓力在20與200毫托(mTorr)之間(例如50與100毫托之間)；及
- 暴露時間在5秒與5分鐘之間(例如10秒與60秒之間)。
在一些實施例中，經加工之半導體結構100及半導體結構122中僅一者可經受如上所述之表面活化製程，且另一者可能不經受表面活化製程，從而選擇性調適經加工之半導體結構100與半導體結構122之間的接合能及/或減小在其間無意中形成永久接合的可能性。
此外，在退火製程之前，可使經加工之半導體結構100之主動表面108及半導體結構122之接合表面124中之至少一者經受一或多個清潔製程。舉例而言，主動表面108及接合表面124可經清潔以移除有機污染物及/或離子污染物。在主動表面108及接合表面124包含並非氧化物但易受氧化之材料的實施例中，主動表面108及接合表面124可經受氧化物剝離製程。
作為非限制性實例，可將經加工之半導體結構100及半導體結構122浸泡於去離子(DI)水中，隨後可在約攝氏50度(50℃)與約攝氏80度(80℃)之間之溫度下將其浸洗於1:1:5氫氧化銨(NH4
OH)、過氧化氫(H2
O2
)及水(H2
O)之溶液中並持續約1分鐘(1 min)與約15分鐘(15 min)之間。此第一清潔製程可導致在所處理之表面上形成薄二氧化矽層。隨後可將經加工之半導體結構100及半導體結構122送回至去離子(DI)水浴中，隨後可在約攝氏20度(20℃)與約攝氏30度(30℃)之間之溫度下將其浸入1:50的氫氟酸(HF)及水(H2
O)之溶液中並持續約10秒(10 sec)與約5分鐘(5 min)之間。此清潔製程可移除第一清潔製程所形成之任何二氧化矽層，以及一些離子污染物。隨後可將經加工之半導體結構100及半導體結構122送回至去離子(DI)水浴中，隨後可在約攝氏50度(50℃)與約攝氏80度(80℃)之間之溫度下將其浸入1:1:6的鹽酸(HCl)、過氧化氫(H2
O2
)及水(H2
O)之溶液中並持續約1分鐘(1 min)與約15分鐘(15 min)之間。此清潔製程可移除任何殘餘離子污染物(例如金屬離子)。
在一些實施例中，經加工之半導體結構100及半導體結構122中僅一者可經受如上所述之清潔製程，且另一者可能不經受清潔製程，從而減小在其間無意中形成永久接合的可能性。
在其他實施例中，使用如下文參考圖3及圖4所述之方法可在經加工之半導體結構100之主動表面108與半導體結構122之接合表面124之間建立直接暫時接合。在參考圖3及圖4所述之方法中，可在經加工之半導體結構100之主動表面108與半導體結構122之接合表面124之間形成經接合之界面區域，且該經接合之界面區域經選擇小於經加工之半導體結構100之主動表面108與半導體結構122之接合表面124之間沿其間之接合界面126的總區域。經接合之界面區域定義為經加工之半導體結構100與半導體結構122之間的區域，其上方存在直接原子鍵及/或分子鍵。
舉例而言，可選擇性形成經加工之半導體結構100之主動表面108與半導體結構122之接合表面124之間的經接合之界面區域以使其小於經加工之半導體結構100之主動表面108與半導體結構122之接合表面124之間沿其間之接合界面126的總區域的約百分之八十(80%)、小於總區域的約百分之五十(50%)、或甚至小於總區域的約百分之二十(20%)。
為減小經加工之半導體結構100與半導體結構122之間的經接合之界面區域，可在經加工之半導體結構100之主動表面108及半導體結構122之接合表面124中之至少一者中或至少一者上方形成複數個凹部。舉例而言，圖3說明半導體結構122上形成之複數個凹部130。可藉由圖案化半導體結構122或半導體結構122上提供之材料而形成凹部130。舉例而言，可在半導體結構122上方形成介電材料128(例如，諸如二氧化矽(SiO2
)之氧化物材料層)，且可使用遮罩及蝕刻製程使介電材料128圖案化以在介電材料128中形成凹部130。可使用此項技術中已知之光微影製程在介電材料128上方形成經圖案化之遮罩層。經圖案化之遮罩層可包括孔，該等孔所穿過之位置為想要在下層介電材料128中形成凹部130的位置。隨後，可使用濕式化學蝕刻製程或乾式反應性離子蝕刻製程使暴露穿過上覆圖案化遮罩層中之孔之介電材料128經受蝕刻劑。
視情況亦可在經加工之半導體結構100之主動表面108中或其上形成凹部(諸如半導體結構122上之凹部130)。
參看圖4，在半導體結構122之接合表面124及經加工之半導體結構100之主動表面108之一者或兩者中或其上形成凹部130之後，可在經加工之半導體結構100之主動表面108與半導體結構122之接合表面124之間建立直接暫時接合，如先前關於圖3所述。如圖4中所示，經加工之半導體結構100與半導體結構122之間之經接合之界面區域為如下區域，在其上方介電材料128鄰接經加工之半導體結構100之主動表面108(該區域未由凹部130佔據)。
如圖4中所示，在一些實施例中，經加工之半導體結構100之主動表面108可包括暴露之導電器件特徵104'(例如接合墊、跡線等)。該等導電器件特徵104'可包含例如金屬材料(亦即金屬或金屬合金)。在該等實施例中，複數個凹部130可形成圖案，該圖案經選擇以包含導電器件特徵104'之圖案的鏡像。因此，在經加工之半導體結構100與半導體結構122之間建立暫時接合時可使凹部130與導電器件特徵104'對準。在經加工之半導體結構100與半導體結構122之間建立之接合可包含在經加工之半導體結構100之主動表面108處圍繞導電器件特徵104'的半導體結構122之介電材料128與經加工之半導體結構100之介電材料109之間的直接原子鍵或分子鍵。
在該等實施例中，在接合製程期間，導電器件特徵104'之材料可能不會以任何顯著方式與半導體結構122接觸，因而可防止導電器件特徵104'氧化及/或出現其他形式之特性降解，而這些現象在其他情況下在使經加工之半導體結構100與半導體結構122接合時可能發生。
在其他實施例中，使用如下文參考圖5至圖7所述之方法可在經加工之半導體結構100之主動表面108與半導體結構122之接合表面124之間建立直接暫時接合。
在參考圖5至圖7所述之方法中，如參考圖3及圖4所述之方法中，可在經加工之半導體結構100之主動表面108與半導體結構122之接合表面124之間形成經接合之界面區域，該經接合之界面區域經選擇小於經加工之半導體結構100之主動表面108與半導體結構122之接合表面124之間沿其間之接合界面126的總區域。此外，如關於圖3及圖4所述，可在經加工之半導體結構100之主動表面108及半導體結構122之接合表面124中之至少一者中或至少一者上方形成複數個凹部130以減小經加工之半導體結構100與半導體結構122之間的經接合之界面區域。舉例而言，圖5說明半導體結構122上形成之凹部130。如先前關於圖3所述可形成凹部130。視情況亦可在經加工之半導體結構100之主動表面108中或其上形成凹部(諸如半導體結構122上之凹部130)。
如圖5中所示，可在半導體結構122之接合表面124上之凹部130之外的區域上，在介電材料128上方提供另一介電材料129。可在形成凹部130之前在介電材料128上方提供介電材料129。換言之，可在半導體結構122之接合表面124上，在介電材料128上方提供(例如沈積)介電材料129，且可穿過介電材料129及至少一部分介電材料128形成複數個凹部130。在其他實施例中，可在形成凹部130之後在介電材料128上方提供介電材料129。在該等實施例中，可僅在凹部130之外之介電材料128之表面上方而非在凹部130之內之介電材料128之表面上方提供介電材料129。
在一些實施例中，可選擇包含高溫介電材料之介電材料128，且可選擇包含低溫介電材料之介電材料129。如本文所用，術語「低溫介電材料」意謂且包括在加熱至低於攝氏四百度(400℃)之已知溫度時將經歷降解、分解及放氣中之至少一者的任何介電材料。如本文所用，術語「高溫介電材料」意謂且包括在加熱至攝氏四百度(400℃)時不會經歷任何降解、分解及放氣的任何介電材料。
作為非限制性實例，高溫介電材料128可包含氧化物(例如二氧化矽(SiO2
)或氧化鋁(Al2
O3
))或氮化物(例如氮化矽(Si3
N4
)、氮化硼(BN)或氮化鋁(AlN))。
作為非限制性實例，低溫介電材料129可包含正矽酸四乙酯(TEOS)或聚合物材料。
如圖6中所示，亦可在經加工之半導體結構100'之主動表面108之一或多個區域上方提供低溫介電材料129。舉例而言，如先前所提及，在一些實施例中，經加工之半導體結構100之主動表面108可包括暴露之導電器件特徵104'(例如接合墊、跡線等)。在該等實施例中，可使用遮罩及蝕刻製程使低溫介電材料129圖案化以在介電材料129及128中形成凹部104'。可使用此項技術中已知之光微影製程在介電材料129上方形成經圖案化之遮罩層。經圖案化之遮罩層可包括孔，該等孔所穿過之位置為想要在下層介電材料129及128中形成凹部104'的位置。隨後，可使用濕式化學蝕刻製程或乾式反應性離子蝕刻製程使暴露穿過上覆圖案化遮罩層中之孔之介電材料129及128經受蝕刻劑。如圖6中所示，介電材料129及128不以任何顯著方式覆蓋所暴露之導電器件特徵104'。
參看圖7，在半導體結構100之主動表面108及半導體結構122之接合表面124中之至少一者上方提供低溫介電材料129之後，且在半導體結構122之接合表面124及經加工之半導體結構100之主動表面108之一者或兩者中或其上形成凹部130之後，可在經加工之半導體結構100之主動表面108與半導體結構122之接合表面124之間建立直接暫時接合，如先前關於圖3所述。如圖7中所示，經加工之半導體結構100與半導體結構122之間之經接合之界面區域為如下區域，在其上方介電材料128鄰接經加工之半導體結構100之主動表面108(亦即，該區域未由凹部130佔據)。
如先前關於圖3及圖4所述，複數個凹部130可形成圖案，該圖案經選擇以包含導電器件特徵104'之圖案的鏡像。因此，在經加工之半導體結構100與半導體結構122之間建立暫時接合時可使凹部130與導電器件特徵104'對準。在經加工之半導體結構100與半導體結構122之間建立之接合可包含在半導體結構122之低溫介電材料129與經加工之半導體結構100之低溫介電材料109之間的直接原子鍵或分子鍵。在該等實施例中，在接合製程期間，導電器件特徵104'之材料可能不會以任何顯著方式與半導體結構122接觸，因而可防止導電器件特徵104'氧化及/或出現其他形式之特性降解，而這些現象在其他情況下在使經加工之半導體結構100與半導體結構122接合時可能發生。
在使半導體結構122暫時接合至經加工之半導體結構100時，可將半導體結構122及經加工之半導體結構100加熱至少至已知溫度，在該溫度下低溫介電材料129將經歷降解、分解及放氣中之至少一者。因此，在接合製程期間低溫介電材料129將降解、分解及/或放氣，其可導致在半導體結構122與經加工之半導體結構100之間形成比不存在該降解、分解及/或放氣時將另外產生的接合相對較弱之接合。該較弱之暫時接合可有助於後續分離半導體結構122與經加工之半導體結構100，如下文進一步詳細描述。
往回參看圖1C，在半導體結構122暫時接合至經加工之半導體結構100之後，可使經加工之半導體結構100之基板106變薄以形成另一半導體結構140。可藉由例如自基板106之背表面110移除基板106之材料而使基板106變薄。可使用機械拋光製程及化學蝕刻製程中之至少一者自基板106之背表面110中移除材料。舉例而言，可使用化學機械拋光(CMP)製程自背表面110移除基板106之材料。
如圖1C中所示，經加工之半導體結構100可包括部分地延伸穿過基板106之TWI 105，且可使基板106在TWI 105暴露穿過經加工之半導體結構100之基板106之背表面110之處變薄。
圖1D說明另一半導體結構160，其可藉由在圖1C之半導體結構140與另一經加工之半導體結構170之間形成永久接合而製造。在半導體結構140與半導體結構170之間沿其間之接合界面所建立之永久接合可產生至少約1,200 mJ/m2
的半導體結構140與半導體結構170之間的接合能。更特定言之，在半導體結構140與半導體結構170之間所建立之永久接合可產生介於約1,600 mJ/m2
與約3,000 mJ/m2
之間的半導體結構140與半導體結構170之間的接合能。
經加工之半導體結構170可大體上類似於圖1A之經加工之半導體結構100，且可包括在基板176中及/或其上方形成之許多器件結構174，不過經加工之半導體結構170之類型及/或設計可能不同於經加工之半導體結構100之類型及/或設計。基板176可包含半導體材料，諸如任何先前關於圖1A之基板106所述者。經加工之半導體結構170亦可包含金屬結構175，其可經結構耦接及/或電耦接至半導體結構140之TWI 105。金屬結構175可包含導電墊、跡線、線路等一或多者。此外，金屬結構175可包含多層或多區域結構，其包括例如過渡區、障壁區、導電區等，該等區各自可包含不同材料。
在一些實施例中，TWI 105與金屬結構175可包含相同材料(例如金屬或金屬合金，諸如銅基合金)，且在TWI 105與金屬結構175之間可建立金屬-金屬接合。舉例而言，可使用金屬-金屬熱壓接合製程來形成TWI 105與金屬結構175之間的接合。在該等方法中，可在半導體結構140與經加工之半導體結構170之間施加壓力，同時加熱半導體結構140及經加工之半導體結構170。壓力及熱之組合導致在TWI 105與金屬結構175之間形成金屬-金屬接合。舉例而言，可在半導體結構140與經加工之半導體結構170之間施加約0.14 MPa與約1.43 MPa之間的壓力，同時將半導體結構140及經加工之半導體結構170加熱至約200℃與約400℃之間的溫度。為避免接合製程期間發生氧化，可在諸如氮氣與以體積計介於約百分之四(4%)與約百分之十(10%)之間之氫氣之混合物的還原氛圍中進行接合製程。
在一些實施例中，TWI 105與金屬結構175可包含相同材料(例如金屬或金屬合金，諸如銅基合金)，且在TWI 105與金屬結構175之間可建立金屬-金屬接合。舉例而言，可使用金屬-金屬非熱壓接合製程來形成TWI 105與金屬結構175之間的接合。在該等方法中，在半導體結構140與經加工之半導體結構170之間不施加外壓力。此外，可在室溫及大氣壓下進行非熱壓接合。
另外，可藉由使介電材料178接合至半導體結構100之基板106而使半導體結構140永久接合至經加工之半導體結構170。介電材料178可包含(例如)氧化物(例如二氧化矽(SiO2
)或氧化鋁(Al2
O3
))、氮化物(例如氮化矽(Si3
N4
)、氮化硼(BN)或氮化鋁(AlN))等。
圖1C之半導體結構140與經加工之半導體結構170永久接合之後，可自圖1D之半導體結構160中移除暫時接合至半導體結構100之半導體結構122，以形成圖1E中所示之半導體結構180。可藉由例如在半導體結構122與半導體結構160之其餘部分之間提供機械力而自半導體結構160中移除半導體結構122(圖1D)。
舉例而言，可在半導體結構122與半導體結構160之其餘部分之間施加旋轉扭矩。為在半導體結構122與半導體結構160之其餘部分之間施加該旋轉扭矩，可將第一夾盤器件連接至半導體結構122且可將第二夾盤器件連接至半導體結構160之其餘部分，且可藉由在第一夾盤器件與第二夾盤器件之間施加旋轉扭矩而在半導體結構122與半導體結構160之其餘部分之間施加扭矩。在此項技術中已知該等夾盤器件及設備。
作為其他非限制性實施例，可在半導體結構122與半導體結構160之其餘部分之間插入葉片，可在半導體結構122與半導體結構160之其餘部分之間引導高壓流體噴射，或可對半導體結構160施加彎曲力以分離半導體結構122與半導體結構160之其餘部分。
在上文關於圖1A至1E所述之本發明實施例中，TWI 105在經加工之半導體結構100與另一經加工之半導體結構170接合之前即存在於經加工之半導體結構100中。在本發明之其他實施例中，在至少一個經加工之半導體結構接合至至少一個其他經加工之半導體結構之後可穿過至少一個經加工之半導體結構形成TWI。下文參考圖2A至圖2E描述該等方法之實例。
圖2A說明經加工之半導體結構200，其包括許多器件結構204。器件結構204形成於基板206中及/或其上方。基板206可包含例如一或多種半導體材料，諸如矽(Si)、鍺(Ge)、III-V半導體材料等。此外，基板206可包含半導體材料之單晶或半導體材料之磊晶層。在其他實施例中，基板206可包含一或多種介電材料，諸如氧化物(例如二氧化矽(SiO2
)或氧化鋁(Al2
O3
))、氮化物(例如氮化矽(Si3
N4
)、氮化硼(BN)或氮化鋁(AlN))等。
如圖2A中所示，在製造過程中此時器件結構204不包括TWI(諸如圖1A之TWI 105)。經加工之半導體結構200包括主動表面208及背表面210。經加工之半導體結構200之背表面210可包含基板206之大體上平坦、暴露之主要表面。經加工之半導體結構200之主動表面208可包含一或多種介電材料209，諸如氧化物(例如二氧化矽(SiO2
)或氧化鋁(Al2
O3
))、氮化物(例如氮化矽(Si3
N4
)、氮化硼(BN)或氮化鋁(AlN))等。
圖2B說明經接合之半導體結構220，其可藉由將圖2A之經加工之半導體結構200暫時接合至另一半導體結構222而形成。半導體結構222可包含例如載體基板。舉例而言，半導體結構222可包含半導體材料，諸如矽(Si)、鍺(Ge)、III-V半導體材料等。半導體結構222視情況可包含半導體材料之單晶或半導體材料之磊晶層。在其他實施例中，半導體結構222可包含一或多種介電材料，諸如氧化物(例如二氧化矽(SiO2
)或氧化鋁(Al2
O3
))、氮化物(例如氮化矽(Si3
N4
)、氮化硼(BN)或氮化鋁(AlN))等。半導體結構222可包含經選擇之材料以使所展現之熱膨脹係數至少實質上等於由圖2A之半導體結構200所展現之熱膨脹係數(例如在由半導體結構100所展現之熱膨脹係數的約百分之二十(20%)之內)。
繼續參考圖2B，可使用本文先前關於使圖1A之經加工之半導體結構100暫時直接接合至圖1B之半導體結構122所述之任何方法使經加工之半導體結構200暫時直接接合至半導體結構222。舉例而言，可使用本文關於圖1B及圖3至圖7所述之任何方法使經加工之半導體結構200接合至半導體結構222。
在本發明之其他實施例中，退火製程可包含在燃燒爐中在約攝氏一百度(100℃)與約攝氏八百度(800℃)之間之溫度下、或在約攝氏一百度(100℃)與約攝氏四百度(400℃)之間之溫度下加熱半導體結構200及半導體結構222並持續約2分鐘(2 min)與約15小時(15 h)之間的時間。
如圖2C中所示，在半導體結構222暫時接合至經加工之半導體結構200之後，可使經加工之半導體結構200之基板206變薄以形成另一半導體結構240。可藉由例如自基板206之背表面210移除基板206之材料而使基板206變薄。可使用機械拋光製程及化學蝕刻製程中之至少一者自基板206之背表面210中移除材料。舉例而言，可使用化學機械拋光(CMP)製程自背表面210移除基板206之材料。
圖2D說明另一半導體結構260，其可藉由在圖2C之半導體結構240與另一經加工之半導體結構270之間形成永久接合而形成。在半導體結構240與半導體結構270之間沿其間之接合界面所建立之永久接合可產生至少約1,200 mJ/m2
的半導體結構240與半導體結構270之間的接合能。更特定言之，在半導體結構240與半導體結構270之間所建立之永久接合可產生介於約1,600 mJ/m2
與約3,000 mJ/m2
之間的半導體結構240與半導體結構270之間的接合能。
經加工之半導體結構270可大體上類似於圖2A之經加工之半導體結構200，且可包括在基板276中及/或其上方形成之許多器件結構274。基板276可包含半導體材料，諸如任何先前關於圖2A之基板206所述者。經加工之半導體結構270亦可包含金屬結構275。金屬結構275可包含導電墊、跡線、線路等一或多者。此外，金屬結構275可包含多層或多區域結構，其包括例如過渡區、障壁區、導電區等，該等區各自可包含不同材料。
可藉由使介電材料278(圖2E)接合至半導體結構200之基板206而使半導體結構240永久接合至經加工之半導體結構270。介電材料278可包含例如氧化物(例如二氧化矽(SiO2
)或氧化鋁(Al2
O3
))或氮化物(例如氮化矽(Si3
N4
)、氮化硼(BN)、氮化鋁(AlN))等一或多者。
圖2C之半導體結構240與經加工之半導體結構270永久接合之後，可形成穿過半導體結構200且達至金屬結構275的TWI 205。舉例而言，可藉由蝕刻或雷射切除而形成穿過半導體結構200達至金屬結構275之通孔。隨後可使用一或多種電鍍製程(例如無電極電鍍製程及/或電解電鍍製程)在通孔內及金屬結構275上及上方提供一或多種導電材料，從而形成待與金屬結構275結構互連及電互連之TWI 205。
圖2C之半導體結構240與經加工之半導體結構270永久接合之後，可自圖2D之半導體結構260中移除暫時接合至半導體結構200之半導體結構222以形成圖2E中所示之半導體結構280。可使用例如先前關於圖1E所述之方法自半導體結構260中移除半導體結構222。
本發明之實施例可用於任何類型半導體結構之3D整合中，包括晶粒至晶粒(D2D)整合、晶粒至晶圓(D2W)、晶圓至晶圓(W2W)整合或該等整合製程之組合。
舉例而言，在晶粒至晶圓(D2W)整合製程中，可將經加工之半導體晶圓暫時直接接合至載體基板晶圓上，如本文先前關於後續處置及加工經加工之半導體晶圓所描述。隨後可將經加工之半導體晶圓與載體基板晶圓分離且黏著(mount)於膠帶上。隨後可將經加工之半導體晶圓切塊以形成黏著於膠帶上之個別晶粒，接著可在正確操作下對該等晶粒進行測試。隨後可挑選良裸晶粒(KGD)並使用如本文先前所述之永久接合方法將其永久接合至另一經加工之半導體晶圓上。
在晶粒至晶圓(D2W)整合製程之另一實例中，可將良裸晶粒(KGD)暫時直接接合至載體基板晶圓上，如本文先前關於後續處置及加工(例如變薄及/或形成TWI)良裸晶粒同時將其黏著於載體基板晶圓上所描述。隨後可將經加工之良裸晶粒永久接合至另一經加工之半導體晶圓上，同時載體基板晶圓仍然接合至位於該另一經加工之半導體晶圓之對置側上的良裸晶粒上。可將良裸晶粒(及與其永久接合之另一經加工之半導體晶圓)與載體基板晶圓分離。
下文描述本發明之非限制性實施例之其他實例。
實施例1：一種形成經接合之半導體結構的方法，其包含：藉由提供第一半導體結構之接合表面與第二半導體結構之接合表面之間的直接原子鍵或分子鍵使第一半導體結構暫時接合至第二半導體結構；選擇第一半導體結構，使得在第一半導體結構之第一側上具有主動表面且在第一半導體結構之第二、對置側上具有背表面，且第一半導體結構包含形成於基板上方之至少一個器件結構；藉由自第一半導體結構之背表面移除基板之材料而使第一半導體結構之基板變薄；在使第一半導體結構之基板變薄之後可使第一半導體結構之背表面永久接合至第三半導體結構之表面且同時第一半導體結構仍然暫時接合至第二半導體結構；及將第二半導體結構與第一半導體結構分離。
實施例2：實施例1之方法，其進一步包含選擇第一半導體結構以使其包括至少一個穿晶圓互連件，且其中使第一半導體結構之基板變薄包含使至少一個穿晶圓互連件之至少一部分穿過第一半導體結構之背表面暴露，且其中使第一半導體結構之背表面永久接合至第三半導體結構之表面包含使至少一個穿晶圓互連件與第三半導體結構之至少一個導電結構進行電互連。
實施例3：實施例1之方法，其進一步包含在第一半導體結構之背表面永久接合至第三半導體結構之表面之後形成穿過第一半導體結構之至少一個穿晶圓互連件且使該至少一個穿晶圓互連件與第三半導體結構之至少一個導電結構進行電互連。
實施例4：實施例1至3中任一項之方法，其中使第一半導體結構暫時接合至第二半導體結構包含無需在第一半導體結構與第二半導體結構之間使用黏著劑而使第一半導體結構暫時接合至第二半導體結構。
實施例5：實施例1至4中任一項之方法，其中提供第一半導體結構之接合表面與第二半導體結構之接合表面之間的直接原子鍵或分子鍵包含提供氧化矽、氮化矽及氧化鍺中之至少一者與矽、鍺、氧化矽、氮化矽及氧化鍺中之至少一者之間的直接原子鍵或分子鍵。
實施例6：實施例1至5中任一項之方法，其中使第一半導體結構暫時接合至第二半導體結構包含：形成表面粗糙度各為約2奈米(2 nm)或2奈米以下的第一半導體結構之接合表面及第二半導體結構之接合表面；使第一半導體結構之接合表面鄰接第二半導體結構之接合表面；及使第一半導體結構之接合表面與第二半導體結構之接合表面保持在約攝氏二百度(200℃)與約攝氏四百度(400℃)之間之溫度下持續約2分鐘(2 min)與約15小時(15 h)之間的時間。
實施例7：實施例6之方法，其進一步包含在第一半導體結構之接合表面與第二半導體結構之接合表面之間保持約0.14 MPa與約1.43 MPa之間的壓力，同時保持第一半導體結構之接合表面與第二半導體結構之接合表面處於約攝氏二百度(200℃)與約攝氏四百度(400℃)之間之溫度下持續約2分鐘(2 min)與約15小時(15 h)之間的時間。
實施例8：實施例6或實施例7之方法，其進一步包含在使第一半導體結構之接合表面鄰接第二半導體結構之接合表面之前活化第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者。
實施例9：實施例1至5中任一項之方法，其中使第一半導體結構暫時接合至第二半導體結構包含：在第一半導體結構之接合表面與第二半導體結構之接合表面之間形成經接合之界面區域，該經接合之界面區域為第一半導體結構之接合表面與第二半導體結構之接合表面之間沿其間之接合界面的總區域的約百分之八十(80%)或百分之八十以下。
實施例10：實施例9之方法，其進一步包含在第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者中形成複數個凹部。
實施例11：實施例10之方法，其中在第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者中形成複數個凹部包含：在第一半導體結構之接合表面及第二半導體結構之接合表面中之一者上形成呈圖案之複數個凹部；及選擇圖案使其包含第一半導體結構之接合表面及第二半導體結構之接合表面中之另一者上之另一金屬特徵圖案的鏡像。
實施例12：實施例10或實施例11之方法，其中在第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者中形成複數個凹部包含：將第一介電材料沈積於位於第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者上之第二介電材料上方；選擇包含低溫介電材料之第一介電材料，該低溫介電材料在加熱至低於約攝氏四百度(400℃)之已知溫度時將經歷降解、分解及放氣中之至少一者；及形成穿過至少一部分第一介電材料的複數個凹部。
實施例13：實施例12之方法，其進一步包含將低溫介電材料加熱至高於已知溫度之溫度以使低溫介電材料與另一材料之間的接合減弱。
實施例14：實施例1至5中任一項之方法，其中使第一半導體結構暫時接合至第二半導體結構包含：形成表面粗糙度介於約四分之一奈米(0.25 nm)與約2奈米(2.0 nm)之間的第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者。
實施例15：實施例14之方法，其中形成表面粗糙度介於約四分之一奈米(0.25 nm)與約2奈米(2.0 nm)之間的第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者包含形成表面粗糙度各介於約二分之一奈米(0.5 nm)與約1奈米(1.0 nm)之間的第一半導體結構之接合表面及第二半導體結構之接合表面。
實施例16：一種形成半導體結構的方法，其包含：無需在第一半導體結構之接合表面與第二半導體結構之接合表面之間使用黏著劑而使第一半導體結構暫時接合至第二半導體結構；選擇第一半導體結構，使得在第一半導體結構之第一側上具有主動表面且在第一半導體結構之第二、對置側上具有背表面，且第一半導體結構包含形成於基板上方之至少一個器件結構；使第一半導體結構之背表面永久接合至第三半導體結構之表面，同時第一半導體結構仍然暫時接合至第二半導體結構；及將第二半導體結構與第一半導體結構分離。
實施例17：實施例16之方法，其中使第一半導體結構暫時接合至第二半導體結構包含：形成表面粗糙度各為約2奈米(2 nm)或2奈米以下的第一半導體結構之接合表面及第二半導體結構之接合表面；使第一半導體結構之接合表面鄰接第二半導體結構之接合表面；及使第一半導體結構之接合表面與第二半導體結構之接合表面保持在約攝氏二百度(200℃)與約攝氏四百度(400℃)之間之溫度下持續約2分鐘(2 min)與約十五(15)小時之間的時間。
實施例18：實施例16或實施例17之方法，其進一步包含活化第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者。
實施例19：實施例16至18中任一項之方法，其中使第一半導體結構暫時接合至第二半導體結構包含：在第一半導體結構之接合表面與第二半導體結構之接合表面之間形成經接合之界面區域，該經接合之界面區域為第一半導體結構之接合表面與第二半導體結構之接合表面中之至少一者的總表面區域的約百分之八十(80%)或百分之八十以下。
實施例20：實施例19之方法，其進一步包含在第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者中形成複數個凹部。
實施例21：實施例20之方法，其中在第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者中形成複數個凹部包含：在第一半導體結構之接合表面及第二半導體結構之接合表面中之一者上形成呈圖案之複數個凹部；及選擇圖案使其包含第一半導體結構之接合表面及第二半導體結構之接合表面中之另一者上之另一金屬特徵圖案的鏡像。
實施例22：實施例20或實施例21之方法，其中在第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者中形成複數個凹部包含：將第一介電材料沈積於位於第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者上之第二介電材料上方；選擇包含低溫介電材料之第一介電材料，該低溫介電材料在加熱至低於約攝氏四百度(400℃)之已知溫度時將經歷降解、分解及放氣中之至少一者；及形成穿過至少一部分第一介電材料的複數個凹部。
實施例23：實施例22之方法，其進一步包含將低溫介電材料加熱至高於已知溫度之溫度以使低溫介電材料與另一材料之間的接合減弱。
實施例24：實施例16之方法，其中使第一半導體結構暫時接合至第二半導體結構包含：形成表面粗糙度介於約四分之一奈米(0.25 nm)與約2奈米(2.0 nm)之間的第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者。
實施例25：一種半導體結構，其包含：第一半導體結構，在第一半導體結構之第一側上具有主動表面且在第一半導體結構之第二、對置側上具有背表面，該第一半導體結構包含基板及形成於該基板上方之至少一個器件結構；第二半導體結構，其在與第一半導體結構之間無黏著劑之情況下暫時接合至第一半導體結構，在第一半導體結構與第二半導體結構之間的接合能為約1,000 mJ/m2
或1,000 mJ/m2
以下；第三半導體結構，其永久接合至第一半導體結構之背表面，在第一半導體結構與第三半導體結構之間的接合能為至少約1,200 mJ/m2
。
實施例26：實施例25之半導體結構，其進一步包含在第一半導體結構之接合表面與第二半導體結構之接合表面之間的直接原子鍵或分子鍵。
實施例27：實施例26之半導體結構，其中第一半導體結構之接合表面包含氧化矽、氮化矽及氧化鍺中之至少一者，且第二半導體結構之接合表面包含矽、鍺、氧化矽、氮化矽及氧化鍺中之至少一者。
實施例28：實施例25至27中任一項之半導體結構，其進一步包含至少一個穿晶圓互連件，該至少一個穿晶圓互連件自第一半導體結構之至少一個器件結構延伸穿過第一半導體結構之基板至第三半導體結構之至少一個導電結構。
實施例29：實施例25之半導體結構，其中第一半導體結構之接合表面及第二半導體結構之接合表面之表面粗糙度各為約2奈米(2 nm)或2奈米以下。
實施例30：實施例25之半導體結構，其中第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者之表面粗糙度介於約四分之一奈米(0.25 nm)與約2奈米(2.0 nm)之間。
實施例31：實施例30之半導體結構，其中第一半導體結構之接合表面及第二半導體結構之接合表面之表面粗糙度各介於約二分之一奈米(0.5 nm)與約1奈米(1 nm)之間。
實施例32：實施例25之半導體結構，其在第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者中另外包含複數個凹部。
實施例33：實施例32之半導體結構，其中複數個凹部之凹部係呈圖案狀安置於第一半導體結構之接合表面及第二半導體結構之接合表面中之一者上，且其中該圖案包含在第一半導體結構之接合表面及第二半導體結構之接合表面中之另一者上之另一金屬特徵圖案的鏡像。
實施例34：實施例32或實施例33之半導體結構，其中複數個凹部之凹部至少部分地延伸穿過位於第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者上之第一介電材料，該第一介電材料包含低溫介電材料。
實施例35：實施例34之半導體結構，其進一步包含位於第一介電材料下層之第二介電材料，該第一介電材料位於第一半導體結構之接合表面及第二半導體結構之接合表面中之至少一者上，該第二介電材料包含高溫介電材料。
上文描述之本發明實施例並不限制本發明之範疇，因為此等實施例僅為本發明之實施例的實例，該範疇係由隨附申請專利範圍及其法定相等物之範疇所界定。任何相等實施例皆欲在本發明範疇內。實際上，除本文中所示及所述之修改外，本發明的各種修改(諸如所述要素的替代適用組合)對於熟習此項技術者將自描述顯而易見。該等修改亦意欲處於隨附申請專利範圍之範疇內。本文使用之標題僅為了清楚及便利，且不限制以下申請專利範圍之範疇。
100．．．經加工之半導體結構/半導體結構
100'．．．經加工之半導體結構
104．．．器件結構
104'．．．導電器件特徵/凹部
105．．．穿晶圓互連件(TWI)
106．．．基板
108．．．主動表面/經加工之半導體結構100之主動表面/半導體結構100之主動表面
109．．．介電材料/經加工之半導體結構100之介電材料/經加工之半導體結構100之低溫介電材料
110．．．背表面/經加工之半導體結構100之背表面/基板106之背表面
120．．．經接合之半導體結構
122．．．半導體結構
124．．．半導體結構122之接合表面
126．．．接合界面
128．．．介電材料/高溫介電材料
129．．．介電材料/低溫介電材料
130．．．凹部
140．．．半導體結構
160．．．半導體結構
170．．．半導體結構/經加工之半導體結構
174．．．器件結構
175．．．金屬結構
176．．．基板
178．．．介電材料
180．．．半導體結構
200．．．經加工之半導體結構/半導體結構
204．．．器件結構
205．．．穿晶圓互連件(TWI)
206．．．基板
208．．．主動表面/經加工之半導體結構200之主動表面
209．．．介電材料
210．．．背表面/經加工之半導體結構200之背表面/基板206之背表面
220．．．經接合之半導體結構
222．．．半導體結構
240．．．半導體結構
260．．．半導體結構
270．．．經加工之半導體結構/半導體結構
274．．．器件結構
275．．．金屬結構
276．．．基板
278．．．介電材料
280．．．半導體結構
圖1A-1E為半導體結構之簡化示意性截面圖且說明形成接合半導體結構之本發明的例示實施例；
圖2A-2E為半導體結構之簡化示意性截面圖且說明形成接合半導體結構之本發明的其他例示實施例；
圖3及圖4為半導體結構之簡化示意性截面圖且說明可用於將一個半導體結構(例如晶粒或晶圓)暫時接合至另一半導體結構(例如另一晶粒或晶圓)之方法的實例；及
圖5至圖7為半導體結構之簡化示意性截面圖且說明可用於將一個半導體結構暫時接合至另一半導體結構之方法的另一實例。
100．．．經加工之半導體結構/半導體結構
104．．．器件結構
105．．．穿晶圓互連件(TWI)
106．．．基板
108．． 主動表面/經加工之半導體結構100之主動表面/半導體結構100之主動表面
170．．．半導體結構/經加工之半導體結構
174．．．器件結構
175．．．金屬結構
176．．．基板
178．．．介電材料
180．．．半導體結構
Claims (17)
- 一種形成經接合之半導體結構的方法，其包含：藉由提供第一半導體結構之接合表面與第二半導體結構之接合表面之間的直接原子鍵或分子鍵使該第一半導體結構暫時接合至該第二半導體結構；選擇該第一半導體結構，使得在該第一半導體結構之第一側上具有主動表面且在該第一半導體結構之第二、對置側上具有背表面，且該第一半導體結構包含形成於基板上方之至少一個器件結構；藉由自該第一半導體結構之該背表面移除該基板之材料而使該第一半導體結構之該基板變薄；在使該第一半導體結構之該基板變薄之後使該第一半導體結構之該背表面永久接合至第三半導體結構之表面，且同時該第一半導體結構仍然暫時接合至該第二半導體結構；及將該第二半導體結構與該第一半導體結構分離。
- 如請求項1之方法，其進一步包含選擇該第一半導體結構以使其包括至少一個穿晶圓互連件，且其中使該第一半導體結構之該基板變薄包含使該至少一個穿晶圓互連件之至少一部分穿過該第一半導體結構之該背表面暴露，且其中使該第一半導體結構之該背表面永久接合至該第三半導體結構之表面包含使該至少一個穿晶圓互連件與該第三半導體結構之至少一個導電結構電互連。
- 如請求項1之方法，其進一步包含在該第一半導體結構之該背表面永久接合至該第三半導體結構之該表面之後形成穿過該第一半導體結構之至少一個穿晶圓互連件且使該至少一個穿晶圓互連件與該第三半導體結構之至少一個導電結構電互連。
- 如請求項1之方法，其中使該第一半導體結構暫時接合至該第二半導體結構包含：形成表面粗糙度各為約2奈米(2 nm)或2奈米以下的該第一半導體結構之該接合表面及該第二半導體結構之該接合表面；使該第一半導體結構之該接合表面鄰接該第二半導體結構之該接合表面；及使該第一半導體結構之該接合表面與該第二半導體結構之該接合表面保持在約攝氏二百度(200℃)與約攝氏四百度(400℃)之間之溫度下持續約2分鐘(2 min)與約15小時(15 hr)之間的時間。
- 如請求項4之方法，其進一步包含在該第一半導體結構之該接合表面與該第二半導體結構之該接合表面之間保持約0.14 MPa與約1.43 MPa之間的壓力，同時保持該第一半導體結構之該接合表面與該第二半導體結構之該接合表面處於約攝氏二百度(200℃)與約攝氏四百度(400℃)之間之溫度下持續約2分鐘(2 min)與約15小時(15 hr)之間的時間；及在使該第一半導體結構之該接合表面鄰接該第二半導體結構之該接合表面之前活化該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之至少一者。
- 如請求項1之方法，其中使該第一半導體結構暫時接合至該第二半導體結構包含在該第一半導體結構之該接合表面與該第二半導體結構之該接合表面之間形成經接合之界面區域，該經接合之界面區域為該第一半導體結構之該接合表面與該第二半導體結構之該接合表面之間沿其間之接合界面的總區域的約百分之八十(80%)或百分之八十以下。
- 如請求項6之方法，其進一步包含在該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之至少一者中形成複數個凹部。
- 如請求項7之方法，其中在該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之至少一者中形成複數個凹部包含：在該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之一者上形成呈圖案之該複數個凹部；及選擇該圖案使其包含該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之另一者上之另一金屬特徵圖案的鏡像。
- 如請求項7之方法，其中在該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之至少一者中形成複數個凹部包含：將第一介電材料沈積於位於該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之至少一者上的第二介電材料上方；選擇包含低溫介電材料之該第一介電材料，該低溫介電材料在加熱至低於約攝氏四百度(400℃)之已知溫度時將經歷降解、分解及放氣中之至少一者；及形成穿過至少一部分該第一介電材料的該複數個凹部。
- 如請求項9之方法，其進一步包含將該低溫介電材料加熱至高於該已知溫度之溫度，以使該低溫介電材料與另一材料之間的接合減弱。
- 一種半導體結構，其包含：第一半導體結構，在該第一半導體結構之第一側上具有主動表面且在該第一半導體結構之第二、對置側上具有背表面，該第一半導體結構包含基板及形成於該基板上方之至少一個器件結構；第二半導體結構，其在與該第一半導體結構之間無黏著劑之情況下暫時接合至該第一半導體結構，在該第一半導體結構與該第二半導體結構之間的接合能為約1,000 mJ/m2 或1,000 mJ/m2 以下；第三半導體結構，其永久接合至該第一半導體結構之該背表面，在該第一半導體結構與該第三半導體結構之間的接合能為至少約1,200 mJ/m2 。
- 如請求項11之半導體結構，其進一步包含在該第一半導體結構之接合表面與該第二半導體結構之接合表面之間的直接原子鍵或分子鍵；且其中該第一半導體結構之該接合表面包含氧化矽、氮化矽及氧化鍺中之至少一者，且該第二半導體結構之該接合表面包含矽、鍺、氧化矽、氮化矽及氧化鍺中之至少一者。
- 如請求項11之半導體結構，其進一步包含至少一個穿晶圓互連件，該至少一個穿晶圓互連件自該第一半導體結構之該至少一個器件結構延伸穿過該第一半導體結構之該基板至該第三半導體結構之至少一個導電結構。
- 如請求項11之半導體結構，其在該第一半導體結構之接合表面及該第二半導體結構之接合表面中之至少一者中另外包含複數個凹部。
- 如請求項14之半導體結構，其中該複數個凹部之該等凹部係呈圖案狀安置於該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之一者上，且其中該圖案包含在該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之另一者上之另一金屬特徵圖案的鏡像。
- 如請求項14之半導體結構，其中該複數個凹部之該等凹部至少部分地延伸穿過位於該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之至少一者上之第一介電材料，該第一介電材料包含低溫介電材料。
- 如請求項16之半導體結構，其進一步包含位於該第一介電材料下層之第二介電材料，該第一介電材料位於該第一半導體結構之該接合表面及該第二半導體結構之該接合表面中之該至少一者上，該第二介電材料包含高溫介電材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/837,326 US8481406B2 (en) | 2010-07-15 | 2010-07-15 | Methods of forming bonded semiconductor structures |
| FR1055965A FR2963159B1 (fr) | 2010-07-21 | 2010-07-21 | Procedes de formation de structures semi-conductrices liees, et structures semi-conductrices formees par ces procedes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201212131A TW201212131A (en) | 2012-03-16 |
| TWI464810B true TWI464810B (zh) | 2014-12-11 |
Family
ID=45515417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100121505A TWI464810B (zh) | 2010-07-15 | 2011-06-20 | 形成經接合的半導體結構之方法及由該方法所形成之半導體結構 |
Country Status (4)
| Country | Link |
|---|---|
| KR (1) | KR101238732B1 (zh) |
| CN (1) | CN102339768B (zh) |
| SG (1) | SG177816A1 (zh) |
| TW (1) | TWI464810B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11955463B2 (en) | 2019-06-26 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791723B2 (en) * | 2012-08-17 | 2014-07-29 | Alpha And Omega Semiconductor Incorporated | Three-dimensional high voltage gate driver integrated circuit |
| KR101395235B1 (ko) | 2013-10-31 | 2014-05-16 | (주)실리콘화일 | 배면광 포토다이오드를 이용한 이미지 센서 및 그 제조방법 |
| US9355205B2 (en) * | 2013-12-20 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of a three dimensional integrated circuit |
| WO2016073658A1 (en) * | 2014-11-05 | 2016-05-12 | Corning Incorporated | Bottom-up electrolytic via plating method |
| TWI603393B (zh) * | 2015-05-26 | 2017-10-21 | 台虹科技股份有限公司 | 半導體裝置的製造方法 |
| CN106783645A (zh) * | 2016-11-29 | 2017-05-31 | 东莞市广信知识产权服务有限公司 | 一种金刚石与GaN晶圆片直接键合的方法 |
| CN107275416A (zh) * | 2017-05-09 | 2017-10-20 | 浙江大学 | 一种光探测器及其制备方法 |
| US10727219B2 (en) * | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
| GB2595447A (en) * | 2020-05-18 | 2021-12-01 | Oaklands Plastics Ltd | Hoarding panel & method of manufacture |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040014299A1 (en) * | 2000-11-06 | 2004-01-22 | Hubert Moriceau | Method for making a stacked structure comprising a thin film adhering to a target substrate |
| US7041178B2 (en) * | 2000-02-16 | 2006-05-09 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US20070287273A1 (en) * | 2000-11-27 | 2007-12-13 | Alice Boussagol | Methods for making substrates and substrates formed therefrom |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2837981B1 (fr) * | 2002-03-28 | 2005-01-07 | Commissariat Energie Atomique | Procede de manipulation de couches semiconductrices pour leur amincissement |
| US7067909B2 (en) * | 2002-12-31 | 2006-06-27 | Massachusetts Institute Of Technology | Multi-layer integrated semiconductor structure having an electrical shielding portion |
| KR100618837B1 (ko) | 2004-06-22 | 2006-09-01 | 삼성전자주식회사 | 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 |
| CN100517623C (zh) * | 2006-12-05 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | 晶片压焊键合方法及其结构 |
| FR2910177B1 (fr) * | 2006-12-18 | 2009-04-03 | Soitec Silicon On Insulator | Couche tres fine enterree |
| JP5512102B2 (ja) * | 2007-08-24 | 2014-06-04 | 本田技研工業株式会社 | 半導体装置 |
| FR2931014B1 (fr) | 2008-05-06 | 2010-09-03 | Soitec Silicon On Insulator | Procede d'assemblage de plaques par adhesion moleculaire |
| KR101548173B1 (ko) * | 2008-09-18 | 2015-08-31 | 삼성전자주식회사 | 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법 |
-
2011
- 2011-06-09 SG SG2011042017A patent/SG177816A1/en unknown
- 2011-06-20 TW TW100121505A patent/TWI464810B/zh active
- 2011-06-21 KR KR1020110060306A patent/KR101238732B1/ko active IP Right Grant
- 2011-07-14 CN CN201110197168.2A patent/CN102339768B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7041178B2 (en) * | 2000-02-16 | 2006-05-09 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US20040014299A1 (en) * | 2000-11-06 | 2004-01-22 | Hubert Moriceau | Method for making a stacked structure comprising a thin film adhering to a target substrate |
| US20070287273A1 (en) * | 2000-11-27 | 2007-12-13 | Alice Boussagol | Methods for making substrates and substrates formed therefrom |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11955463B2 (en) | 2019-06-26 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201212131A (en) | 2012-03-16 |
| CN102339768A (zh) | 2012-02-01 |
| SG177816A1 (en) | 2012-02-28 |
| KR20120007960A (ko) | 2012-01-25 |
| CN102339768B (zh) | 2015-06-10 |
| KR101238732B1 (ko) | 2013-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8481406B2 (en) | Methods of forming bonded semiconductor structures | |
| TWI464810B (zh) | 形成經接合的半導體結構之方法及由該方法所形成之半導體結構 | |
| US11908739B2 (en) | Flat metal features for microelectronics applications | |
| US20230132632A1 (en) | Diffusion barriers and method of forming same | |
| JP6887811B2 (ja) | 室温金属直接ボンディング | |
| US9553014B2 (en) | Bonded processed semiconductor structures and carriers | |
| US9960142B2 (en) | Hybrid bonding with air-gap structure | |
| JP2024501559A (ja) | 導電特徴部を備えた構造体及びその形成方法 | |
| CN105489512B (zh) | 临时半导体结构键合方法和相关的键合半导体结构 | |
| TW202004976A (zh) | 用於簡化的輔具晶圓的dbi至矽接合 | |
| US20120061794A1 (en) | Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods | |
| Panigrahi et al. | Metal-alloy Cu surface passivation leads to high quality fine-pitch bump-less Cu-Cu bonding for 3D IC and heterogeneous integration applications | |
| JP2013537363A (ja) | 犠牲材料を使用して半導体構造体中にウェーハ貫通相互接続部を形成する方法、及びかかる方法により形成される半導体構造体 | |
| Peng et al. | Fine-pitch bump-less Cu-Cu bonding for wafer-on-wafer stacking and its quality enhancement |