CN102339768A - 形成键合半导体结构的方法及该方法形成的半导体结构 - Google Patents
形成键合半导体结构的方法及该方法形成的半导体结构 Download PDFInfo
- Publication number
- CN102339768A CN102339768A CN2011101971682A CN201110197168A CN102339768A CN 102339768 A CN102339768 A CN 102339768A CN 2011101971682 A CN2011101971682 A CN 2011101971682A CN 201110197168 A CN201110197168 A CN 201110197168A CN 102339768 A CN102339768 A CN 102339768A
- Authority
- CN
- China
- Prior art keywords
- semiconductor structure
- bonding surface
- dielectric material
- bonding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 736
- 238000000034 method Methods 0.000 title claims abstract description 93
- 239000000853 adhesive Substances 0.000 claims abstract description 10
- 230000001070 adhesive effect Effects 0.000 claims abstract description 10
- 239000003989 dielectric material Substances 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 79
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 41
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 230000003746 surface roughness Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000354 decomposition reaction Methods 0.000 claims description 8
- 238000007872 degassing Methods 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 8
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 6
- 230000002085 persistent effect Effects 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 55
- 229910052751 metal Inorganic materials 0.000 description 28
- 239000002184 metal Substances 0.000 description 28
- 238000012545 processing Methods 0.000 description 19
- 235000012239 silicon dioxide Nutrition 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 239000000203 mixture Substances 0.000 description 11
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 9
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 7
- 238000001994 activation Methods 0.000 description 6
- 238000002242 deionisation method Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- -1 oxide (like Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000007704 wet chemistry method Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
本发明涉及形成键合半导体结构的方法及该方法形成的半导体结构。形成键合半导体结构的方法包括以下步骤：将半导体结构临时地直接键合在一起；使这些半导体结构中的至少一个变薄；以及随后将变薄的半导体结构永久地键合到另一个半导体结构。在不使用粘合剂的情况下，可以建立临时的直接键合。根据这样的方法制造键合半导体结构。
Description
技术领域
本发明的实施方式总体上涉及用于形成键合半导体结构的方法，并涉及使用这样的方法所形成的最终结构。
背景技术
两个或更多个半导体结构的三维(3D)集成可以对微电子应用产生多种益处。例如，对微电子组件的3D集成可以获得改善的电性能和功耗，同时减少器件覆盖区域的面积。例如参见P.Garrou等人的“The Handbook of 3D Integration，”Wiley-VCH(2008)。
半导体结构的3D集成可以通过将半导体裸片附接到一个或更多个其它的半导体裸片(即，裸片到裸片(D2D))、将半导体裸片附接到一个或更多个半导体晶片(即，裸片到晶片(D2W))以及将半导体晶片附接到一个或更多个其它的半导体晶片(即，晶片到晶片(W2W))或它们的组合来进行。
通常，单独的半导体裸片或晶片可能较薄并且难以利用处理裸片或晶片的设备来操作。因而，可以将所谓“承载”裸片或晶片附接到实际包括可操作的半导体器件的有源或无源组件的裸片或晶片。承载裸片或晶片通常不包括要形成的半导体器件的任何有源或无源组件。这样的承载裸片或晶片在本文中被称为“承载基片”。承载基片增加了裸片或晶片的总厚度并便于通过用于处理要被附接到的、包括要在其上制造的半导体器件的有源和/或无源组件的裸片或晶片的处理装置来操作裸片或晶片。将把这种包括要在其上制造的半导体器件的有源和/或无源组件的、或者在完成制造处理完成时最终包括了要在其上制造的半导体器件的有源和/或无源组件的裸片或晶片称为“器件基片”。
承载基片通常利用粘合剂附接到器件基片。相似的接合方法还可以用于将包括一个或更多个半导体器件的有源和/或无源组件的一个裸片或晶片固定到也包括一个或更多个半导体器件的有源和/或无源组件的另一个裸片或晶片。
通常用于将一个裸片或晶片(如，承载晶片)接合到另一个裸片或晶片(如，器件基片)的粘合剂可能在用于在裸片或晶片中制造一个或更多个半导体器件的有源和/或无源组件的后续处理步骤中造成问题。
发明内容
本发明的实施方式可以提供用于形成半导体结构的方法和结构，并且更具体地，提供用于形成键合半导体结构的方法和结构。提供本概述是为了以简化的形式介绍一些概念，这些概念将在对本发明的实施方式的详细说明中进一步得到说明。本概述并不是旨在标示所要求的主题的关键特征或基本特征，也不旨在限制所要求保护的主题的范围。
因此，在本发明的一些实施方式中，形成键合半导体结构的方法包括以下步骤：通过在第一半导体结构的键合表面与第二半导体结构的键合表面之间提供直接原子键合或直接分子键合，将所述第一半导体结构临时键合到所述第二半导体结构。所述第一半导体结构可以被选择为具有位于所述第一半导体结构的第一侧的有效面和位于所述第一半导体结构的相反的第二侧的背面，并且所述第一半导体结构被选择为包括在基片上形成的至少一个器件结构。通过从所述第一半导体结构的所述背面去除所述第一半导体结构的所述基片的材料，可以使所述基片变薄。在使所述第一半导体结构的所述基片变薄后，所述第一半导体结构的所述背面可以永久地键合到第三半导体结构的表面，并且同时所述第一半导体结构保持临时键合到所述第二半导体结构。然后，所述第二半导体结构可以与所述第一半导体结构分开。
在本发明的另外的实施方式中，形成半导体结构的方法包括以下步骤：在第一半导体结构的键合表面与第二半导体结构的键合表面之间不使用粘合剂地将所述第一半导体结构临时键合到所述第二半导体结构。所述第一半导体结构被选择为具有位于所述第一半导体结构的第一侧的有效面和位于所述第一半导体结构的相反的第二侧的背面，并且所述第一半导体结构被选择为包括在基片上形成的至少一个器件结构。所述第一半导体结构的所述背面永久地键合到第三半导体结构的表面，并且同时，所述第一半导体结构保持临时键合到所述第二半导体结构。然后，所述第二半导体结构可以与所述第一半导体结构分开。
本发明的实施方式还包括一半导体结构，该半导体结构包括：第一半导体结构；以及第二半导体结构，所述第二半导体结构在其与所述第一半导体结构之间没有粘合剂的情况下临时键合到所述第一半导体结构。所述第一半导体结构具有位于所述第一半导体结构的第一侧的有效面和位于所述第一半导体结构的相反的第二侧的背面。所述第一半导体结构包括基片和在所述基片上形成的至少一个器件结构。所述第一半导体结构与所述第二半导体结构之间的键合能是大约1000mJ/m2或更小。第三半导体结构永久地键合到所述第一半导体结构的所述背面，并且所述第一半导体结构与所述第三半导体结构之间的键合能至少是大约1200mJ/m2。
附图说明
通过参照下面对本发明实施方式的详细描述以及附图，可以更充分地理解本发明的实施方式，在附图中：
图1A至图1E是半导体结构的简化的示意性横截面图，并示出本发明的用于形成键合半导体结构的示例性实施方式；
图2A至图2E是半导体结构的简化的示意性横截面图，并示出本发明的用于形成键合半导体结构的另外示例性实施方式；
图3和图4是半导体结构的简化的示意性横截面图，并示出可以用于将一个半导体结构(例如，裸片或晶片)临时键合到另一个半导体结构(例如，另一个裸片或晶片)的方法的示例；以及
图5至图7是半导体结构的简化的示意性横截面图，并示出可以用于将一个半导体结构临时键合到另一个半导体结构的方法的另一个示例。
具体实施方式
这里呈现的图示不表示任何特定的材料、器件、系统或方法的实际视图，而仅用于描述本发明的实施方式的理想化表示。
这里使用的任何标题不应被视为是限制如下面的权利要求以及它们的等同物所限定的本发明的实施方式的范围。在任何特定标题中描述的概念总体上适用于整个说明书中的其他部分。
本文中引用了多个参考，为了各种目的，以引用的方式将这些参考的完整公开的全部内容并入本文中。此外，不管在本文中如何表征这些参考，所引用的这些参考中的任一个都不被认为是本文所要求的本发明的主题的现有技术。
如本文中使用的，术语“半导体结构”表示并包括了在形成半导体器件过程中使用的任何结构。例如，半导体结构包括裸片和晶片(例如，承载基片和器件基片)以及包括彼此三维集成起来的两个或更多个裸片和/或晶片的组合件或复合结构。半导体结构还包括完全制造完成的半导体器件以及在半导体器件的制造期间形成的中间结构。
如本文中使用的，术语“经处理的半导体结构”表示并包括具有一个或更多个部分地形成的器件结构的任何半导体结构。经处理的半导体结构是半导体结构的子集，并且所有经处理的半导体结构均是半导体结构。
如本文中使用的，术语“键合半导体结构”表示并包括具有附接在一起的两个或更多个半导体结构的任何结构。键合半导体结构是半导体结构的子集，并且所有键合半导体结构均是半导体结构。此外，包括一个或更多个经处理的半导体结构的键合半导体结构也是经处理的半导体结构。
如本文中使用的，术语“器件结构”表示并包括经处理的半导体结构的任何部分，即，包括或限定了要在半导体结构上或在半导体结构中形成的半导体器件的有源或无源组件的至少一部分。例如，器件结构包括集成电路的有源或无源组件，诸如晶体管、转换器、电阻器、导线、导电通孔和导电接触焊盘。
如本文中使用的，术语“晶片通孔互连(through wafer interconnect”或“TWI”表示并包括延伸穿过第一半导体结构的至少一部分的任何导电通孔，其用于跨过第一半导体结构与第二半导体结构之间的界面地在第一半导体结构和第二半导体结构之间提供结构性互连和/或电互连。晶片通孔互连在本技术领域中也以其他术语表示，诸如“贯穿硅通孔”、“贯穿基片通孔、“贯穿晶片通孔”或诸如“TSV”或“TWV”的这些术语的缩写。TWI通常沿总体上与半导体器件的大体平坦的主表面垂直的方向(例如，沿与Z轴平行的方向)延伸穿过半导体结构。
如本文中使用的，当与经处理的半导体结构关联地使用时，术语“有效面”表示并包括经处理的半导体结构的露出的主表面，已在或将在经处理的半导体结构的露出的主表面中和/或上面形成的一个或更多个器件结构。
如本文中使用的，当与经处理的半导体结构关联地使用时，术语“背面”表示并包括了在经处理的半导体结构的与半导体结构的有效面的相反侧上的经处理的半导体结构的露出的主表面。
如这里使用的，术语“Ⅲ-Ⅴ半导体材料”表示并包括主要由来自周期表的族ⅢA的一个或更多个元素(B、Al、Ga、In和T1)以及来自周期表的族ⅤA的一个或更多个元素(N、P、As、Sb和Bi)组成的任何材料。
如本文中使用的，当针对材料或结构使用时，术语“热膨胀系数”表示材料或结构在室温下的热膨胀的平均线性系数。
本发明的实施方式包括用于形成半导体结构的方法和结构，并且更具体地，包括具有键合半导体结构的半导体结构以及形成这样的键合半导体结构的方法。本发明的方法和结构的实施方式可以用于各种用途，诸如用于3D集成处理和形成3D集成结构。
下面参照图1A至图1E来描述本发明的实施方式。图1A示出了经处理的半导体结构100。经处理的半导体结构100可以包括多个器件结构104。这些器件结构104形成在基片106中和/或形成在基片106上。基片106可以包括一种或更多种材料。这些材料例如可以包括半导体材料，诸如硅(Si)、锗(Ge)、III-V半导体材料等。此外，基片106可以包括单晶体半导体材料或者外延层半导体材料。在另外的实施方式中，基片106可以包括一种或更多种介电材料，诸如氧化物(如，二氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(如，氮化硅(Si3N4)、氮化硼(BN))等。
如图1A所示，器件结构104包括多个TWI 105。每个TWI 105均可以包括大体柱形(例如，圆柱形)结构，该柱形结构包括诸如一种或更多种金属或金属合金的导电材料。各个TWI 105还可以包括多层或多区域结构，这些区域例如包括渡越区、势垒区、导电区等，每个区域均可以包括不同的材料。经处理的半导体结构100包括有效面108和背面110。经处理的半导体结构100的背面110可以包括基片106的大体平坦的、露出的主表面。经处理的半导体结构100的有效面108可以包括介电材料109，诸如氧化物(如，二氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(如，氮化硅(Si3N4)、氮化硼(BN))等。
图1B示出了可以通过将图1A的经处理的半导体结构100临时键合到另一个半导体结构122而形成的键合半导体结构120。该半导体结构122例如可以包括承载基片。例如，半导体结构122可以包括诸如硅(Si)、锗(Ge)、III-V半导体材料等的半导体材料。半导体结构122可以可选地包括单晶体半导体材料或外延层半导体材料。在另外的实施方式中，半导体结构122可以包括一种或更多种介电材料，诸如氧化物(如，二氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(如，氮化硅(Si3N4)、氮化硼(BN)或氮化铝(AlN))等。半导体结构122可以包括被选择以展现与由图1A的半导体结构100所展现的热膨胀系数大体相等的热膨胀系数(如，在由半导体结构100展现的热膨胀的系数的大约百分之二十(20％)之内)的材料。
继续参照图1B，通过在经处理的半导体结构100与半导体结构122的键合表面之间沿它们之间的键合界面提供直接的原子键合或分子键合，经处理的半导体结构100可以临时地、直接地键合到半导体结构122。换言之，在经处理的半导体结构100和半导体结构122之间不使用粘合剂或任何其他中间键合材料的情况下，经处理的半导体结构100可以临时地、直接地键合到半导体结构122。经处理的半导体结构100和半导体结构122之间的原子键合或分子键合的性质将取决于经处理的半导体结构100和半导体结构122中每一方的材料成分。因而，根据一些实施方式，例如可以在氧化硅和氧化锗中的至少一个与硅、锗、氧化硅和氧化锗中的至少一个之间提供直接的原子键合或分子键合。
作为非限制性示例，半导体结构100的有效面108可以包括氧化物材料(例如，二氧化硅(SiO2))，并且半导体结构122可以至少大体由相同的氧化物材料(例如，二氧化硅(SiO2))组成。在这样的实施方式中，氧化硅到氧化硅表面的直接键合处理可以用于将半导体结构100的有效面108键合到半导体结构122的键合表面124。
键合强度可以被定义为所键合半导体结构承受外部负载导致的界面分离的能力。键合强度可以由比键合(表面)能(specific bonding(surface)energy)来描述。键合能也可以被定义为键合半导体结构的两个键合表面的平均比表面能(average specificsurface energy)(给定符号γ)，并且等于分离两个键合的表面所需要的能量，即，γ＝1/2nEb，其中n是单位面积上形成的键的数量(键密度)，并且Eb是各个键的能量。
测量键合强度的通用方法使用在恒定楔固条件下的双悬梁测试几何形状。将厚度为h的楔形物插入在厚度为t的两个晶片之间的键合表面处，以使断裂长度L的区域脱开。接着，利用简单的公式计算表面能量：
关于该通用方法的更多信息可以在Maszara等人的出版物J.Appl.Phys.，64，4943(1988)和Tong等人的“Semiconductor Wafer Bonding：Science and technology”，p.27，Wiley，New York(1999)中找到。
在半导体结构100的有效面108和半导体结构122的键合表面124之间建立的直接的临时键合可以导致半导体结构100的有效面108与半导体结构122的键合表面124之间的键合能介于大约10mJ/m2与大约1000mJ/m2之间。更具体地说，在半导体结构100的有效面108与半导体结构122的键合表面124之间建立的直接的临时键合可以导致半导体结构100的有效面108与半导体结构122的键合表面124之间的键合能介于大约100mJ/m2与大约700mJ/m2之间。
在一些实施方式中，通过将半导体结构100的有效面108和半导体结构122的键合表面124中每一方均形成为具有相对光滑的表面并随后将有效面108和键合表面124紧靠在一起并在退火处理期间保持有效面108与键合表面124之间的接触，可以建立起半导体结构100的有效面108与半导体结构122的键合表面124之间的直接的临时键合。
例如，半导体结构100的有效面108和半导体结构122的键合表面124中每一方均可以被形成为具有大约两纳米(2.0nm)或更小、大约一纳米(1.0nm)或更小、或者大约四分之一个纳米(0.25nm)或更小的均方根表面粗糙度(RRMs)。在一些实施方式中，半导体结构100的有效面108和半导体结构122的键合表面124中每一方均可以被形成为具有介于大约四分之一个纳米(0.25nm)与大约两纳米(2.0nm)之间、或甚至介于大约二分之一纳米(0.5nm)与大约一纳米(1.0nm)之间的均方根表面粗糙度(RRMs)。
退火处理可以包括在炉中以大约一百摄氏度(100℃)和大约四百摄氏度(400℃)之间的温度将半导体结构100和半导体结构122加热大约两分钟(2min)和大约十五小时(15hr)之间的时间。
如上所述，使用机械抛光处理和化学刻蚀处理中的至少一种，半导体结构100的有效面108和半导体结构122的键合表面124中每一方均可以被形成得相对光滑。例如，化学机械抛光(CMP)处理可以用于使半导体结构100的有效面108和半导体结构122的键合表面124中每一方都平坦化和/或使半导体结构100的有效面108和半导体结构122的键合表面124中每一方的表面粗糙度都降低。
在沿半导体结构100的有效面108与半导体结构122的键合表面124之间的键合界面126建立起直接的临时键合之前，可以使半导体结构100的有效面108和半导体结构122的键合表面124中至少一方活化，以增加半导体结构100的有效面108与半导体结构122的键合表面124之间的键合能。换言之，在半导体结构100的有效面108和半导体结构122的键合表面124之间建立起临时的直接键合之前，可以选择性地改变半导体结构100的有效面108和半导体结构122的键合表面124中至少一方的表面化学。可以将表面化学改变为选择性地将半导体结构100的有效面108与半导体结构122的键合表面124之间界面处的键合能调整到本文所提及的范围内。作为非限制性示例，等离子体活化处理可以用于活化半导体结构100的有效面108和半导体结构122的键合表面124中至少一方。根据以下条件，可以在等离子体腔中执行利用等离子体活化的处理：
-氧气、氮气、氩气或氦气，其中气流介于0和100sccm之间(例如，50和175sccm之间)；
-功率介于25和2500瓦特之间(例如，介于150和1000瓦特之间)；
-压力介于20和200mTorr之间(例如，介于50和100mTorr之间)；以及
-曝光时间介于5秒和5分钟之间(例如，介于10秒和60秒之间)。
在一些实施方式中，仅经处理的半导体结构100与半导体结构122中一方可以经历如上所述的表面活化处理，而另一方则不经历表面活化处理，从而选择性地调整经处理的半导体结构100与半导体结构122之间的键合能和/或降低无意中在它们之间形成永久键合的可能性。
此外，在退火处理前，半导体结构100的有效面108和半导体结构122的键合表面124中至少一方可以经历一次或更多次清洁处理。例如，可以清洁有效面108和键合表面124以去除有机污染物和/或离子污染物。在有效面108和键合表面124包括不为氧化物但经历氧化的材料的实施方式中，有效面108和键合表面124可以经历氧化物剥离处理。
作为非限制性示例，可以将经处理的半导体结构100和半导体结构122浸泡在去离子(DI)的水中，然后可以在温度介于大约五十摄氏度(50℃)和大约八十摄氏度(80℃)之间的氢氧化铵(NH4OH)、过氧化氢(H2O2)和水(H2O)的1∶1∶5溶液中将它们浸泡大约一分钟(1min)和大约十五分钟(15min)之间。第一次清洁处理可以导致在所处理的表面上形成薄的二氧化硅层。然后，可以再次将经处理的半导体结构100和半导体结构122浸泡在去离子(DI)的水中，之后可以将它们浸入温度介于大约二十摄氏度(20℃)和大约三十摄氏度(30℃)之间的氢氟酸(HF)和水(H2O)的1∶50溶液中达大约十秒钟(10sec)和大约五分钟(5min)之间。该次清洁处理可以去除由第一次清洁处理形成的任何二氧化硅层以及一些离子污染物。然后，可以再次将经处理的半导体结构100和半导体结构122浸泡在去离子(DI)的水中，之后可以将它们浸入在温度介于大约五十摄氏度(50℃)和大约八十摄氏度(80℃)之间的盐酸(HCl)、过氧化氢(H2O2)和水(H2O)的1∶1∶6溶液中大约一分钟(1min)和大约十五分钟(15min)之间。该次清洁处理可以去除任何残留的离子污染物(例如，金属离子)。
在一些实施方式中，仅经处理的半导体结构100和半导体结构122中一方可以经历如上所述的清洁处理，而另一方则不经历清洁处理以降低无意中在它们之间形成永久键合的可能性。
在另外的实施方式中，可以利用参照下面图3和图4描述的方法来建立半导体结构100的有效面108与半导体结构122的键合表面124之间的直接的临时键合。在参照图3和图4描述的方法中，键合界面区域可以形成在半导体结构100的有效面108与半导体结构122的键合表面124之间，并且该键合界面区域被选择为小于半导体结构100的有效面108与半导体结构122的键合表面124之间沿它们之间的键合界面126的总面积。键合界面区域被限定为经处理的半导体结构100与半导体结构122之间存在直接的原子键合和/或分子键合的区域。
例如，位于半导体结构100的有效面108与半导体结构122的键合表面124之间的键合界面区域可以被选择性地形成为小于经处理的半导体结构100的有效面108与半导体结构122的键合表面124之间沿它们之间的键合界面126的总面积的大约百分之八十(80％)、小于大约百分之五十(50％)或甚至小于大约百分之二十(20％)。
为减小位于经处理的半导体结构100与半导体结构122之间的键合界面区域，可以在经处理的半导体结构100的有效面108与半导体结构122的键合表面124中至少一方中或上面形成多个凹槽。例如，图3示出了在半导体结构122上形成的多个凹槽130。通过对半导体结构122或者对在半导体结构122上提供的材料进行构图，可以形成这些凹槽130。例如，可以在半导体结构122上形成介电材料128(例如，如二氧化硅(SiO2)的氧化物材料)，并且可以使用掩模和刻蚀处理对介电材料128进行构图以在介电材料128中形成凹槽130。利用本领域已知的光刻处理，可以在介电材料128上形成构图的掩模层。构图的掩模层可以在希望在下面的介电材料128中形成凹槽130的位置处包括贯穿该掩模层的孔。然后，可以使通过位于其上的构图的掩模层而露出的介电材料128经受利用湿式化学腐蚀处理或干式反应离子刻蚀处理的刻蚀剂。
凹槽(如在半导体结构122上的凹槽130)也可以可选地形成在经处理的半导体结构100的有效面108中或上面。
参照图4，当在半导体结构122的键合表面124和经处理的半导体结构100的有效面108中一方或双方中或上面形成凹槽130后，如前面参照图3所述那样，可以在经处理的半导体结构100的有效面108与半导体结构122的键合表面124之间建立起直接的临时键合。如图4所示，位于经处理的半导体结构100和半导体结构122之间的键合界面区域是介电材料128紧靠半导体结构100的有效面108的区域(凹槽130未占用的区域)。
如图4所示，在一些实施方式中，经处理的半导体结构100的有效面108可以包括露出的导电器件特征104′(例如，接合焊盘、迹线等)。这样的导电器件特征104′例如可以包括金属材料(即，金属或金属合金)。在这样的实施方式中，可以将多个凹槽130形成为被选择为包括导电器件特征104′的图案的镜像的图案。结果，在建立经处理的半导体结构100与半导体结构122之间的临时键合时，凹槽130可以与导电器件特征104′对准。在经处理的半导体结构100和半导体结构122之间建立的键合可以包括位于半导体结构122的介电材料128与经处理的半导体结构100的介电材料109之间围绕经处理的半导体结构100的有效面108处的导电器件特征104′的直接原子键合或分子键合。
在这样的实施方式中，在键合处理期间，半导体结构122以任何有效方式都不可以接触到导电器件特征104′的材料，这可以防止在键合经处理的半导体结构100和半导体结构122时可能发生的导电器件特征104′的氧化和/或其特性的其他形式的劣化。
在另外的实施方式中，可以利用下面参照图5至图7描述的方法在经处理的半导体结构100的有效面108与半导体结构122的键合表面124之间建立起直接的临时键合。
在参照图5至图7描述的方法中，与在参照图3和图4描述的方法中一样，键合界面区域可以形成在经处理的半导体结构100的有效面108与半导体结构122的键合表面124之间，该键合界面区域的面积被选择为小于位于经处理的半导体结构100的有效面108与半导体结构122的键合表面124之间沿它们之间的键合界面126的总面积。此外，如针对图3和图4所讨论的那样，多个凹槽130可以形成在经处理的半导体结构100的有效面108与半导体结构122的键合表面124中至少一方中或上面以减小经处理的半导体结构100与半导体结构122之间的键合界面区域。例如，图5示出了在半导体结构122上形成的凹槽130。凹槽130可以如前面参照图3描述地那样形成。凹槽(如半导体结构122上的凹槽130)可以可选地形成在经处理的半导体结构100的有效面108中或上面。
如图5所示，在半导体结构122键合表面124上的凹槽130外的区域上的介电材料128上，可以提供另一种介电材料129。可以在形成凹槽130之前在介电材料128上提供介电材料129。换言之，介电材料129可以被提供(例如，淀积)在半导体结构122的键合表面124上的介电材料128上，并且多个凹槽130可以穿过介电材料129以及介电材料128的至少一部分而形成。在另外的实施方式中，可以在形成凹槽130后在介电材料128上提供介电材料129。在这样的实施方式中，介电材料129可以仅被提供在凹槽130外的介电材料128的表面上，而不被提供在凹槽130内的介电材料128的表面上。
在一些实施方式中，可以将介电材料128选择为包括高温介电材料，并且可以将介电材料129选择为包括低温介电材料。本文中使用的术语“低温介电材料”表示并包括了在将介电材料加热到低于四百摄氏度(400℃)的已知温度时将经历降解、分解和除气中的至少一种的任何介电材料。本文中使用的术语“高温介电材料”表示并包括了在将介电材料加热到四百摄氏度(400℃)时将不经历降解、分解和除气中任一种的任何介电材料。
作为非限制性示例，高温介电材料128可以包括氧化物(例如，二氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(例如，氮化硅(Si3N4)、氮化硼(BN))、氮化铝(AlN)。
作为非限制性示例，低温介电材料129可以包括四乙基原硅酸盐(TEOS)或聚合物材料。
如图6所示，还可以将低温介电材料129提供在经处理的半导体结构100′的有效面108的一个或多个区域上。例如，如前所述，在一些实施方式中，经处理的半导体结构100的有效面108可以包括露出的导电器件特征104′(例如，接合焊盘、迹线等)。在这样的实施方式中，可以利用掩模和刻蚀处理对低温介电材料129进行构图以在介电材料129和128中形成凹槽104′。可以使用本领域中已知的光刻处理在介电材料129上形成构图的掩模层。构图的掩模层可以在希望在下面的介电材料129和128中形成凹槽104′的位置处包括贯穿该掩模层的孔。然后，可以使通过位于其上的构图的掩模层中的孔而露出的介电材料129和128经受利用湿式化学腐蚀处理或干式反应离子刻蚀处理的蚀刻剂。介电材料129和128以任何有效方式都不盖住露出的导电器件特征104′，如在图6中所示。
参照图7，当在半导体结构100的有效面108与半导体结构122的键合表面124中至少一方上提供了低温介电材料129后，并且当在半导体结构122的键合表面124与经处理的半导体结构100的有效面108中的一方或双方中或上面形成了凹槽130后，如前面参照图3所述，可以在经处理的半导体结构100的有效面108与半导体结构122的键合表面124之间建立起直接的临时键合。如图7所示，位于经处理的半导体结构100与半导体结构122之间的键合界面区域是介电材料128紧靠经处理的半导体结构100的有效面108的区域(凹槽130未占用的区域)。
如前面参照图3和图4所述的，可以将多个凹槽130形成为被选择为包括导电器件特征104′的图案的镜像的图案。结果，在建立经处理的半导体结构100与半导体结构122之间的临时键合时，凹槽130可以与导电器件特征104′对准。在经处理的半导体结构100与半导体结构122之间建立的键合可以包括半导体结构122的低温介电材料129与经处理的半导体结构100的低温介电材料109之间的直接原子键合或分子键合。在这样的实施方式中，在键合处理期间，半导体结构122以任何有效方式都不可以接触到导电器件特征104′的材料，这可以防止在键合经处理的半导体结构100和半导体结构122时可能发生的导电器件特征104′的氧化和/或其特性的其他形式的劣化。
在将半导体结构122临时键合到经处理的半导体结构100时，可以将半导体结构122和经处理的半导体结构100至少加热到低温介电材料129将经历降解、分解和除气中的至少一种的已知温度。结果，低温介电材料129将在键合处理期间降解、分解和/或除气，这可以导致在半导体结构122与经处理的半导体结构100之间形成比未出现这些降解、分解和/或除气时发生的键合更弱的键合。如下面将进一步详细讨论的，这种较弱的临时键合可以便于将半导体结构122与经处理的半导体结构100分开。
再参照图1C，在将半导体结构122临时键合到经处理的半导体结构100后，可以使经处理的半导体结构100的基片106变薄以形成另一半导体结构140。例如可以通过从基片106的背面110去除基片106的材料而使基片106变薄。利用机械抛光处理和化学刻蚀处理中的至少一种，可以从基片106的背面110去除材料。例如，化学机械抛光(CMP)处理可以用于从背面110去除基片106的材料。
如图1C所示，经处理的半导体结构100可以包括TWI 105，TWI 105部分地穿过基片106而延伸，并且可以使基片106变薄到TWI 105透过经处理的半导体结构100的基片106的背面110露出的程度。
图1D示出了可以通过在图1C的半导体结构140和另一个经处理的半导体结构170之间形成永久键合而制造的另一个半导体结构160。
在半导体结构140和半导体结构170之间沿它们之间的键合界面建立的永久键合可以导致半导体结构140和半导体结构170之间的至少大约1200mJ/m2的键合能。更具体地说，在半导体结构140和半导体结构170之间建立的永久键合可以导致半导体结构140和半导体结构170之间介于大约1600mJ/m2和大约3000mJ/m2之间的键合能。
尽管经处理的半导体结构170的类型和/或设计可以不同于经处理的半导体结构100的类型和/或设计，但经处理的半导体结构170可以与图1A的经处理的半导体结构100大体相似，并且可以包括在基片176中和/或上面形成的多个器件结构174。基片176可以包括如前面参照图1A的基片106描述的那些材料中的任一种的半导体材料。经处理的半导体结构170还可以包括金属结构175，金属结构175可以在结构上连接到半导体结构140的TWI 105和/或电连接到半导体结构140的TWI 105。金属结构175可以包括一个或更多个导电焊盘、迹线、线路等。此外，金属结构175可以包括多层或多区域结构，这些区域例如包括渡越区、势垒区、导电区等，每个区域均可以包括不同的材料。
在一些实施方式中，TWI 105和金属基片175可以包括相同的材料(例如，金属或金属合金，诸如基于铜的合金)，并且可以在TWI 105和金属结构175之间建立金属-金属键合。例如，金属-金属热压缩键合处理可以用于在TWI 105和金属基片175之间形成键合。在这样的方法中，在加热半导体结构140和经处理的半导体结构170的同时，可以在半导体结构140和经处理的半导体结构170之间施加压力。压力和热的组合导致在TWI 105和金属基片175之间形成金属-金属键合。例如，在将半导体结构140和经处理的半导体结构170加热到介于大约200℃和大约400℃之间的温度的同时，可以在半导体结构140和经处理的半导体结构170之间施加介于大约0.14MPa和大约1.43MPa之间的压力。为了在键合处理期间避免氧化，可以在诸如氮气与按体积计的介于大约百分之四(4％)和大约百分之十(10％)之间的氢气的混合物的还原气氛中执行键合处理。
在一些实施方式中，TWI 105和金属基片175可以包括相同的材料(例如，金属或金属合金，诸如基于铜的合金)，并且可以在TWI 105和金属结构175之间建立金属-金属键合。例如，金属-金属非热压缩键合处理可以用于形成TWI 105和金属基片175之间的键合。在这样的方法中，在半导体结构140和经处理的半导体结构170之间不施加外部压力。另外，可以在室温和大气压力下执行非热压缩键合。
另外，通过将介电材料178键合到半导体结构100的基片106，可以将半导体结构140永久地键合到经处理的半导体结构170。介电材料178可以包括例如氧化物(例如，二氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(例如，氮化硅(Si3N4)、氮化硼(BN)或氮化铝(AlN))等。
在将图1C的半导体结构140和经处理的半导体结构170永久地键合起来后，可以从图1D的半导体结构160去除掉临时键合到半导体结构100的半导体结构122，以形成在图1E中示出的半导体结构180。例如，通过在半导体结构122和半导体结构160的其余部分之间提供机械力，可以从半导体结构160去除掉半导体结构122(图1D)。
例如，旋转力矩可以施加在半导体结构122和半导体结构160的其余部分之间。为了在半导体结构122和半导体结构160的其余部分之间施加这样的旋转力矩，第一卡盘装置可以附接到半导体结构122，并且第二卡盘装置可以附接到半导体结构160的其余部分，并且通过在第一卡盘装置和第二卡盘装置之间施加旋转力矩，力矩可以施加在半导体结构122和半导体结构160的其余部分之间。这样的卡盘装置和设备是本领域中已知的。
作为另外的非限制性实施方式，可以在半导体结构122和半导体结构160的其余部分之间插入叶片，高压流体射流可以导向半导体结构122和半导体结构160的其余部分之间，或者可以将弯曲力施加于半导体结构160以将半导体结构122与半导体结构160的其余部分分开。
在上面参照图1A至图1E描述的本发明的实施方式中，在将经处理的半导体结构100键合到另一个经处理的半导体结构170之前，TWI 105存在于经处理的半导体结构100中。在本发明的另外实施方式中，在将至少一个经处理的半导体结构键合到至少一个另外的经处理的半导体结构之后，可以形成穿过至少一个经处理的半导体结构的TWI。下面参照图2A至图2E来描述这样的方法的示例。
图2A示出了包括多个器件结构204的经处理的半导体结构200。器件结构204形成在基片206中和/或上面。基片206例如包括一种或更多种半导体材料，诸如硅(Si)、锗(Ge)、III-V半导体材料等。此外，基片206可以包括单晶体半导体材料或者外延层半导体材料。在另外的实施方式中，基片206可以包括一种或更多种介电材料，诸如氧化物(如，二氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(如，氮化硅(Si3N4)、氮化硼(BN)或氮化铝(AlN))等。
如图2A所示，此时在制造工序中，器件结构204不包括TWI(如图1A中的TWI105)。经处理的半导体结构200包括有效面208和背面210。经处理的半导体结构200的背面210可以包括基片206的大体平坦的、露出的主表面。经处理的半导体结构200的有效面208可以包括一种或更多种介电材料209，诸如氧化物(如，二氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(如，氮化硅(Si3N4)、氮化硼(BN)或氮化铝(AlN))等。
图2B示出了可以通过将图2A的经处理的半导体结构200临时键合到另一个半导体结构222而形成的键合半导体结构220。半导体结构222例如可以包括承载基片。例如，半导体结构222可以包括半导体材料，诸如硅(Si)、锗(Ge)、III-V半导体材料等。半导体结构222可以可选地包括单晶体半导体材料或外延层半导体材料。在另外的实施方式中，半导体结构222可以包括一种或更多种介电材料，诸如氧化物(如，二氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(如，氮化硅(Si3N4)、氮化硼(BN)或氮化铝(AlN))等。半导体结构222可以包括被选择为展现与由图2A的半导体结构200所展现的热膨胀的系数至少大体相等的热膨胀系数(例如，在由半导体结构100展现的热膨胀的系数的约百分之二十(20％)内)的材料。
继续参照图2B，利用本文前面描述的用于将图1A的经处理的半导体结构100临时地直接键合到图1B的半导体结构122的方法中的任一种，可以将经处理的半导体结构200临时地直接键合到半导体结构222。例如，本文中参照图1B、图3至图7描述的方法中的任一种方法可以用于将经处理的半导体结构200键合到半导体结构222。
在本发明的另外实施方式中，退火处理可以包括在炉中在大约一百摄氏度(100℃)和大约八百摄氏度(800℃)之间的温度、或在大约一百摄氏度(100℃)和大约四百摄氏度(400℃)之间的温度将半导体结构200和半导体结构222加热大约两分钟(2min)和大约十五小时(15hr)之间的时间。
如图2C所示，在将半导体结构222临时键合到经处理的半导体结构200后，可以使经处理的半导体结构200的基片206变薄以形成另一半导体结构240。例如可以通过从基片206的背面去除其材料来使基片206变薄。利用机械抛光处理和化学刻蚀处理中的至少一种，材料可以被从基片206的背面210去除。例如，化学机械抛光(CMP)处理可以用于从背面210去除基片206的材料。
图2D示出了另一个半导体结构260，该半导体结构260可以通过在图2C的半导体结构240和另一个处理的半导体结构270之间形成永久键合而形成。在半导体结构240和半导体结构270之间沿它们之间的键合界面建立的永久键合可以导致半导体结构240和半导体结构270之间的至少大约1200mJ/m2的键合能。更具体地说，在半导体结构240和半导体结构270之间建立的永久键合可以导致半导体结构240和半导体结构270之间的介于大约1600mJ/m2和大约3000mJ/m2之间的键合能。
经处理的半导体结构270可以与图2A的经处理的半导体结构200大体相似，并且可以包括在基片276中和/或上面形成的多个器件结构274。基片276可以包括诸如之前参照图2A的基片206描述的材料中的任一种的半导体材料。经处理的半导体结构270还可以包括金属结构275。金属结构275可以包括一个或更多个导电焊盘、迹线、线路等。此外，金属结构275可以包括多层或多区域结构，这些区域例如包括渡越区、势垒区、导电区等，每个区域均可以包括不同的材料。
通过将介电材料278(图2E)键合到半导体结构200的基片206，可以将半导体结构240永久地键合到经处理的半导体结构270。介电材料278例如可以包括一种或更多种氧化物(例如，二氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(例如，氮化硅(Si3N4)、氮化硼(BN)或氮化铝(AlN))等。
在将图2C的半导体结构240和经处理的半导体结构270永久键合后，可以形成穿过半导体结构200并到达金属结构275的TWI 205。例如，通过刻蚀或激光烧蚀的方式穿透半导体结构200而到达金属结构275，可以形成通孔。然后，可以利用一次或更多次电镀处理(如，化学镀处理和/或电解电镀处理)以在通孔内并在金属结构275上提供一种或更多种导电材料，因而形成在结构上与金属结构275互连且与金属结构275电互连的TWI 205。
在将图2C的半导体结构240和经处理的半导体结构270永久键合后，可以从图2D的半导体结构260去除掉临时键合到半导体结构200的半导体结构222，以形成在图2E中示出的半导体结构280。例如可以利用之前参照图1E讨论的方法从半导体结构260去除掉半导体结构222。
本发明的实施方式可以用于任何类型或多个类型的半导体结构的3D集成，包括裸片到裸片(D2D)集成、裸片到晶片(D2W)、晶片到晶片(W2W)集成或这些集成处理的组合。
例如，在裸片到晶片(D2W)集成处理中，经处理的半导体晶片可以如本文中前面描述地那样临时地直接键合到承载基片晶片，以用于该经处理的半导体晶片的后续操作和处理。然后，可以使经处理的半导体晶片与承载基片晶片分开并将其固定在胶带上，接着可以将经处理的半导体晶片切成小块以形成固定在胶带上的单独的裸片，接着可以测试这些裸片是否可以正确工作。然后可以挑选出已知合格裸片(KGD)并利用本文前面描述的方法将已知合格裸片永久地键合到另一个经处理的半导体晶片。
在裸片到晶片(D2W)集成处理的另一个示例中，在已知合格裸片(KGD)被固定到承载基片晶片的同时，可以如本文中前面描述的那样将已知合格裸片(KGD)临时地直接键合到承载基片晶片，以用于后续对已知合格裸片的操作和处理(例如，薄化和/或形成TWI)。然后，可以将经处理的已知合格裸片永久键合到另一个经处理的半导体晶片，同时承载基片晶片在已知合格裸片的与另一个经处理的半导体晶片相反的一侧上保持与该已知合格裸片的键合。已知合格裸片(以及永久键合到该已知合格裸片的另一个经处理的半导体晶片)可以与承载基片晶片分开。
下面描述本发明的非限制性实施方式的另外示例。
实施方式1：一种形成键合半导体结构的方法，该方法包括以下步骤：通过提供第一半导体结构的键合表面和第二半导体结构的键合表面之间的直接原子键合或直接分子键合，将第一半导体结构临时键合到第二半导体结构；将第一半导体结构选择为具有位于该第一半导体结构的第一侧上的有效面和位于该第一半导体结构的相反的第二侧上的背面，并且第一半导体结构包括在基片上形成的至少一个器件结构；通过从第一半导体结构的背面去除基片的材料，使第一半导体结构的基片变薄；在使第一半导体结构的基片变薄后，将第一半导体结构的背面永久地键合到第三半导体结构的表面，并且同时第一半导体结构保持临时键合到第二半导体结构；以及将第二半导体结构与第一半导体结构分开。
实施方式2：根据实施方式1的方法，该方法还包括以下步骤：将第一半导体结构选择为包括至少一个晶片通孔互连，并且其中，使第一半导体结构的基片变薄的步骤包括露出穿过第一半导体结构的背面的至少一个晶片通孔互连的至少一部分的步骤，并且其中，将第一半导体结构的背面永久地键合到第三半导体结构的表面的步骤包括将至少一个晶片通孔互连与第三半导体结构的至少一个导电结构电互连的步骤。
实施方式3：根据实施方式1的方法，该方法还包括以下步骤：在将第一半导体结构的背面永久地键合到第三半导体结构的表面后，形成穿过第一半导体结构的至少一个晶片通孔互连，并且将该至少一个晶片通孔互连与第三半导体结构的至少一个导电结构电互连。
实施方式4：根据实施方式1至3中任一项的方法，其中，将第一半导体结构临时键合到第二半导体结构的步骤包括以下步骤：在第一半导体结构和第二半导体结构之间不使用粘合剂地将第一半导体结构临时键合到第二半导体结构。
实施方式5：根据实施方式1至4中任一项的方法，其中，提供第一半导体结构的键合表面和第二半导体结构的键合表面之间的直接原子键合或直接分子键合的步骤包括以下步骤：在氧化硅、氮化硅和氧化锗中的至少一种与硅、锗、氧化硅、氮化硅和氧化锗中的至少一种之间提供直接原子键合或直接分子键合。
实施方式6：根据实施方式1至5中任一项的方法，其中，将第一半导体结构临时键合到第二半导体结构的步骤包括以下步骤：将第一半导体结构的键合表面和第二半导体结构的键合表面中每一方都形成为具有大约两纳米(2.0nm)或更小的表面粗糙度；将第一半导体结构的键合表面紧靠第二半导体结构的键合表面；以及在大约两百摄氏度(200℃)和大约四百摄氏度(400℃)之间的温度将第一半导体结构的键合表面和第二半导体结构的键合表面保持大约两分钟(2min)和大约十五小时(15hr)之间的时间。
实施方式7：根据实施方式6的方法，该方法还包括以下步骤：在将第一半导体结构的键合表面和第二半导体结构的键合表面保持在介于大约两百摄氏度(200℃)和大约四百摄氏度(400℃)之间的温度达大约两分钟(2min)和大约十五小时(15hr)之间的时间的同时，保持第一半导体结构的键合表面和第二半导体结构的键合表面之间的介于大约0.14MPa和1.43MPa之间的压力。
实施方式8：根据实施方式6或实施方式7的方法，该方法还包括以下步骤：在将第一半导体结构的键合表面紧靠第二半导体结构的键合表面之前，将第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方活化。
实施方式9：根据实施方式1至5中任一项的方法，其中，将第一半导体结构临时键合到第二半导体结构的步骤包括以下步骤：在第一半导体结构的键合表面和第二半导体结构的键合表面之间形成键合界面区域，该键合界面区域是第一半导体结构的键合表面和第二半导体结构的键合表面之间沿它们之间的键合界面的总面积的大约百分之八十(80％)或更小。
实施方式10：根据实施方式9的方法，该方法还包括以下步骤：在第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方中形成多个凹槽。
实施方式11：根据实施方式10的方法，其中，在第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方中形成多个凹槽的步骤包括以下步骤：在第一半导体结构的键合表面和第二半导体结构的键合表面中一方上以图案形成多个凹槽；以及使该图案包括第一半导体结构的键合表面和第二半导体结构的键合表面中另一方上的金属特征的另一个图案的镜像。
实施方式12：根据实施方式10或实施方式11的方法，其中，在第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方中形成多个凹槽的步骤包括以下步骤：在第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方上的第二介电材料上淀积第一介电材料；将第一介电材料选择为包括在被加热到低于大约四百摄氏度(400℃)的已知温度时将经历降解、分解和除气中的至少一种的低温介电材料；以及形成穿过第一介电材料的至少一部分的多个凹槽。
实施方式13：根据实施方式12的方法，该方法还包括将低温介电材料加热到高于已知温度的温度，以弱化低温介电材料与另一材料之间的键合的步骤。
实施方式14：根据实施方式1至5中任一项的方法，其中，将第一半导体结构临时键合到第二半导体结构的步骤包括以下步骤：将第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方形成为具有介于大约四分之一纳米(0.25nm)和大约两纳米(2nm)之间的表面粗糙度。
实施方式15：根据实施方式14的方法，其中，将第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方形成为具有介于大约四分之一纳米(0.25nm)和大约两纳米(2nm)之间的表面粗糙度的步骤包括以下步骤：将第一半导体结构的键合表面和第二半导体结构的键合表面中每一方均形成为具有介于大约二分之一纳米(0.5nm)和大约一纳米(1.0nm)之间的表面粗糙度。
实施方式16：一种形成半导体结构的方法，该方法包括以下步骤：在第一半导体结构的键合表面和第二半导体结构的键合表面之间不使用粘合剂地将第一半导体结构临时键合到第二半导体结构；将第一半导体结构选择为具有位于第一半导体结构的第一侧上的有效面和位于第一半导体结构的相反的第二侧上的背面，并且第一半导体结构包括在基片上形成的至少一个器件结构；将第一半导体结构的背面永久地键合到第三半导体结构的表面，同时使第一半导体结构保持临时键合到第二半导体结构；以及将第二半导体结构与第一半导体结构分开。
实施方式17：根据实施方式16的方法，其中，将第一半导体结构临时键合到第二半导体结构的步骤包括以下步骤：将第一半导体结构的键合表面和第二半导体结构的键合表面中每一方均形成为具有大约两纳米(2.0nm)或更小的表面粗糙度；使第一半导体结构的键合表面紧靠第二半导体结构的键合表面；以及在大约两百摄氏度(200℃)和大约四百摄氏度(400℃)之间的温度达将第一半导体结构的键合表面与第二半导体结构的键合表面保持大约两分钟(2min)和大约十五小时(15hr)之间的时间。
实施方式18：根据实施方式16或实施方式17的方法，该方法还包括以下步骤：将第一半导体结构的键合表面与第二半导体结构的键合表面中至少一方活化。
实施方式19：根据实施方式16至18中任一项的方法，其中，将第一半导体结构临时键合到第二半导体结构的步骤包括以下步骤：在第一半导体结构的键合表面和第二半导体结构的键合表面之间形成键合界面区域，该键合界面区域是第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方的总表面面积的大约百分之八十(80％)或更小。
实施方式20：根据实施方式19的方法，该方法还包括以下步骤：在第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方中形成多个凹槽。
实施方式21：根据实施方式20的方法，其中，在第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方中形成多个凹槽的步骤包括以下步骤：在第一半导体结构的键合表面和第二半导体结构的键合表面中一方上以图案形成多个凹槽；并将该图案选择为包括第一半导体结构的键合表面和第二半导体结构的键合表面中另一方上的金属特征的另一个图案的镜像。
实施方式22：根据实施方式20或实施方式21的方法，其中，在第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方中形成多个凹槽的步骤包括以下步骤：在第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方上的第二介电材料上淀积第一介电材料；将第一介电材料选择为包括在被加热到低于大约400摄氏度(400℃)的已知温度时将经历降解、分解和除气中的至少一种的低温介电材料；以及形成穿过第一介电材料的至少一部分的多个凹槽。
实施方式23：根据实施方式22的方法，该方法还包括将低温介电材料加热到高于已知温度的温度，以弱化低温介电材料与另一材料之间的键合的步骤。
实施方式24：根据实施方式16的方法，其中，将第一半导体结构临时键合到第二半导体结构的步骤包括以下步骤：将第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方形成为具有介于大约四分之一纳米(0.25nm)和大约两纳米(2nm)之间的表面粗糙度。
实施方式25：一种半导体结构，该半导体结构包括：第一半导体结构，其具有位于第一半导体结构的第一侧上的有效面和位于第一半导体结构的相反的第二侧上的背面，第一半导体结构包括基片和在该基片上形成的至少一个器件结构；第二半导体结构，其在与第一半导体结构之间没有粘合剂的情况下被临时键合到第一半导体结构，第一半导体结构与第二半导体结构之间的键合能是大约1000mJ/m2或更小；第三半导体结构，其永久地键合到第一半导体结构的背面，第一半导体结构与第三半导体结构之间的键合能至少是大约1200mJ/m2。
实施方式26：根据实施方式25的半导体结构，该半导体结构还包括：位于第一半导体结构的键合表面和第二半导体结构的键合表面之间的直接原子键合或分子键合。
实施方式27：根据实施方式26的半导体结构，其中，第一半导体结构的键合表面包括氧化硅、氮化硅和氧化锗中的至少一种，并且第二半导体结构的键合表面包括硅、锗、氧化硅、氮化硅和氧化锗中的至少一种。
实施方式28：根据实施方式25至27中任一项的半导体结构，该半导体结构还包括至少一个晶片通孔互连，该至少一个晶片通孔互连从第一半导体结构的至少一个器件结构延伸穿过第一半导体结构的基片而到达第三半导体结构的至少一个导电结构。
实施方式29：根据实施方式25的半导体结构，其中，第一半导体结构的键合表面和第二半导体结构的键合表面中每一方均具有大约两纳米(2.0nm)或更小的表面粗糙度。
实施方式30：根据实施方式25的半导体结构，其中，第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方具有介于大约四分之一纳米(0.25nm)和大约两纳米(2nm)之间的表面粗糙度。
实施方式31：根据实施方式30的半导体结构，其中，第一半导体结构的键合表面和第二半导体结构的键合表面中每一方均具有介于大约二分之一纳米(0.5nm)和大约一纳米(1.0nm)之间的表面粗糙度。
实施方式32：根据实施方式25的半导体结构，该半导体结构还包括：在第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方中的多个凹槽。
实施方式33：根据实施方式32的半导体结构，其中，多个凹槽中的凹槽被淀积为第一半导体结构的键合表面和第二半导体结构的键合表面中一方上的图案，并且其中，该图案包括第一半导体结构的键合表面和第二半导体结构的键合表面中另一方上的金属特征的另一图案的镜像。
实施方式34：根据实施方式32或实施方式33的半导体结构，其中，多个凹槽中的凹槽至少部分地延伸穿过第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方上的第一介电材料，第一介电材料包括低温介电材料。
实施方式35：根据实施方式34的半导体结构，该半导体结构还包括第二介电材料，第二介电材料在第一半导体结构的键合表面和第二半导体结构的键合表面中至少一方上位于第一介电材料的下面，第二介电材料包括高温介电材料。
上面描述的本发明的实施方式不限制本发明的范围，因为这些实施方式仅是由所附的权利要求及其法律等同物的范围限定的本发明的实施方式的示例。旨在将任何等同的实施方式包括在本发明的范围内。确切地说，对于本领域技术人员来说，除了这里示出和描述的以外，本发明的各种变型(诸如所描述的元件的另选的有用组合)将从描述中变得明显。这样的变型也旨在落入所附权利要求的范围内。本文中的标题仅为了清楚和方便的目的，并且这些标题不限制下面权利要求的范围。
Claims (17)
1.一种形成键合半导体结构的方法，该方法包括以下步骤：
通过在第一半导体结构的键合表面和第二半导体结构的键合表面之间提供直接原子键合或直接分子键合，将所述第一半导体结构临时键合到所述第二半导体结构；
将所述第一半导体结构选择为具有位于所述第一半导体结构的第一侧的有效面和位于所述第一半导体结构的相反的第二侧的背面，并且将所述第一半导体结构选择为包括在基片上形成的至少一个器件结构；
通过从所述第一半导体结构的所述背面去除所述基片的材料，使所述第一半导体结构的所述基片变薄；
在使所述第一半导体结构的所述基片变薄后，将所述第一半导体结构的所述背面永久键合到第三半导体结构的表面，同时使所述第一半导体结构保持临时键合到所述第二半导体结构；以及
将所述第二半导体结构与所述第一半导体结构分开。
2.根据权利要求1所述的方法，该方法还包括以下步骤：将所述第一半导体结构选择为包括至少一个晶片通孔互连，并且其中，使所述第一半导体结构的所述基片变薄的步骤包括露出穿过所述第一半导体结构的所述背面的所述至少一个晶片通孔互连的至少一部分的步骤，并且其中，将所述第一半导体结构的所述背面永久键合到第三半导体结构的表面的步骤包括使所述至少一个晶片通孔互连与所述第三半导体结构的至少一个导电结构电互连的步骤。
3.根据权利要求1所述的方法，该方法还包括以下步骤：在将所述第一半导体结构的所述背面永久键合到所述第三半导体结构的表面后，形成穿过所述第一半导体结构的至少一个晶片通孔互连，并且使所述至少一个晶片通孔互连与所述第三半导体结构的至少一个导电结构电互连。
4.根据权利要求1所述的方法，其中，将所述第一半导体结构临时键合到所述第二半导体结构的步骤包括以下步骤：
将所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中每一方均形成为具有大约2纳米或更小的表面粗糙度；
将所述第一半导体结构的所述键合表面紧靠所述第二半导体结构的所述键合表面；以及
将所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面保持在介于大约200摄氏度和大约400摄氏度之间的温度达大约2分钟和大约15小时之间的时间。
5.根据权利要求4所述的方法，该方法还包括以下步骤：在将所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面保持在介于大约200摄氏度和大约400摄氏度之间的温度达大约2分钟和大约15小时之间的时间的同时，保持所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面之间的介于大约0.14MPa和1.43MPa之间的压力；以及
在将所述第一半导体结构的所述键合表面紧靠所述第二半导体结构的所述键合表面之前，活化所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中的至少一方。
6.根据权利要求1所述的方法，其中，将所述第一半导体结构临时键合到所述第二半导体结构的步骤包括以下步骤：形成所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面之间的键合界面区域，该键合界面区域是所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面之间沿它们之间的键合界面的总面积的大约80％或更小。
7.根据权利要求6所述的方法，该方法还包括以下步骤：在所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中的至少一方中形成多个凹槽。
8.根据权利要求7所述的方法，其中，在所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中的至少一方中形成多个凹槽的步骤包括以下步骤：
在所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中的一方上以图案形成所述多个凹槽；以及
将所述图案选择为包括位于所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中的另一方上的金属特征的另一个图案的镜像。
9.根据权利要求7所述的方法，其中，在所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中的至少一方中形成多个凹槽的步骤包括以下步骤：
在所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中的至少一方上的第二介电材料上淀积第一介电材料；
将所述第一介电材料选择为包括在被加热到低于大约400摄氏度的已知温度时将经历降解、分解和除气中至少一种的低温介电材料；以及
形成穿过所述第一介电材料的至少一部分的所述多个凹槽。
10.根据权利要求9所述的方法，该方法还包括以下步骤：将所述低温介电材料加热到高于所述已知温度的温度，以弱化所述低温介电材料与另一种材料之间的键合。
11.一种半导体结构，该半导体结构包括：
第一半导体结构，其具有位于所述第一半导体结构的第一侧的有效面和位于所述第一半导体结构的相反的第二侧的背面，所述第一半导体结构包括基片和在所述基片上形成的至少一个器件结构；
第二半导体结构，所述第二半导体结构在其与所述第一半导体结构之间没有粘合剂的情况下临时键合到所述第一半导体结构，所述第一半导体结构与所述第二半导体结构之间的键合能是大约1000mJ/m2或更小；
第三半导体结构，其永久键合到所述第一半导体结构的所述背面，所述第一半导体结构与所述第三半导体结构之间的键合能至少是大约1200mJ/m2。
12.根据权利要求11所述的半导体结构，该半导体结构还包括位于所述第一半导体结构的键合表面和所述第二半导体结构的键合表面之间的直接原子键合或直接分子键合；并且
其中，所述第一半导体结构的所述键合表面包括氧化硅、氮化硅和氧化锗中的至少一种，并且所述第二半导体结构的所述键合表面包括硅、锗、氧化硅、氮化硅和氧化锗中的至少一种。
13.根据权利要求11所述的半导体结构，该半导体结构还包括至少一个晶片通孔互连，所述至少一个晶片通孔互连从所述第一半导体结构的所述至少一个器件结构延伸穿过所述第一半导体结构的所述基片而到达所述第三半导体结构的至少一个导电结构。
14.根据权利要求11所述的半导体结构，该半导体结构还包括位于所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中的至少一方中的多个凹槽。
15.根据权利要求14所述的半导体结构，其中，所述多个凹槽中的凹槽被以图案布置在所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中的一方上，并且其中，所述图案包括位于所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中的另一方上的金属特征的另一个图案的镜像。
16.根据权利要求14所述的半导体结构，其中，所述多个凹槽中的凹槽至少部分地延伸穿过所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中至少一方上的第一介电材料，所述第一介电材料包括低温介电材料。
17.根据权利要求16所述的半导体结构，该半导体结构还包括第二介电材料，所述第二介电材料在所述第一半导体结构的所述键合表面和所述第二半导体结构的所述键合表面中至少一方上位于所述第一介电材料的下面，所述第二介电材料包括高温介电材料。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/837,326 US8481406B2 (en) | 2010-07-15 | 2010-07-15 | Methods of forming bonded semiconductor structures |
| US12/837,326 | 2010-07-15 | ||
| FR1055965A FR2963159B1 (fr) | 2010-07-21 | 2010-07-21 | Procedes de formation de structures semi-conductrices liees, et structures semi-conductrices formees par ces procedes |
| FR1055965 | 2010-07-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102339768A true CN102339768A (zh) | 2012-02-01 |
| CN102339768B CN102339768B (zh) | 2015-06-10 |
Family
ID=45515417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110197168.2A Active CN102339768B (zh) | 2010-07-15 | 2011-07-14 | 形成键合半导体结构的方法及该方法形成的半导体结构 |
Country Status (4)
| Country | Link |
|---|---|
| KR (1) | KR101238732B1 (zh) |
| CN (1) | CN102339768B (zh) |
| SG (1) | SG177816A1 (zh) |
| TW (1) | TWI464810B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298493A (zh) * | 2015-05-26 | 2017-01-04 | 台虹科技股份有限公司 | 半导体装置的制造方法 |
| CN107112279A (zh) * | 2014-11-05 | 2017-08-29 | 康宁股份有限公司 | 从下往上的电解导通镀覆方法 |
| CN107275416A (zh) * | 2017-05-09 | 2017-10-20 | 浙江大学 | 一种光探测器及其制备方法 |
| CN111742398A (zh) * | 2018-02-15 | 2020-10-02 | 伊文萨思粘合技术公司 | 用于处理器件的技术 |
| US12004295B2 (en) | 2020-12-03 | 2024-06-04 | Corning Incorporated | Articles including metallized vias |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791723B2 (en) * | 2012-08-17 | 2014-07-29 | Alpha And Omega Semiconductor Incorporated | Three-dimensional high voltage gate driver integrated circuit |
| KR101395235B1 (ko) | 2013-10-31 | 2014-05-16 | (주)실리콘화일 | 배면광 포토다이오드를 이용한 이미지 센서 및 그 제조방법 |
| US9355205B2 (en) * | 2013-12-20 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of a three dimensional integrated circuit |
| CN106783645A (zh) * | 2016-11-29 | 2017-05-31 | 东莞市广信知识产权服务有限公司 | 一种金刚石与GaN晶圆片直接键合的方法 |
| US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
| GB2595447A (en) * | 2020-05-18 | 2021-12-01 | Oaklands Plastics Ltd | Hoarding panel & method of manufacture |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061743A1 (en) * | 2000-02-16 | 2001-08-23 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US20040219765A1 (en) * | 2002-12-31 | 2004-11-04 | Rafael Reif | Method of forming a multi-layer semiconductor structure incorporating a processing handle member |
| US20050124138A1 (en) * | 2002-03-28 | 2005-06-09 | Bernard Aspar | Method for handling semiconductor layers in such a way as to thin same |
| CN101197297A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 晶片压焊键合方法及其结构 |
| CN101207021A (zh) * | 2006-12-18 | 2008-06-25 | 硅绝缘体技术有限公司 | 双等离子体超薄隐埋氧化 |
| US20090057890A1 (en) * | 2007-08-24 | 2009-03-05 | Honda Motor Co., Ltd. | Semiconductor device |
| US20100068868A1 (en) * | 2008-09-18 | 2010-03-18 | Samsung Electronics Co., Ltd. | Wafer temporary bonding method using silicon direct bonding |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| FR2894990B1 (fr) * | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
| KR100618837B1 (ko) | 2004-06-22 | 2006-09-01 | 삼성전자주식회사 | 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 |
| FR2931014B1 (fr) | 2008-05-06 | 2010-09-03 | Soitec Silicon On Insulator | Procede d'assemblage de plaques par adhesion moleculaire |
-
2011
- 2011-06-09 SG SG2011042017A patent/SG177816A1/en unknown
- 2011-06-20 TW TW100121505A patent/TWI464810B/zh active
- 2011-06-21 KR KR1020110060306A patent/KR101238732B1/ko active IP Right Grant
- 2011-07-14 CN CN201110197168.2A patent/CN102339768B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061743A1 (en) * | 2000-02-16 | 2001-08-23 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US7041178B2 (en) * | 2000-02-16 | 2006-05-09 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US20050124138A1 (en) * | 2002-03-28 | 2005-06-09 | Bernard Aspar | Method for handling semiconductor layers in such a way as to thin same |
| US20040219765A1 (en) * | 2002-12-31 | 2004-11-04 | Rafael Reif | Method of forming a multi-layer semiconductor structure incorporating a processing handle member |
| CN101197297A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 晶片压焊键合方法及其结构 |
| CN101207021A (zh) * | 2006-12-18 | 2008-06-25 | 硅绝缘体技术有限公司 | 双等离子体超薄隐埋氧化 |
| US20090057890A1 (en) * | 2007-08-24 | 2009-03-05 | Honda Motor Co., Ltd. | Semiconductor device |
| US20100068868A1 (en) * | 2008-09-18 | 2010-03-18 | Samsung Electronics Co., Ltd. | Wafer temporary bonding method using silicon direct bonding |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107112279A (zh) * | 2014-11-05 | 2017-08-29 | 康宁股份有限公司 | 从下往上的电解导通镀覆方法 |
| CN106298493A (zh) * | 2015-05-26 | 2017-01-04 | 台虹科技股份有限公司 | 半导体装置的制造方法 |
| CN107275416A (zh) * | 2017-05-09 | 2017-10-20 | 浙江大学 | 一种光探测器及其制备方法 |
| CN111742398A (zh) * | 2018-02-15 | 2020-10-02 | 伊文萨思粘合技术公司 | 用于处理器件的技术 |
| CN111742398B (zh) * | 2018-02-15 | 2021-07-09 | 伊文萨思粘合技术公司 | 用于处理器件的技术 |
| US12004295B2 (en) | 2020-12-03 | 2024-06-04 | Corning Incorporated | Articles including metallized vias |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201212131A (en) | 2012-03-16 |
| SG177816A1 (en) | 2012-02-28 |
| KR20120007960A (ko) | 2012-01-25 |
| CN102339768B (zh) | 2015-06-10 |
| TWI464810B (zh) | 2014-12-11 |
| KR101238732B1 (ko) | 2013-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102339768B (zh) | 形成键合半导体结构的方法及该方法形成的半导体结构 | |
| US8866305B2 (en) | Methods of forming bonded semiconductor structures | |
| US10796958B2 (en) | 3D integration method using SOI substrates and structures produced thereby | |
| CN105489512B (zh) | 临时半导体结构键合方法和相关的键合半导体结构 | |
| US10553562B2 (en) | Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods | |
| US7371662B2 (en) | Method for forming a 3D interconnect and resulting structures | |
| KR20230164153A (ko) | 캐리어의 직접 결합 및 분리 | |
| US8841002B2 (en) | Method of room temperature covalent bonding | |
| US20160190103A1 (en) | Semiconductor device and manufacturing method therefor | |
| US20080191310A1 (en) | By-product removal for wafer bonding process | |
| TWI509713B (zh) | 形成結合的半導體結構之方法及用該方法所形成之半導體結構 | |
| EP3024019A1 (en) | Method for direct bonding of semiconductor substrates. | |
| Chidambaram et al. | Dielectric materials characterization for hybrid bonding | |
| CN104485288B (zh) | 一种超薄玻璃转接板的制作方法 | |
| Enquist et al. | Advanced direct bond technology | |
| US20100075461A1 (en) | Method for transferring chips onto a substrate | |
| Brun et al. | Low temperature Direct Bonding of SiN and SiO interfaces for packaging applications | |
| JP2013537363A (ja) | 犠牲材料を使用して半導体構造体中にウェーハ貫通相互接続部を形成する方法、及びかかる方法により形成される半導体構造体 | |
| Tan et al. | The effect of forming gas anneal on the oxygen content in bonded copper layer | |
| JP5391599B2 (ja) | 基板接合方法及び電子部品 | |
| KR100850115B1 (ko) | 반도체 소자 접합 방법 | |
| JP2019114607A (ja) | 半導体装置およびその製造方法 | |
| TWI799053B (zh) | 半導體結構的製造方法 | |
| Di Cioccio et al. | low temperature direct bonding 3D stacking technologies for high density device integration | |
| Tan | Multi-layer three-dimensional silicon electronics enabled by wafer bonding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |