CN101197297A - 晶片压焊键合方法及其结构 - Google Patents
晶片压焊键合方法及其结构 Download PDFInfo
- Publication number
- CN101197297A CN101197297A CN200610119163.7A CN200610119163A CN101197297A CN 101197297 A CN101197297 A CN 101197297A CN 200610119163 A CN200610119163 A CN 200610119163A CN 101197297 A CN101197297 A CN 101197297A
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- wafer
- semiconductor
- welding
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003466 welding Methods 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims abstract description 334
- 239000000758 substrate Substances 0.000 claims description 73
- 239000007769 metal material Substances 0.000 claims description 48
- 229910000679 solder Inorganic materials 0.000 claims description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 26
- 229910052802 copper Inorganic materials 0.000 claims description 26
- 239000010949 copper Substances 0.000 claims description 26
- 238000002161 passivation Methods 0.000 claims description 25
- 238000011049 filling Methods 0.000 claims description 15
- 230000000149 penetrating effect Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 290
- 230000008569 process Effects 0.000 abstract description 32
- 238000005530 etching Methods 0.000 description 17
- 238000000227 grinding Methods 0.000 description 11
- 238000005498 polishing Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005429 filling process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
一种晶片间三维互连的方法，包括：首先将两半导体晶片面对面粘合，再将其中一片进行背面减薄并完成晶片之间三维互连，然后在完成互连的半导体晶片背面再进行面对背粘合并减薄、互连，然后重复面对背粘合、减薄、互连工艺，将多个半导体晶片表面顺次层叠。本发明还提供一种晶片间的三维互连结构，两半导体晶片表面相对粘结，在其中一半导体晶片背面衬底中形成有第二连接焊块，多个半导体晶片顺次层叠于所述具有第二连接焊块的半导体晶片衬底之上。本发明方法在键合中不会引起晶片破损，形成的半导体晶片键合结构能够节省半导体晶片上的芯片面积。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种晶片压焊键合(waferbonding)方法及其结构。
背景技术
传统的切割封装方法为在半导体晶片完成制造后，通过切割将每一个芯片从晶片上分离，然后对每一个芯片进行封装并引线。随着半导体技术朝着更高技术节点的发展，半导体芯片的封装技术也由原来的切割打线的封装方式逐渐发展为晶片级焊接封装(wafer level package)。晶片级封装方法则是以整个晶片为封装对象，在晶片完成制造后，直接将两个或多个晶片压焊键合(wafer bonding)在一起。专利申请号为200410005400.8的中国专利公开了一种晶片级封装的方法及结构。图1至图10为现有一种多晶片压焊键合工艺各步骤相应的结构的剖面示意图。
如图1所示，首先提供一完成芯片制造的半导体晶片100，所述半导体晶片100包含有硅基衬底101，在所述硅基衬底101上有器件区102，在所述器件区的上形成有引线焊块104，所述引线焊点104的材质为铝。
如图2所示，通过光刻刻蚀工艺在所述器件区102和硅基衬底101中形成连接孔105，所述连接孔105的深度应不小于50um。
如图3所示，在所述连接孔105的侧壁形成介质层106，所述介质层106为氧化硅或氮化硅，所述介质层106作为硅基衬底101和后续工艺中在连接孔105中沉积的金属材料的绝缘层。
如图4所示，在所述连接孔105中和所述器件区102上沉积金属层108，所述金属层108材质为铜。在沉积所述金属铜之前需要先沉积阻挡层以阻止铜向介质层106中的扩散。
如图5所示，通过化学机械研磨进行平坦化，去除所述器件区102上的多余的金属铜，形成铜插塞108a。
如图6所示，在所述铜插塞108a上形成焊料凸块110。所述焊料凸块110材质可以是金、银、锡中的一种或其组合。
如图7所示，在所述半导体晶片100的器件区102的上表面粘贴一载片层(carrier)112，同时研磨所述硅基衬底101使其厚度减小，直至露出所述铜插塞108a，如图8所示。
如图9所示，在所述硅基衬底101上露出的铜插塞108a的上表面形成焊料凸块110。
去除所述载片层112，将多个形成有铜插塞108a和焊料凸块110的半导体晶片100a，100b，100c，100d按如图10所述的方式压焊在一起，多个半导体晶片通过焊料凸块110连接在一起，每两个半导体晶片之间填充有粘结剂112。
上述晶片键合方法通过在硅基衬底中形成连接插塞并通过研磨使晶片厚度减小，在晶片的两面形成焊料凸块，将多个芯片的叠放在一起，多个芯片之间通过焊料凸块电连接。在上述工艺中，形成连接插塞108a的工艺受刻蚀和沉积工艺的限制，连接孔105不能做的太深，形成的连接插塞108a的底部离所述硅基衬底101的表面较远，因而需要研磨去掉较厚硅基衬底101才能使连接插塞108的底部露出，研磨后半导体基底100变的较薄。大约为100至150um，这导致研磨晶片薄化的工艺变得难以控制，在晶片研磨趋于结束时，半导体基底的厚度很薄，很容易使晶片破碎，而损坏整个晶片。
发明内容
因此，本发明的目的在于提供一种晶片键合方法及其结构，以解决现有晶片压焊键合工艺中晶片容易破碎的问题。
为达到上述目的，本发明提供的一种晶片压焊键合方法包括：在第一半导体晶片和第二半导体晶片的钝化层中形成第一沟槽和第一连接孔，所述第一连接孔底部露出引线焊块；在所述第一沟槽和第一连接孔中填充第一金属材料，所述第一沟槽中的第一金属材料形成第一连接焊块；将所述第一半导体晶片表面和第二半导体晶片表面粘合，其中所述第一半导体晶片、第二半导体晶片表面相应位置的第一连接焊块相接触；将所述第二半导体晶片背面衬底减薄，并在该半导体晶片背面衬底中形成第二沟槽和贯穿该半导体晶片衬底和器件层的第二连接孔，所述第二连接孔底部露出该半导体晶片的第一连接焊块；在所述第二连接孔侧壁形成介质层，在所述第二沟槽和第二连接孔中填充第二金属材料，所述第二沟槽中的第二金属材料形成第二连接焊块。
所述第一金属材料和第二金属材料为同种材质。
所述第一金属材料和第二金属材料为铜、铝、金、银、钽、钛、氮化钛、氮化钽中的一种或其组合。
通过退火使所述第一半导体晶片表面和第二半导体晶片表面粘合。
所述退火温度为150至400度。
所述介质层为氧化硅。
该方法进一步包括：在所述第二连接焊块上形成焊料凸块；在所述第一半导体晶片背面衬底上形成第二连接焊块，并在所述第二连接焊块上形成焊料凸块。
本发明还提供一种晶片压焊键合方法，包括：在第一半导体晶片和第二半导体晶片的钝化层中形成第一沟槽和第一连接孔，所述第一连接孔底部露出引线焊块；在所述第一沟槽和第一连接孔中填充第一金属材料，所述第一沟槽中的第一金属材料形成第一连接焊块；将所述第一半导体晶片和第二半导体晶片的表面粘合，其中所述第一半导体晶片、第二半导体晶片表面相应位置的第一连接焊块相接触；将所述第二半导体晶片背面衬底减薄，并在该半导体晶片背面衬底中形成第二沟槽和贯穿该半导体晶片衬底和器件层的第二连接孔，所述第二连接孔底部露出该半导体晶片的第一连接焊块；在所述第二连接孔侧壁形成介质层，在所述第二沟槽和第二连接孔中填充第二金属材料，所述第二沟槽中的第二金属材料形成第二连接焊块；在所述第二半导体晶片背面衬底上至少粘合一第三半导体晶片，其中所述第三半导体晶片表面形成有第一连接焊块，所述第二半导体晶片背面的第二连接焊块和第三半导体晶片表面的相应位置的第一连接焊块相接触，在所述第三半导体晶片背面衬底中形成第二连接焊块，该第二连接焊块通过第三半导体晶片第二连接孔中的第二金属材料与第三半导体晶片表面第一连接焊块连接。
所述第一金属材料和第二金属材料为同种材质。
通过退火使所述第一半导体晶片表面和第二半导体晶片表面粘合。
所述退火温度为150至400度。
该方法进一步包括：在所述第三半导体晶片的第二连接焊块上形成焊料凸块；在所述第一半导体晶片背面衬底表面形成第二连接焊块，并在所述第二连接焊块表面形成焊料凸块。
相应的，本发明还一种晶片压焊键合结构，包括：第一半导体晶片；第二半导体晶片；其中，所述第一半导体晶片和第二半导体晶片表面形成有第一连接焊块，所述第一连接焊块通过钝化层中第一连接插塞和引线焊块连接；所述第二半导体晶片背面衬底上形成有第二连接焊块；所述第二半导体晶片表面的第一连接焊块和背面衬底上的第二连接焊块通过贯穿所述第二半导体晶片衬底和器件层的第二连接插塞连接；所述第一半导体晶片表面和第二半导体表面粘合，且所述第一半导体晶片和第二半导体晶片表面相应位置的第一连接焊块相接触。
所述第一连接焊块和第二连接焊块为铜。
在所述第二半导体晶片的第二连接焊块上形成有焊料凸块。
本发明还提供一种晶片压焊键合结构，包括：第一半导体晶片；第二半导体晶片；和至少一第三半导体晶片；所述第一半导体晶片、第二半导体晶片和第三半导体晶片表面形成有第一连接焊块，所述第一连接焊块通过钝化层中第一连接插塞和引线焊块连接；所述第二半导体晶片和第三半导体晶片背面衬底上形成有第二连接焊块；所述第二半导体晶片和第三半导体晶片表面的第一连接焊块和背面衬底上的第二连接焊块通过贯穿相应半导体晶片衬底和器件层的第二连接插塞连接；所述第一半导体晶片表面和第二半导体表面粘合，且所述第一半导体晶片表面、第二半导体晶片表面相应位置的第一连接焊块相接触；所述第三半导体晶片层叠于所述第二半导体晶片背面衬底上，所述第三半导体晶片表面的第一连接焊块和第二半导体晶片背面衬底中相应位置的第二连接焊块相接触。
所述第一连接焊块和第二连接焊块为铜。
在所述第三半导体晶片的第二连接焊块上形成有焊料凸块。
所述第二半导体晶片中的第二连接插塞和第三半导体晶片中的第二连接插塞呈直线排列或交错排列。
在所述第一半导体晶片背面衬底上形成有第二连接焊块，且所述第一半导体晶片的第一连接焊块和第二连接焊块通过贯穿所述第一半导体晶片衬底和器件层的第二连接插塞与连接。
所述第一半导体晶片的第二连接插塞上形成有焊料凸块。
与现有技术相比，本发明具有以下优点：
本发明晶片压焊键合方法首先将两个半导体晶片表面相对(face toface)粘合，然后对其中一半导体晶片背面衬底进行研磨减薄，由于两半导体晶片粘合而使厚度增加，研磨减薄后整个粘合结构不会很薄，不会造成半导体晶片破碎，使得半导体晶片研磨减薄工艺具有较大的冗余度，提高了工艺控制能力。
半导体晶片在搬运过程中需通过真空吸附于机械手，薄的半导体晶片在吸附过程中常常会变形，本发明的方法中由于在至少两个半导体晶片粘合的基础上进行减薄，被减薄后的晶片粘合结构也不会变得很薄，搬运过程中不会引起晶片的变形，更有利于晶片在各个机台之间的搬运。
另外，被研磨减薄的半导体晶片的厚度越薄，其后续的刻蚀开口和填充工艺就越简单，由于薄的半导体晶片可以减小刻蚀开口的深度和填充工艺的难度，本发明晶片键合方法允许使单一晶片厚度很薄，从而后续的刻蚀填充工艺变得简单可控。使整个压焊键合工艺的冗余度增大。
在本发明的晶片键合方法中，采用铜材质的连接焊块将多个晶片连接，避免了传统技术中在每一晶片表面形成焊料凸块的繁琐工艺，简化了键合工艺，降低了成本，并缩短了整个工艺的周期。
由于本发明方法中允许单一的晶片被研磨的很薄，同样数目的晶片采用本发明方法形成的晶片键合结构具有更薄的厚度，从而可节省空间，能够更加灵活的跟电路板焊接。
本发明还在晶片键合结构上下两面均形成有焊料凸块，切割后的芯片可以从两面向电路板焊接，可有效利用电路板的空间，具有较大的灵活性；另外，由于电路板上相应的焊点受电性参数的影响，相邻的焊点距离不能太靠近，半导体晶片上的相应焊料凸块的位置得跟随电路板上焊点的布局而布局，使得晶片中芯片面积虽然在制造工艺中可以做的较小，但却不得不在两个相邻的连接焊块之间保留较大的空间，浪费了晶片的面积，本发明的晶片键合结构，在晶片键合结构的两面分别形成焊料凸块，使连接焊块可灵活布局，能够节省芯片面积。
附图说明
图1至图10为现有一种晶片键合方法各步骤相应的结构的剖面示意图；
图11为本发明晶片键合方法的流程图；
图12至图31为本发明晶片键合方法的实施例的各步骤相应的结构的剖面示意图；
图32至图37为本发明晶片键合结构的实施例的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图11为本发明晶片压焊键合方法的流程图。如图11所示，首先提供第一半导体晶片和第二半导体晶片，所述第一半导体晶片和第二半导体晶片已经完成了芯片的制造，并在在半导体晶片晶片上形成了钝化层。所述钝化层用于保护晶片上的半导体芯片及互连结构免受外部的潮气、划伤、及玷污的影响。通过光刻和刻蚀工艺在所述第一半导体晶片和第二半导体晶片的钝化层中形成第一连接孔和第一沟槽，所述第一连接孔底部露出引线焊块(S200)。所述引线焊块与互连金属层电连接。
在所述第一沟槽和第一连接孔中填充第一金属材料，并通过化学机械研磨去除所述钝化层上多余的第一金属材料(S210)。所述第一金属材料可以是铜、铝、金、银、钽、钛、氮化钛、氮化钽中的一种或其组合。填充的方法可以是沉积或电镀。所述第一沟槽中的第一金属材料形成第一连接焊块，所述第一连接焊块通过第一连接孔中的第一金属材料与相应的引线焊块连接。
将所述第一半导体晶片和第二半导体晶片表面粘合在一起(S220)。其中所述第一半导体晶片和第二半导体晶片表面相应位置的第一连接焊块相接触。将所述两半导体晶片表面接触后在各自背面施加压力，然后通过退火工艺，使所述第一半导体晶片和第二半导体晶片表面粘合。
通过研磨和抛光减小所述第二半导体晶片背面衬底的厚度，使得所述第二半导体晶片的厚度减小，然后通过光刻和刻蚀工艺在所述第二半导体晶片衬底中形成第二沟槽，并形成贯穿该第二半导体晶片衬底和器件层的第二连接孔(S230)，所述第二连接孔底部露出该第二半导体晶片的第一连接焊块。
在所述第二连接孔侧壁形成介质层，在所述第二沟槽和第二连接孔中填充第二金属材料，所述第二沟槽中的第二金属材料形成第二连接焊块(S240)。所述第二金属材料和第一金属材料为同种材料。所述介质层为氧化硅。在所述第二连接焊块上形成焊料凸块。
本发明晶片压焊键合方法将两个半导体晶片表面相对粘合，然后对所述第二半导体晶片背面衬底进行研磨减薄，由于两半导体晶片粘合而使厚度增加，研磨减薄后整个键合结构也不会太薄，从而不会造成半导体晶片破碎。另外，第二半导体晶片研磨后变得很薄，使刻蚀形成的第二连接孔深度减小，刻蚀和填充沉积工艺会变得更加简单，有助于形成较好的第二连接孔轮廓，增强了工艺的冗余度。
下面结合实施例对所述晶片压焊键合方法进行详细的描述。
图12至图27为所述晶片压焊键合方法的第一实施例的各步骤相应的结构的剖面示意图。如图12所示，半导体晶片200包括衬底201和器件层203。在所述半导体晶片200中形成有多个芯片202。所述芯片可以为存储芯片、逻辑芯片、图像芯片、射频芯片等，所述芯片上形成有多层互连层，所述多层互连层与引线焊块204连接。在所述半导体晶片表面形成有钝化层(未示出)，引线焊块204位于所述钝化层下面。
如图13所示，通过光刻和刻蚀工艺在所述半导体晶片200的钝化层中形成沟槽206，所述沟槽206的深度小于所述钝化层的厚度。
如图14所示，在所述沟槽206侧壁、底部和所述钝化层上沉积一停止层208。所述停止层208可以是氮化硅，其形成的方法可以是物理气相沉积或化学气相沉积。所述停止层208作为后续研磨工艺的停止监测层。
如图15所示，通过光刻刻蚀工艺在所述沟槽206底部的钝化层中形成第一连接孔210，所述第一连接孔210的底部露出所述引线焊块204。
如图16所示，在所述第一连接孔210、第一沟槽206中和停止层208上沉积第一金属材料212，本实施例中所述第一金属材料212为铜，其沉积的方式为物理气相沉积、化学气相沉积或电镀。由于铜易扩散，在沉积所述第一金属材料212之前，需要先沉积阻挡层，所述阻挡层材质可以是钽、氮化钽中的一种或其组合。
如图17所示，通过化学机械研磨去除所述停止层208上多余的铜，并保留所述第一沟槽206中的金属铜。所述第一沟槽206中的第一金属材料212形成第一连接焊块207(在这里称形成于半导体晶片表面的连接焊块为第一连接焊块)，所述第一连接焊块207通过所述第一连接孔210中的第一金属材料212形成的连接插塞211与所述引线焊块204电连接，由于所述引线焊块204与所述半导体基底200中的多层互连结构电连接，因而所述第一连接焊块207与所述半导体基底200中的多层互连结构电连接。
如图18所示，去除所述钝化层上面和第一沟槽206侧壁的停止层208。在所述第一连接焊块207侧壁和所述第一沟槽206侧壁之间形成缝隙205。去除所述钝化层上面的停止层208后，所述第一连接焊块207的上表面高于所述钝化层的表面，这使得在两个半导体晶片表面粘合时，相应的第一连接焊块能够充分接触，通过压力可使所述第一连接焊块207高出所述钝化层表面的部分被挤压，使整个第一连接焊块206发生形变而填满整个第一沟槽206，所述缝隙205是为容纳所述第一连接焊块207高出钝化层部分而保留的预留空间。
如图19所示，按上述图12至图18所述的方法在第一半导体晶片200a和第二半导体晶片200b表面分别形成第一连接焊块207a和207b，所述第一连接焊块207a和207b分别和各自相应的引线焊块电连接。将所述第一半导体晶片200a和第二半导体晶片200b表面相对(face to face)放置，使所述第一半导体晶片200a和第二半导体晶片200b表面相应的位置的第一连接焊块207a和207b接触，在上述两半导体晶片背面施加相向的压力，并在150至400度的温度下进行退火，所述第一连接焊块207a和第二连接焊块207b相互挤压使得各自侧壁的缝隙被填充，从而第一半导体晶片200a和第二半导体晶片200b表面钝化层充分接触，在高温的退火下所述两钝化层中的物质相互扩散而熔为一体，使得所述第一半导体晶片200a和第二半导体晶片200b表面粘合在一起，两半导体晶片中的芯片通过各自的第一连接焊块互相电连通。上述工艺仅把两个半导体晶片中相应位置的芯片键合在一起，所述芯片被切割后还需要被连接于电路板例如PCB板上。
如图20所示，通过研磨和抛光工艺去除所述第二半导体晶片200b背面衬底201b的一部分而使其厚度减小，使整个第二半导体晶片200b的厚度减小，所述第二半导体晶片200b的厚度在允许的范围内是越薄越好，因为后续工艺中要在所述第二半导体晶片200b中刻蚀开口并填充其它材料，薄的半导体晶片可以减小刻蚀的开口的深度和填充工艺的难度。由于在该步工艺中将两半导体晶片粘合在一起，增加了整体厚度，在研磨时可使所述第二半导体晶片200b的厚度变得很薄，而不必担心有芯片破碎，这克服了背景技术中提到了研磨单一半导体晶片时，当厚度很薄时半导体晶片易碎的问题，提高了对工艺控制能力；另外，薄的第二半导体晶片200b可使后续的刻蚀填充工艺变得简单可控。从而使得整个压焊键合工艺的冗余度大大增大。
如图21所示，通过光刻刻蚀的方法在所述第二半导体晶片200b背面衬底201b中形成第二沟槽214b，所述第二沟槽214b的深度小于所述衬底201b的深度。
如图22所示，在所述在所述第二沟槽214b侧壁、底部和所述衬底201b上形成一研磨停止层216b，所述研磨停止层216b作为后续研磨工艺的终点监测层。如图23所示，通过光刻刻蚀工艺形成贯穿所述第二半导体晶片衬底201b和器件层203b的第二连接孔218b，所述第二连接孔218b的底部露出所述停止层208b，继续刻蚀所述第二连接孔218b底部的停止层208b，使得所述第二半导体晶片200b的第一连接焊块207b露出。由于前道工艺将所述第二半导体晶片研磨的很薄，其厚度最小可达30um，因而很容易刻蚀生成所述第二连接孔218b，第二连接孔218b较浅也使后道的填充工艺较为容易。填充后不会留下缝隙。
如图24所示，在所述第二连接孔218b侧壁形成介质层220b，所述介质层220b是氧化硅。由于后续工艺需要在所述第二连接孔218b中填充金属材料，而所述第二半导体晶片200b的衬底201b为硅材料，具有导电性能，所述第二半导体晶片200b的器件层203b中也有多层互连线曝露在所述第二连接孔218b的侧壁，需要在所述第二连接孔218b侧壁形成介质层220b。其形成方法为物理气相沉积或化学气相沉积，先在所述第二连接孔218b侧壁、底部和所述研磨停止层216b上沉积一层介质层材料，然后通过刻蚀去除所述研磨停止层216b上面的介质层材料，而保留所述第二连接孔218b侧壁的介质层材料，形成介质层220b。
如图25所示，在所述第二连接孔218b和第二沟槽214b中填充第二金属材料，并通过化学机械研磨进行平坦化。所述第二金属材料为铜，形成第二连接插塞219b和第二连接焊块215b。在填充沉积铜之前，需要先沉积阻挡层以防止铜扩散。所述第二连接插塞219b连通所述第二半导体晶片200b的第二连接焊块215b和第一连接焊块207b。
如图26所示，去除所述第二半导体晶片200b衬底201b表面的研磨停止层216b。如图27所示，在所述第二连接焊块215b上形成焊料凸块222b，所述焊料凸块222b的材质为金或其它导电性能良好的材料。
本发明将两个半导体晶片表面相对键合在一起，再对所述第二半导体晶片背面衬底进行研磨减薄，所述第二半导体晶片可以被研磨的很薄，而所述第一半导体晶片和研磨后第二半导体晶片作为一个整体其厚度却较大，这样不易造成半导体晶片破碎。另外，第二半导体晶片研磨后变得较薄，后续刻蚀形成的第二连接孔时不必太深便可达到要求，使得刻蚀和填充沉积工艺变得更加简单，有助于形成较好的第二连接孔轮廓，增强了工艺的冗余度。
下面为本发明晶片压焊键合方法的第二实施例。在第一半导体晶片200a和第二半导体晶片200b完成如图19的粘合后，在第一半导体晶片200a和第二半导体晶片200b背面衬底201a和201b中均形成第二连接焊块。如图28所示，先完成在所述第二半导体晶片200b中形成第二连接插塞219b和第二连接焊块215b，然后再用和第一实施例同样的方法在所述第一半导体晶片200a中形成第二连接焊块215a和第二连接插塞200a。所述第二连接焊块215a、215b间隔排布。最后分别在所述第二连接焊块215a和215b上分别形成焊料凸块222a和222b。本实施例形成的晶片键合结构后切割的芯片可从两面焊接与电路板上，能够较为灵活的设计电路板上焊点的位置，有助于节省空间。
本发明还提供一种半导体晶片的键合方法，首先在两个半导体晶片表面完成粘合，并在其中一个半导体晶片背面形成外露的第二连接焊块后，可继续将表面带有第一连接焊块的另一半导体晶片表面粘合于所述具有外露第二连接焊块的半导体晶片的背面，然后在该另一半导体晶片背面继续形成外露的第二连接焊块，并可继续层叠半导体晶片。根据需要，可以依照所述方法依次层叠更多半导体晶片为一体。
下面根据实施例来说明所述发明方法。在完成如图26所示的第一半导体晶片200a和第二半导体晶片200b的键合，并形成所述第二连接焊块215b后，继续将表面形成有第一连接焊块207c的第三半导体晶片200c粘合于所述第二半导体晶片200b上。如图29所示，所述第三半导体晶片200c表面的第一连接焊块207c和所述第二半导体晶片200b背面的第二连接焊块215b相接触。然后减薄所述第三半导体晶片200c背面的衬底201c，并在所述第三半导体晶片200c中形成第二连接插塞219c和第二连接焊块215c，其形成工艺和前述第二半导体晶片200b键合于所述第一半导体晶片200c表面，并形成第二连接插塞219b、第二连接焊块215b相同。区别在于所述第二半导体晶片200b表面粘合所述第一半导体晶片200a的表面，为两表面相贴粘合(face toface)，而所述第三半导体晶片200c表面是粘贴于所述第二半导体晶片200b背面的。根据需要可继续在所述第三半导体晶片背面粘合第四半导体晶片，在第四半导体晶片背面粘合第五半导体晶片……本实施例以三半导体晶片键合为例来说明本方法。接着，如图30所示，在所述第三半导体晶片200c的第二连接焊块215c上形成焊料凸块222c。
图31为本发明方法的另一实施例相应的结构的剖面示意图，本发明方法可以将多个半导体晶片键合在一起，并在两端的半导体晶片中形成外露的连接焊盘，然后在该外露的连接焊盘上形成焊料凸块。如图31所示的三个半导体晶片键合的结构示意图，第一半导体晶片200a和第三半导体晶片200c在整个键合结构的两端，所述第一半导体晶片200a和第三半导体晶片200c中分别形成第二连接焊块215a和215c，然后分别形成焊料凸块222a和222c。
相应的，本发明还提供一种晶片压焊键合结构。图32为本发明晶片键合结构的第一实施例的剖面示意图。如图32所示，第一半导体晶片200a和第二半导体晶片200b表面表面粘合在一起，在所述第一半导体晶片200a形成有第一连接焊块207a，所述第二连接焊块表面形成有第一连接焊块207b，所述第一连接焊块207a、207b分别与各自半导体晶片中的引线焊块204a、204b连通。所述第一半导体晶片200a和第二半导体晶片200b粘合时，所述第一半导体晶片200a和第二半导体晶片200b表面相应位置的第一连接焊块相接触。在所述第二半导体晶片背面衬底201b上形成有第二连接焊块215b，所述第二连接焊块215b通过贯穿所述第二半导体晶片200b的衬底201b和器件层203b的第二连接插塞220b与所述第二半导体晶片200b的第一连接焊块207b连接。所述第一连接焊块200a和第二连接焊块200b材质为铜。在所述第二半导体晶片200b的第二连接焊块215b上形成有焊料凸块222b，所述焊料凸块222b材质为金，所述焊料凸块222b用于将上述晶片键合结构切割的芯片层叠结构焊接到电路板上。
图33为本发明晶片键合结构的第二实施例的剖面示意图。如图33所示，第一半导体晶片200a和第二半导体晶片200b表面键合在一起，所述第一半导体晶片200a和第二半导体晶片200b表面相应位置的的第一连接焊块相接触，如图33所示的第一连接焊块207a和207b表面相接触。在所述第一半导体晶片200a、第二半导体晶片200b中分别形成有第二连接插塞219a、219b和第二连接焊块215a、215b。在所述第一半导体晶片200a的第二连接焊块215a上形成有焊料凸块222a，在所述第二半导体晶片200的第二连接焊块215b上形成有焊料凸块222b。该晶片键合结构切割后的芯片可以从两面向电路板焊接，能够有效利用电路板的空间，具有较大的灵活性；另外，由于电路板上相应的焊点受电性参数的影响，相邻的焊点距离不能太近，半导体晶片上的相应焊料凸块的位置不得不跟随电路板上焊点的位置而布局，这使得晶片中芯片面积虽然在制造工艺中可以做的较小，但也不得不在两个相邻的连接焊块之间预留较大的空间，浪费了晶片的面积，采用如图33的晶片键合结构，在键合结构的两面分别形成焊料凸块，这可以灵活布局连接焊块，从而能够节省芯片面积。
另外，本发明还提供一种晶片压焊键合结构，在两个半导体晶片表面粘合的结构上，还可以层叠多个半导体晶片。所述表面粘合的半导体晶片通过其表面的第一连接焊块点连接。在其中一半导体晶片背面衬底上形成有第二连接焊块，多个表面带有第一连接焊块的半导体晶片表面可依次形成于所述具有外露的第二连接焊块的半导体晶片背面，形成多个晶片层叠的键合结构。
下面根据实施例来说明所述晶片压焊键合结构。本实施例以三个晶片键合结构为例来进行说明。如图34所示，第一半导体晶片200a和第二半导体晶片200b表面表面粘合在一起，在所述第一半导体晶片200a表面形成有第一连接焊块207a，所述第二连接焊块表面形成有第一连接焊块207b，所述第一连接焊块207a、207b分别与各自半导体晶片中的引线焊块连通。所述第一半导体晶片200a和第二半导体晶片200b粘合时，所述第一半导体晶片200a和第二半导体晶片200b表面相应位置的第一连接焊块相接触。在所述第二半导体晶片背面衬底201b上形成有第二连接焊块215b，所述第二连接焊块215b通过贯穿所述第二半导体晶片200b的衬底201b和器件层203b的第二连接插塞220b与所述第二半导体晶片200b的第一连接焊块207b连接。所述第一连接焊块200a和第二连接焊块200b材质为铜。在所述第二半导体晶片200b上继续粘合表面具有第一连接焊块207c的第三半导体晶片200c，所述第三半导体晶片200c表面粘合于所述第二半导体晶片200b背面衬底201b上，所述第三半导体晶片200c的第一连接焊块207c和所述第二半导体晶片200b相应位置的第二连接焊块215b相接触。在所述第三半导体晶片200c中形成有第三连接插塞219c和第二连接焊块215c。根据需要还可以在所述第三半导体晶片200c上继续层叠粘合第四半导体晶片，在第四半导体晶片上粘合第五半导体晶片……，本实施例仅以三半导体晶片来说明本发明晶片键合结构。在所述第二连接焊块215c上形成有焊料凸块222c。
所述晶片压焊键合结构的第二实施例如图35所示，上述实施例中三晶片键合结构中，在所述第一半导体晶片200a中形成有第二连接插塞219a和第二连接焊块215a，在所述第二连接焊块215a上形成有焊料凸块222a，即多个半导体晶片键合，并在两端的晶片上具有焊料凸块结构。
为避免不同芯片中的第二连接插塞在一条直线上造成应力集中，晶片键合结构中不同晶片中的第二连接插塞可以交错排布。如图36和图37中，第二连接插塞219b和219c交错排列，可避免形成的晶片键合结构中应力过大。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (23)
1.一种晶片压焊键合方法，包括：
在第一半导体晶片和第二半导体晶片的钝化层中形成第一沟槽和第一连接孔，所述第一连接孔底部露出引线焊块；
在所述第一沟槽和第一连接孔中填充第一金属材料，所述第一沟槽中的第一金属材料形成第一连接焊块；
将所述第一半导体晶片表面和第二半导体晶片表面粘合，其中所述第一半导体晶片、第二半导体晶片表面相应位置的第一连接焊块相接触；
将所述第二半导体晶片背面衬底减薄，并在该半导体晶片背面衬底中形成第二沟槽和贯穿该半导体晶片衬底和器件层的第二连接孔，所述第二连接孔底部露出该半导体晶片的第一连接焊块；
在所述第二连接孔侧壁形成介质层，在所述第二沟槽和第二连接孔中填充第二金属材料，所述第二沟槽中的第二金属材料形成第二连接焊块。
2.如权利要求1所述的晶片压焊键合方法，其特征在于：所述第一金属材料和第二金属材料为同种材质。
3.如权利要求2所述的晶片压焊键合方法，其特征在于：所述第一金属材料和第二金属材料为铜、铝、金、银、钽、钛、氮化钛、氮化钽中的一种或其组合。
4.如权利要求1所述的晶片压焊键合方法，其特征在于：通过退火使所述第一半导体晶片表面和第二半导体晶片表面粘合。
5.如权利要求4所述的晶片压焊键合方法，其特征在于：所述退火温度为150至400度。
6.如权利要求1所述的晶片压焊键合方法，其特征在于：所述介质层为氧化硅。
7.如权利要求1所述的晶片压焊键合方法，其特征在于：该方法进一步包括：在所述第二连接焊块上形成焊料凸块。
8.如权利要求1所述晶片压焊键合方法，其特征在于：该方法进一步包括：在所述第一半导体晶片背面衬底上形成第二连接焊块，并在所述第二连接焊块上形成焊料凸块。
9.一种晶片压焊键合方法，包括：
在第一半导体晶片和第二半导体晶片的钝化层中形成第一沟槽和第一连接孔，所述第一连接孔底部露出引线焊块；
在所述第一沟槽和第一连接孔中填充第一金属材料，所述第一沟槽中的第一金属材料形成第一连接焊块；
将所述第一半导体晶片和第二半导体晶片的表面粘合，其中所述第一半导体晶片、第二半导体晶片表面相应位置的第一连接焊块相接触；
将所述第二半导体晶片背面衬底减薄，并在该半导体晶片背面衬底中形成第二沟槽和贯穿该半导体晶片衬底和器件层的第二连接孔，所述第二连接孔底部露出该半导体晶片的第一连接焊块；
在所述第二连接孔侧壁形成介质层，在所述第二沟槽和第二连接孔中填充第二金属材料，所述第二沟槽中的第二金属材料形成第二连接焊块；
在所述第二半导体晶片背面衬底上至少粘合一第三半导体晶片，其中所述第三半导体晶片表面形成有第一连接焊块，所述第二半导体晶片背面的第二连接焊块和第三半导体晶片表面的相应位置的第一连接焊块相接触，在所述第三半导体晶片背面衬底中形成第二连接焊块，该第二连接焊块通过第三半导体晶片第二连接孔中的第二金属材料与第三半导体晶片表面第一连接焊块连接。
10.如权利要求9所述的晶片压焊键合方法，其特征在于：所述第一金属材料和第二金属材料为同种材质。
11.如权利要求9所述的晶片压焊键合方法，其特征在于：通过退火使所述第一半导体晶片表面和第二半导体晶片表面粘合。
12.如权利要求11所述的晶片压焊键合方法，其特征在于：所述退火温度为150至400度。
13.如权利要求9所述的晶片压焊键合方法，其特征在于：该方法进一步包括：在所述第三半导体晶片的第二连接焊块上形成焊料凸块。
14.如权利要求9所述晶片压焊键合方法，其特征在于：该方法进一步包括：在所述第一半导体晶片背面衬底表面形成第二连接焊块，并在所述第二连接焊块表面形成焊料凸块。
15.一种晶片压焊键合结构，包括：
第一半导体晶片；
第二半导体晶片；其中，
所述第一半导体晶片和第二半导体晶片表面形成有第一连接焊块，所述第一连接焊块通过钝化层中第一连接插塞和引线焊块连接；
所述第二半导体晶片背面衬底上形成有第二连接焊块；
所述第二半导体晶片表面的第一连接焊块和背面衬底上的第二连接焊块通过贯穿所述第二半导体晶片衬底和器件层的第二连接插塞连接；
所述第一半导体晶片表面和第二半导体表面粘合，且所述第一半导体晶片和第二半导体晶片表面相应位置的第一连接焊块相接触。
16.如权利要求15所述的晶片压焊键合结构，其特征在于：所述第一连接焊块和第二连接焊块为铜。
17.如权利要求16所述的晶片压焊键合结构，其特征在于：在所述第二半导体晶片的第二连接焊块上形成有焊料凸块。
18.一种晶片压焊键合结构，包括：
第一半导体晶片；
第二半导体晶片；
和至少一第三半导体晶片；
所述第一半导体晶片、第二半导体晶片和第三半导体晶片表面形成有第一连接焊块，所述第一连接焊块通过钝化层中第一连接插塞和引线焊块连接；
所述第二半导体晶片和第三半导体晶片背面衬底上形成有第二连接焊块；
所述第二半导体晶片和第三半导体晶片表面的第一连接焊块和背面衬底上的第二连接焊块通过贯穿相应半导体晶片衬底和器件层的第二连接插塞连接；
所述第一半导体晶片表面和第二半导体表面粘合，且所述第一半导体晶片表面、第二半导体晶片表面相应位置的第一连接焊块相接触；
所述第三半导体晶片层叠于所述第二半导体晶片背面衬底上，所述第三半导体晶片表面的第一连接焊块和第二半导体晶片背面衬底中相应位置的第二连接焊块相接触。
19.如权利要求18所述的晶片压焊键合结构，其特征在于：所述第一连接焊块和第二连接焊块为铜。
20.如权利要求18所述的晶片压焊键合结构，其特征在于：在所述第三半导体晶片的第二连接焊块上形成有焊料凸块。
21.如权利要求18所述的晶片压焊键合结构，其特征在于：所述第二半导体晶片中的第二连接插塞和第三半导体晶片中的第二连接插塞呈直线排列或交错排列。
22.如权利要求18所述的晶片压焊键合结构，其特征在于：在所述第一半导体晶片背面衬底上形成有第二连接焊块，且所述第一半导体晶片的第一连接焊块和第二连接焊块通过贯穿所述第一半导体晶片衬底和器件层的第二连接插塞与连接。
23.如权利要求22所述的晶片压焊键合结构，其特征在于：所述第一半导体晶片的第二连接插塞上形成有焊料凸块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610119163.7A CN100517623C (zh) | 2006-12-05 | 2006-12-05 | 晶片压焊键合方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610119163.7A CN100517623C (zh) | 2006-12-05 | 2006-12-05 | 晶片压焊键合方法及其结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101197297A true CN101197297A (zh) | 2008-06-11 |
| CN100517623C CN100517623C (zh) | 2009-07-22 |
Family
ID=39547591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610119163.7A Active CN100517623C (zh) | 2006-12-05 | 2006-12-05 | 晶片压焊键合方法及其结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100517623C (zh) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840912A (zh) * | 2009-03-06 | 2010-09-22 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN101656217B (zh) * | 2008-08-18 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 系统级封装的方法 |
| CN102244056A (zh) * | 2011-06-30 | 2011-11-16 | 厦门市三安光电科技有限公司 | 一种用于半导体晶片键合的键合结构 |
| WO2011160419A1 (zh) * | 2010-06-22 | 2011-12-29 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
| CN102339768A (zh) * | 2010-07-15 | 2012-02-01 | 硅绝缘体技术有限公司 | 形成键合半导体结构的方法及该方法形成的半导体结构 |
| CN102339769A (zh) * | 2010-07-19 | 2012-02-01 | 硅绝缘体技术有限公司 | 临时半导体结构键合方法和相关的键合半导体结构 |
| WO2012062060A1 (zh) * | 2010-11-10 | 2012-05-18 | 中国科学院微电子研究所 | 堆叠的半导体器件及其制造方法 |
| CN103094094A (zh) * | 2013-02-04 | 2013-05-08 | 武汉电信器件有限公司 | 一种超薄半导体晶片的制作方法 |
| US8528802B2 (en) | 2008-09-04 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects |
| US8557677B2 (en) | 2010-11-10 | 2013-10-15 | Institute of Microelectronics, Chinese Academy of Sciences | Stack-type semiconductor device and method for manufacturing the same |
| CN103839844A (zh) * | 2014-03-10 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 封装方法 |
| CN104167353A (zh) * | 2014-08-08 | 2014-11-26 | 武汉新芯集成电路制造有限公司 | 键合衬底表面的处理方法 |
| CN104465455A (zh) * | 2013-09-12 | 2015-03-25 | 德州仪器公司 | 将银纳米材料嵌入到裸片背侧中以增强封装性能及可靠性 |
| CN104620385A (zh) * | 2012-06-22 | 2015-05-13 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子装置 |
| US9041214B2 (en) | 2010-07-19 | 2015-05-26 | Soitec | Bonded processed semiconductor structures and carriers |
| CN105047603A (zh) * | 2015-06-24 | 2015-11-11 | 武汉新芯集成电路制造有限公司 | 一种混合键合金属突出界面的处理方法 |
| CN105720039A (zh) * | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| CN105789069A (zh) * | 2016-03-22 | 2016-07-20 | 上海集成电路研发中心有限公司 | 使用压焊点混合式键合工艺形成堆叠硅片的方法 |
| CN106328581A (zh) * | 2015-07-02 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合方法以及晶圆键合结构 |
| CN111564372A (zh) * | 2019-02-13 | 2020-08-21 | 东芝存储器株式会社 | 半导体装置的制造方法 |
| CN113013094A (zh) * | 2021-02-24 | 2021-06-22 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
-
2006
- 2006-12-05 CN CN200610119163.7A patent/CN100517623C/zh active Active
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656217B (zh) * | 2008-08-18 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 系统级封装的方法 |
| US9418961B2 (en) | 2008-09-04 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects |
| US8528802B2 (en) | 2008-09-04 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects |
| CN101840912A (zh) * | 2009-03-06 | 2010-09-22 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN101840912B (zh) * | 2009-03-06 | 2013-11-13 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| WO2011160419A1 (zh) * | 2010-06-22 | 2011-12-29 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
| US8415806B2 (en) | 2010-06-22 | 2013-04-09 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor structure and method for manufacturing the same |
| CN102339768A (zh) * | 2010-07-15 | 2012-02-01 | 硅绝缘体技术有限公司 | 形成键合半导体结构的方法及该方法形成的半导体结构 |
| CN105489512B (zh) * | 2010-07-19 | 2018-01-30 | 硅绝缘体技术有限公司 | 临时半导体结构键合方法和相关的键合半导体结构 |
| CN102339769A (zh) * | 2010-07-19 | 2012-02-01 | 硅绝缘体技术有限公司 | 临时半导体结构键合方法和相关的键合半导体结构 |
| US9041214B2 (en) | 2010-07-19 | 2015-05-26 | Soitec | Bonded processed semiconductor structures and carriers |
| US9553014B2 (en) | 2010-07-19 | 2017-01-24 | Soitec | Bonded processed semiconductor structures and carriers |
| CN105489512A (zh) * | 2010-07-19 | 2016-04-13 | 硅绝缘体技术有限公司 | 临时半导体结构键合方法和相关的键合半导体结构 |
| WO2012062060A1 (zh) * | 2010-11-10 | 2012-05-18 | 中国科学院微电子研究所 | 堆叠的半导体器件及其制造方法 |
| US8557677B2 (en) | 2010-11-10 | 2013-10-15 | Institute of Microelectronics, Chinese Academy of Sciences | Stack-type semiconductor device and method for manufacturing the same |
| CN102244056A (zh) * | 2011-06-30 | 2011-11-16 | 厦门市三安光电科技有限公司 | 一种用于半导体晶片键合的键合结构 |
| CN109360833B (zh) * | 2012-06-22 | 2023-06-20 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子装置 |
| CN109360833A (zh) * | 2012-06-22 | 2019-02-19 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子装置 |
| CN104620385B (zh) * | 2012-06-22 | 2018-10-16 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子装置 |
| CN104620385A (zh) * | 2012-06-22 | 2015-05-13 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子装置 |
| CN103094094A (zh) * | 2013-02-04 | 2013-05-08 | 武汉电信器件有限公司 | 一种超薄半导体晶片的制作方法 |
| CN103094094B (zh) * | 2013-02-04 | 2015-03-25 | 武汉电信器件有限公司 | 一种超薄半导体晶片的制作方法 |
| CN104465455A (zh) * | 2013-09-12 | 2015-03-25 | 德州仪器公司 | 将银纳米材料嵌入到裸片背侧中以增强封装性能及可靠性 |
| CN103839844B (zh) * | 2014-03-10 | 2016-09-14 | 上海华虹宏力半导体制造有限公司 | 封装方法 |
| CN103839844A (zh) * | 2014-03-10 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 封装方法 |
| CN104167353A (zh) * | 2014-08-08 | 2014-11-26 | 武汉新芯集成电路制造有限公司 | 键合衬底表面的处理方法 |
| CN105720039A (zh) * | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| CN105047603A (zh) * | 2015-06-24 | 2015-11-11 | 武汉新芯集成电路制造有限公司 | 一种混合键合金属突出界面的处理方法 |
| CN106328581B (zh) * | 2015-07-02 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合方法以及晶圆键合结构 |
| CN106328581A (zh) * | 2015-07-02 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合方法以及晶圆键合结构 |
| CN105789069B (zh) * | 2016-03-22 | 2018-08-10 | 上海集成电路研发中心有限公司 | 使用压焊点混合式键合工艺形成堆叠硅片的方法 |
| CN105789069A (zh) * | 2016-03-22 | 2016-07-20 | 上海集成电路研发中心有限公司 | 使用压焊点混合式键合工艺形成堆叠硅片的方法 |
| CN111564372A (zh) * | 2019-02-13 | 2020-08-21 | 东芝存储器株式会社 | 半导体装置的制造方法 |
| CN111564372B (zh) * | 2019-02-13 | 2023-11-03 | 铠侠股份有限公司 | 半导体装置的制造方法 |
| CN113013094A (zh) * | 2021-02-24 | 2021-06-22 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100517623C (zh) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517623C (zh) | 晶片压焊键合方法及其结构 | |
| US8110900B2 (en) | Manufacturing process of semiconductor device and semiconductor device | |
| US10867969B2 (en) | Multi-wafer stacking structure and fabrication method thereof | |
| CN101752270B (zh) | 堆叠集成电路半导体晶粒的形成方法 | |
| CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
| TWI732269B (zh) | 用於改善接合性的墊結構及其形成方法 | |
| US20100109164A1 (en) | Stacked integrated circuit package fabrication methods that use vias formed and filled after stacking, and related stacked integrated circuit package structures | |
| JP2010045371A (ja) | 導電性保護膜を有する貫通電極構造体及びその形成方法 | |
| US11107794B2 (en) | Multi-wafer stack structure and forming method thereof | |
| KR100437460B1 (ko) | 본딩패드들을 갖는 반도체소자 및 그 제조방법 | |
| KR20110095103A (ko) | 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법 | |
| US20240055390A1 (en) | Manufacturing method of semiconductor device | |
| CN110690165A (zh) | 一种芯片封装方法及封装结构 | |
| CN115527868A (zh) | 三维堆叠的扇出型芯片封装方法及封装结构 | |
| TWI544555B (zh) | 半導體封裝結構及其製造方法 | |
| CN112563241B (zh) | 半导体装置 | |
| CN116613080A (zh) | 半导体器件及其制作方法 | |
| US11749565B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20240044030A (ko) | 반도체 장치 및 이의 제조 방법 | |
| CN118676088A (zh) | 一种芯片堆叠结构及封装方法 | |
| CN117690804A (zh) | 晶圆级封装方法 | |
| CN111769089A (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111108 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20180604 Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai Co-patentee after: Core integrated circuit (Ningbo) Co., Ltd. Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai Co-patentee before: Semiconductor Manufacturing International (Beijing) Corporation Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| TR01 | Transfer of patent right |