CN109360833B - 半导体装置、半导体装置的制造方法和电子装置 - Google Patents

半导体装置、半导体装置的制造方法和电子装置 Download PDF

Info

Publication number
CN109360833B
CN109360833B CN201811091131.XA CN201811091131A CN109360833B CN 109360833 B CN109360833 B CN 109360833B CN 201811091131 A CN201811091131 A CN 201811091131A CN 109360833 B CN109360833 B CN 109360833B
Authority
CN
China
Prior art keywords
substrate
insulating film
interlayer insulating
semiconductor layer
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811091131.XA
Other languages
English (en)
Other versions
CN109360833A (zh
Inventor
藤井宣年
青柳健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201811091131.XA priority Critical patent/CN109360833B/zh
Publication of CN109360833A publication Critical patent/CN109360833A/zh
Application granted granted Critical
Publication of CN109360833B publication Critical patent/CN109360833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本公开的目的是改善半导体装置例如其中层叠多个基板的具有三维结构的固态成像设备中的耐热性、扩散阻力和可靠性。再者，本公开涉及半导体装置、半导体装置的制造方法以及包括半导体装置的电子装置。本公开的半导体装置包括第一基板和第二基板，该第一基板包括第一层间绝缘膜和第一配线层，第一配线层具有从第一层间绝缘膜突出预定量的第一连接电极，第二基板包括第二层间绝缘膜和第二配线层，第二配线层具有从第二层间绝缘膜突出预定量的第二连接电极。在第一基板和第二基板之间的贴合表面上，第一连接电极和第二连接电极彼此接合，并且同时在层叠方向上彼此面对的第一层间绝缘膜的至少一部分和第二层间绝缘膜的一部分彼此接合。

Description

半导体装置、半导体装置的制造方法和电子装置
本申请是申请日为2013年6月11日、申请号为201380031398.9、发明名称为“半导体装置、半导体装置的制造方法和电子装置”的发明专利申请的分案申请。
技术领域
本公开涉及通过将多个基板贴合在一起生产的三维结构半导体装置及其制造方法。本公开还涉及具有该半导体装置的电子装置。
背景技术
在通过将多个装置(基板)彼此贴合生产三维结构大规模集成电路(LSI)的方法中，有一种方法直接彼此接合在装置表面上暴露的金属电极。在彼此直接接合金属电极的方法中，已经提出了这样的方法，其中对装置表面上的金属电极和层间绝缘膜(ILD)进行平坦化从而成为同一表面，并且该金属电极和层间绝缘膜分别在装置之间彼此接合。
通常，当金属电极通过上面的方法接合时，所采用的方法中平坦化了装置表面上的铜电极和层间绝缘膜，并且彼此贴合该装置。然而，实际上，根据装置表面上的铜电极和层间绝缘膜的面积比，在化学机械抛光(CMP)时发生凹陷。因此，通过直接接触铜电极极难获得平坦的接合表面来保证电连接。在CMP时，有一种方法通过选择优选条件平坦化接合表面使铜电极和层间绝缘膜的表面变为同一表面。然而，难以稳定且连续地设置CMP条件。
近年来，已经提出了这样的方法，其中铜电极从层间绝缘膜突出，并且突出的铜电极彼此连接(专利文件1和2)。然而，在该方法中，尽管铜电极彼此接触，但是在装置之间的连接上层间绝缘膜没有彼此接触。因此，因为铜电极暴露在装置的外部空间，所以存在铜在层间绝缘膜的表面上扩散以及可靠性降低的可能性。
此外，当诸如铜的金属不加涂层时，在很多情况下存在这样的可能性，铜被腐蚀或者导致在连接后执行薄化基板、化学处理、等离子干法蚀刻处理等的工艺中导致金属污染。根据上述，不优选金属之外的接合表面在金属电极彼此接合以及层间绝缘膜彼此接合中不彼此接触。
另一方面，提出了这样的方法，其中粘合剂层形成在装置之间的贴合表面上，并且金属电极之外的装置表面彼此接触(专利文件3)。然而，在此情况下，存在粘合剂的耐热性和铜的防扩散能力上的问题。存在影响装置可靠性的可能性。
引用列表
专利文件
专利文件1：JP 01-205465 A
专利文件2：JP 2006-191081 A
专利文件3：JP 2006-522461 W
发明内容
本发明要解决的技术问题
考虑到上述问题，本公开的目的是改善半导体装置的耐热性、防扩散性和可靠性，例如其中层叠多个基板具有三维结构的固态成像设备。再者，本公开提供半导体装置的制造方法以及具有该半导体装置的电子装置。
技术方案
本公开的半导体装置包括第一基板和第二基板。第一基板包括第一配线层，具有从第一层间绝缘膜突出预定量的第一连接电极。再者，第二基板包括第二配线层，具有从第二层间绝缘膜突出预定量的第二连接电极。第二基板贴合且设置在第一基板上从而接合第二连接电极与第一连接电极。此时，在第一基板和第二基板之间的贴合表面上，接合第一连接电极和第二连接电极，并且同时，在层叠方向上彼此面对的第一层间绝缘膜的至少一部分和第二层间绝缘膜的一部分彼此接合。
在本公开的半导体装置中，在第一基板和第二基板之间的贴合表面上，第一连接电极和第二连接电极由彼此接合的第一层间绝缘膜和第二层间绝缘膜密封。
本公开的半导体装置的制造方法包括制备第一基板的工艺，该第一基板包括第一配线层，具有从第一层间绝缘膜突出预定量的第一连接电极。再者，该制造方法包括制备第二基板的工艺，该第二基板包括第二配线层，具有从第二层间绝缘膜突出预定量的第二连接电极。接下来，该制造方法包括贴合第一基板的第一连接电极和第二基板的第二连接电极从而第一连接电极和第二连接电极彼此面对的工艺。在第一基板和第二基板之间的贴合表面上，第一基板和第二基板贴合使第一连接电极和第二连接电极彼此接合，并且同时使在层叠方向上彼此面对的第一层间绝缘膜的至少一部分和第二层间绝缘膜的一部分彼此接合。
在本公开的半导体装置的制造方法中，在贴合在一起的第一基板和第二基板之间的贴合表面上，第一连接电极和第二连接电极由彼此接合的第一层间绝缘膜和第二层间绝缘膜密封。
本公开的电子装置包括固态成像设备和信号处理电路。固态成像设备包括传感器基板和电路基板。传感器基板包括传感器侧半导体层，具有其中设置光电转换器的像素区域，并且包括传感器侧配线层。传感器侧配线层设置在传感器侧半导体层的与光接收表面相反的表面上，并且具有通过传感器侧层间绝缘膜设置的配线和从传感器侧层间绝缘膜的表面突出预定量的传感器侧连接电极。而且，电路基板包括电路侧半导体层和电路侧配线层。电路侧配线层包括设置在传感器基板的传感器侧配线层一侧上且通过电路侧层间绝缘膜提供的配线以及从电路侧层间绝缘膜的表面突出预定量的电路侧连接电极。电路基板贴合且设置在传感器基板上。再者，在传感器基板和电路基板之间的贴合表面上，传感器侧连接电极与电路侧连接电极接合，而且同时，接合在层叠方向上彼此面对的传感器侧层间绝缘膜的至少一部分和电路侧层间绝缘膜的一部分。信号处理电路对从固态成像设备输出的输出信号进行处理。
本发明的技术效果
根据本公开，可获得耐热性和防扩散性良好且具有高可靠性的半导体装置和电子装置。
附图说明
图1是根据本公开第一实施例的固态成像设备主要部分的截面图。
图2A至2C是根据本公开第一实施例的固态成像设备的制造方法的工艺图。
图3是传感器侧连接电极的位置在平面方向上从电路侧连接电极的位置偏离x情况下的示意图。
图4是根据本公开第二实施例的半导体装置主要部分的截面图。
图5A至5C是根据本公开第二实施例的半导体装置的制造方法(部分1)的工艺图。
图6D和6E是根据本公开第二实施例的半导体装置的制造方法的工艺图(部分2)。
图7F和7G是根据本公开第二实施例的半导体装置的制造方法(部分3)的工艺图。
图8是根据本公开第三实施例的电子装置的示意性模块图。
具体实施方式
非专利文献“Semiconductor Wafer Bonding”,Q.Y.Tong,U.Gosele；JOHN WILEY&SONS,Inc.,1999公开了有关硅基板贴合的技术。由于敏锐的检查(keen examination)，本公开技术方案的提出者已经发现将有关基板的粒子在贴合上的影响的调查结果应用到本公开的将电极贴合在一起的技术。
下面，将参考附图描述根据本公开实施例的半导体装置、其制造方法和电子设备的示例。本公开的实施例将以下面的顺序描述。本公开的技术方案不限于下面的示例。
1.第一实施例：两层结构的固态成像设备
1-1.截面结构
1-2.制造方法
2.第二实施例：三层结构的半导体装置
2-1.截面结构
2-2.制造方法
3.第三实施例：电子装置
1.第一实施例：两层结构的固态成像设备>
1-1截面结构
首先，将对作为根据本公开第一实施例的半导体装置的示例的固态成像设备进行说明。图1是根据本公开第一实施例的固态成像设备1主要部分的截面图。如图1所示，本实施例的固态成像设备1是具有三维结构的背面照射式固态成像设备。
如图1所示，本实施例的固态成像设备1包括传感器基板2和贴合在传感器基板2的与光接收表面相反的表面上的电路基板3。再者，本实施例的固态成像设备1包括滤色器10和设置在传感器基板2的光接收表面上的片上透镜11。
传感器基板2包括传感器侧半导体层12和传感器侧配线层13。
传感器侧半导体层12例如为半导体基板，由单晶硅构造。在传感器侧半导体层12的像素区域中，多个光电转换器17沿着光接收表面(本实施例中的背表面)布置且形成二维阵列。每个光电转换器17例如具有n型扩散层和p型扩散层的层叠结构。为每个像素设置光电转换器17，并且在图1中示出了用于三个像素的截面表面。
再者，在传感器侧半导体层12中形成包括读取单元以读取光电转换器17中累积的信号电荷的杂质区域和包括元件隔离单元的杂质区域。图1中未示出杂质区域。
传感器侧配线层13设置在传感器侧半导体层12的与光接收表面相反的表面上，并且包括通过传感器侧层间绝缘膜14层叠的多个配线15(图1中的两层)。配线15例如由铜(Cu)形成，并且传感器侧层间绝缘膜14例如由SiO2形成。再者，没有示出的包括读取由光电转换器17产生的信号电荷的读取单元的读取电极设置在传感器侧配线层13的传感器侧半导体层12一侧上。在传感器侧配线层13中，两个配线15在层叠方向上彼此相邻，并且配线15和读取单元根据需要通过设置在传感器侧层间绝缘膜14中的过孔18彼此连接。读取每个像素的信号电荷的像素电路由设置在传感器侧配线层13中的多个配线15和没有示出的读取电极构造。
再者，在传感器侧配线层13中，顶层中的配线15(设置在电路基板3侧的配线15)是传感器侧连接电极16以保证与电路基板3的电连接，并且设置为从传感器侧层间绝缘膜14的表面突出且暴露。在本实施例中，传感器侧连接电极16的表面和传感器侧层间绝缘膜14的表面变为传感器基板2和电路基板3之间的贴合表面。
电路基板3包括电路侧半导体层4和电路侧配线层5。
电路侧半导体层4是半导体基板，例如，由单晶硅构造。在电路侧半导体层4的面对传感器基板2一侧的表面中，设置构成像素电路一部分的晶体管的源极/漏极区域和诸如元件隔离单元的杂质层。源极/漏极区域和杂质层没有示出。
电路侧配线层5设置在电路侧半导体层4的表面侧上，并且包括配线7，配线7具有通过电路侧层间绝缘膜6层叠的多层(图1中的三层)。再者，没有示出的用于构成像素电路一部分的晶体管的栅极电极设置在电路侧配线层5中的电路侧半导体层4的一侧上。配线7例如由铜(Cu)形成，并且电路侧层间绝缘膜6例如由SiO2形成。再者，两个配线7在层叠方向上彼此相邻，并且配线7和每个晶体管根据需要通过设置在电路侧层间绝缘膜6中的过孔8彼此连接。像素电路的一部分和用于驱动像素电路的驱动电路由晶体管和设置在电路侧配线层5中的多个配线7构成。
再者，在电路侧配线层5中，顶层中的配线7(位于传感器基板2侧的配线7)是电路侧连接电极9以保证与传感器基板2的电连接，并且设置为从电路侧层间绝缘膜6的表面突出且暴露。电路侧连接电极9的表面和电路侧层间绝缘膜6的表面变为传感器基板2和电路基板3之间的贴合表面。
滤色器10通过没有示出的平坦化膜设置在传感器基板2的光接收表面上且设置为对应于各光电转换器17。在滤色器10中，为各像素设置选择性传输诸如红(R)、绿(G)和蓝(B)光的滤光片层。再者，这些滤光片层为每个像素设置为例如Bayer阵列。
滤色器10传输具有所希望波长的光，并且已经通过滤色器10的光进入传感器侧半导体层12中的光电转换器17。在本实施例中，每个像素传输R、G和B中任一的光。然而，光的颜色不限于这些。作为用于形成彩色滤光片10的材料，可采用传输青绿、黄和洋红等光的有机材料。该材料可根据具体情况进行不同选择。
片上透镜11形成在滤色器10之上且为每个像素而形成。入射光集中在片上透镜11，并且集中的光有效地通过滤色器10进入对应的光电转换器17。在本实施例中，片上透镜11将入射光汇集在光电转换器17的中心位置。
在本实施例中，传感器基板2和电路基板3彼此贴合且层叠，并且设置在传感器侧配线层13中的传感器侧连接电极16和设置在电路侧配线层5中的电路侧连接电极9在贴合表面上彼此电连接。从而，例如，用于驱动像素的驱动电路和用于处理由像素获得的信号的信号处理电路可设置在电路基板3中。因此，传感器基板2中可保证较大的像素面积。
再者，如下文所描述，在传感器基板2和电路基板3之间的贴合表面上，传感器侧连接电极16与电路侧连接电极9连接，并且同时，传感器基板2的最外表面的传感器侧层间绝缘膜14和电路基板3的最外表面的电路侧层间绝缘膜6彼此接合。从而，传感器侧连接电极16和电路侧连接电极9的围绕区域由层间绝缘膜密封。因此，传感器侧连接电极16和电路侧连接电极9不暴露在固态成像设备1的外部空间。
1-2制造方法
图2A至2C是本实施例的固态成像设备1的制造方法的工艺图。将参考图2A至2C描述本实施例的固态成像设备1的制造方法。
首先，如图2A所示，多个光电转换器17形成在传感器侧半导体层12中的像素区域中，并且同时，形成没有示出的所希望的杂质区域。其后，传感器基板2通过在传感器侧半导体层12的表面上形成传感器侧配线层13而产生。光电转换器17和没有示出的所希望的杂质区域可通过在传感器侧半导体层12的表面上离子注入所希望杂质而形成。
再者，传感器侧配线层13通过交替地重复形成传感器侧层间绝缘膜14和形成配线而形成。此时，垂直孔根据需要形成在传感器侧层间绝缘膜14中。然后，连接配线15与读取单元的过孔以及在层叠方向上连接彼此相邻的两个配线15的过孔18通过在该垂直孔中埋设导电材料形成。再者，已经通过采用所谓的镶嵌法形成配线15。在镶嵌法中，在在传感器侧层间绝缘膜14中已经形成配线槽之后，导电材料埋设为覆盖配线槽和传感器侧层间绝缘膜14，并且通过采用CMP法抛光导电材料层直至暴露传感器侧层间绝缘膜14。
此时，在本实施例中，传感器侧配线层13已经形成，使得作为顶层中的传感器侧连接电极16的配线15(距传感器侧半导体层12的配线15)从传感器侧层间绝缘膜14的表面突出预定的突出量h1，如图2A所示。传感器侧连接电极16的突出量h1可在采用CMP法抛光作为传感器侧连接电极16的导电材料层时通过调整浆料来控制。下面将描述突出量h1。再者，假设彼此相邻的传感器侧连接电极16之间的距离为R1。
接下来，如图2B所示，在电路侧半导体层4中已经形成没有示出的杂质区域之后，通过在电路侧半导体层4的表面上形成电路侧配线层5而产生电路基板3。没有示出的杂质区域可通过在电路侧半导体层4的表面上离子注入所希望的杂质而形成。再者，电路侧配线层5通过交替地重复形成电路侧层间绝缘膜6和形成配线7而形成。此时，根据需要在电路侧层间绝缘膜6中形成垂直孔。然后，通过在垂直孔中埋设导电材料形成连接配线7与晶体管的过孔和连接在层叠方向上彼此相邻的两个配线7的过孔8。再者，在电路基板3中，采用镶嵌法形成配线7。电路侧配线层5形成为使顶层中作为电路侧连接电极9的配线7(距电路侧半导体层4最远的配线7)从电路侧层间绝缘膜6的表面突出预定的突出量h2。再者，假设彼此相邻的电路侧连接电极9之间的距离为R2(＝R1)。
传感器侧连接电极16的突出量h1和电路侧连接电极9的突出量h2控制为满足下面公式(1)和(2)表示的条件。
[数学公式1]
Figure BDA0001803645860000081
Figure BDA0001803645860000082
这里，E1’是E1/(1-ν12)(E1：传感器侧半导体层12的杨氏模量，ν1：传感器侧半导体层12的泊松比)。E2’是E2/(1-ν22)(E2：电路侧半导体层4的杨氏模量，ν2：电路侧半导体层4的泊松比)。再者，γ是传感器侧层间绝缘膜14和电路侧层间绝缘膜6之间的接合强度(表面能量)。再者，R1是彼此相邻的传感器侧连接电极16之间的距离，并且R2是彼此相邻的电路侧连接电极9之间的距离。再者，tw1是传感器侧半导体层12的厚度，并且tw2是电路侧半导体层4的厚度。
在R1>2tw1且tw1>>h1时适用公式(1)的条件。在R2>2tw2且tw2>>h2时适用公式(2)的条件。另外，当公式(1)和(2)分别满足2tw1＝R1和2tw2＝R2时或者当公式(1)和(2)分别满足2tw1>R1和2tw2>R2时，公式(1)和(2)近似于下面的公式(3)和(4)。
[数学公式2]
Figure BDA0001803645860000091
Figure BDA0001803645860000092
此外，在传感器基板2和电路基板3在下面的工艺中表示的接合时间通过从外面接收能量接合的情况下，突出量h1和h2分别设定为满足公式(5)和(6)。
[数学公式3]
Figure BDA0001803645860000093
Figure BDA0001803645860000094
在本实施例中，作为满足上面条件的值，假设每个突出量h1和h2为10nm且每个R1和R2为50μm。在此情况下，突出量h1和h2设定为满足公式2的条件。
接下来，如图2C所示，在传感器基板2的传感器侧连接电极16一侧上的表面已经与电路基板3的电路侧连接电极9一侧上的表面对齐且面对从而使得其连接电极彼此面对后，传感器基板2与电路基板3接触且贴合。在先前阶段上根据CMP法的抛光工艺后即刻通过用销钉压晶片(例如，传感器基板2)的中心位置，完成贴合工艺。在本实施例中，假设压负荷为12N，并且用具有球形前端的销钉压晶片。
在本实施例中，传感器基板2中传感器侧连接电极16的突出量h1和电路基板3中电路侧连接电极9的突出量h2设定为满足由前述公式(3)和(4)表示的条件。因此，因为根据接合强度两个绝缘膜彼此吸引，所以基板自身变形(弯曲)。从而，在传感器基板2和电路基板3之间的贴合表面上，接合彼此面对的传感器侧连接电极16和电路侧连接电极9，并且同时，彼此面对的传感器侧层间绝缘膜14和电路侧层间绝缘膜6彼此接合。
接下来，尽管没有示出工艺，但是传感器基板2的传感器侧半导体层12从后表面侧抛光，并且传感器侧半导体层12已经变薄。其后，类似于固态成像设备的常规制造方法，通过形成没有示出的平坦膜、绿色器10和片上透镜11，完成了图1所示的固态成像设备1。
在本实施例中，彼此面对的传感器侧层间绝缘膜14和电路侧层间绝缘膜6接合在传感器基板2和电路基板3之间的贴合表面上。因此，传感器侧连接电极16和电路侧连接电极9的围绕区域分别由传感器侧层间绝缘膜14和电路侧层间绝缘膜6密封。从而，在贴合表面上，传感器侧连接电极16和电路侧连接电极9不暴露到固态成像设备1的外部环境。因此，传感器侧连接电极16和电路侧连接电极9在贴合后执行化学处理时不暴露在化学溶液中。再者，在贴合表面上不采用诸如具有低耐热性和低扩散阻力的树脂之类的材料的情况下，可贴合两个基板。因此，在贴合后可执行高温处理而不用担心耐热温度，并且可改善可靠性。
再者，在本实施例中，传感器侧连接电极16和电路侧连接电极9在贴合前从传感器侧层间绝缘膜14和电路侧层间绝缘膜6的各表面突出预定的突出量。因此，在本实施例中，因为平坦处理时产生的可接受的变化范围变得大于传统的贴合技术，可改善批量生产率，传统的贴合技术中层间绝缘膜的表面和连接电极的表面平坦化为同一表面。
在传感器基板2和电路基板3之间的贴合过程中，传感器侧连接电极16的位置可能与电路侧连接电极9的位置偏离。图3是传感器侧连接电极16的位置与电路侧连接电极9的位置沿着贴合表面偏离x的情况下的示意图。如图3所示，甚至在贴合位置沿着传感器基板2和电路基板3之间的贴合表面偏离x时，也可在公式1表示的条件下通过用R1–x替代R1设定突出量h1和h2而接合传感器侧层间绝缘膜14和电路侧层间绝缘膜6。
如上说述，在贴合传感器基板2与电路基板3时考虑间隙x，在公式1表示的条件下，突出量h1和h2设定为满足用R1–x替代R1的公式。从而，可在有余量的情况下执行CMP工艺，并且可改善批量生产率。
2.第二实施例：三层结构的半导体装置
2-1截面结构
接下来，将描述根据本公开第二实施例的半导体装置。图4是本实施例的半导体装置20的截面图。本实施例的半导体装置20的结构是其中层叠三层半导体基板的三层结构。
如图4所示，本实施例的半导体装置20包括第一基板21、第二基板22和第三基板23。半导体装置20还包括具有第一基板21、第二基板22和第三基板23依次层叠的层叠结构。
第一基板21包括第一半导体层24和第一配线层25。第一半导体层24是半导体基板，例如，由单晶硅构造。在第一半导体层24中第二基板22侧的表面层中，根据需要设置构成预定电路的晶体管的源极/漏极区域和诸如元件隔离单元的杂质层。源极/漏极区域和杂质层没有示出。
第一配线层25设置在第一半导体层24的表面上且包括通过第一层间绝缘膜27层叠的多个配线26(图4中的三层)。再者，没有示出的用于构成预定电路的晶体管的栅极电极根据需要设置在第一配线层25中的第一半导体层24侧。配线26例如由铜(Cu)形成，并且第一层间绝缘膜27例如由SiO2形成。再者，两个配线26在层叠方向上彼此相邻，并且配线26和每个晶体管根据需要通过设置在第一层间绝缘膜27中的过孔29彼此连接。第一电路包括晶体管和设置在第一配线层25中的多个配线26。
再者，在第一配线层25中，顶层中的配线26(位于最靠近第二基板22侧的配线26)是第一连接电极28以保证与第二基板22的电连接，并且设置为从第一层间绝缘膜27的表面突出。在本实施例中，第一连接电极28的表面和第一层间绝缘膜27的表面变为第一基板21和第二基板22之间的贴合表面。
第二基板22包括第二配线层33。第二配线层33包括通过第二层间绝缘膜31层叠的多个配线32(图4中的三层)。配线32例如由铜(Cu)形成，并且第二层间绝缘膜31例如由SiO2形成。再者，根据需要，在层叠方向上彼此相邻的两个配线32通过设置在第二层间绝缘膜31中的过孔34彼此连接。第二电路包括设置在第二配线层33中的配线32。
再者，在第二配线层33中，顶层中的配线32(位于最接近第一基板21侧的配线32)是下侧连接电极35以保证与第一基板21的电连接，并且设置为从第二层间绝缘膜31的下表面突出。再者，在第二配线层33中，顶层中的配线32(位于最接近第三基板23侧的配线32)是上侧连接电极36以保证与第三基板23的电连接，并且设置为从第二层间绝缘膜31的上表面突出。在本实施例中，下侧连接电极35的表面和第二层间绝缘膜31的下表面变为第一基板21和第二基板22之间的贴合表面。上侧连接电极36的表面和第二层间绝缘膜31的上表面变为第二基板22和第三基板23之间的贴合表面。
第三基板23包括第三半导体层37和第三配线层38。第三半导体层37是半导体基板，例如，由单晶硅构造。在第三半导体层37的第二基板22侧的表面层中，根据需要设置构成预定电路的晶体管的源极/漏极区域和诸如元件隔离单元的杂质层。源极/漏极区域和杂质层没有示出。
第三配线层38设置在第三半导体层37的表面上，并且包括通过第三层间绝缘膜40层叠的多层配线39(图4中的三层)。再者，根据需要，没有示出的用于构成预定电路的晶体管的栅极电极设置在第三配线层38的第三半导体层37侧的表面上。配线39例如由铜(Cu)形成，并且第三层间绝缘膜例如由SiO2形成。再者，根据需要，两个配线39在层叠方向上彼此相邻，并且配线39和每个晶体管通过设置在第三层间绝缘膜40中的过孔41彼此连接。第三电路包括晶体管和设置在第三配线层38中的多个配线39。
再者，在第三配线层38中，顶层中的配线39(位于最接近第二基板22侧的配线39)是第三连接电极42以保证与第二基板22的电连接，并且设置为从第三层间绝缘膜40的表面突出。在本实施例中，第三连接电极42的表面和第三层间绝缘膜40的表面变为第三基板23和第二基板22之间的贴合表面。
2-2制造方法
图5A至7G是本实施例的半导体装置20的制造方法的工艺图。将参考图5A至7G描述本实施例的半导体装置20的制造方法。
首先，如图5A所示，在第一半导体层24中已经形成没有示出的杂质区域后，通过在第一半导体层24的表面上形成第一配线层25而产生第一基板21。可通过在第一半导体层24的表面上离子注入所希望的杂质而形成没有示出的所希望的杂质区域。再者，第一配线层25通过交替地重复形成第一层间绝缘膜27和形成配线26而形成。此时，根据需要在第一层间绝缘膜27中形成垂直孔。然后，通过在垂直孔中埋设导电材料而形成连接配线26与晶体管的过孔以及在层叠方向上连接彼此相邻的两个配线26的过孔29。再者，与第一实施例类似，通过采用镶嵌法在第一基板21中形成配线26。第一配线层25形成为使顶层中作为第一连接电极28的配线26(距第一半导体层24最远的配线26)从第一层间绝缘膜27的表面突出预定的突出量h。再者，假设彼此相邻的第一连接电极28之间的距离为R。
接下来，如图5B所示，通过制备第二半导体层30且在第二半导体层30的表面形成第二配线层33而产生第二基板22。这里，第二配线层33中的上侧连接电极36尚未形成。第二配线层33通过交替重复形成第二层间绝缘膜31和形成配线32而形成。此时，根据需要在第二层间绝缘膜31中形成垂直孔。然后，通过在垂直孔中埋设导电材料而形成在层叠方向上连接彼此相邻的两个配线32的过孔34。再者，在第二基板22中，配线32通过采用镶嵌方法而形成。第二配线层33形成为使在底层中作为下侧连接电极35的配线32(距第二半导体层30最远的配线32)从第二层间绝缘膜31的表面突出预定的突出量h。再者，假设彼此相邻的下侧连接电极35之间的距离为R。在下面的工艺中去除第二半导体层30。
接下来，如图5C所示，在第三半导体层37中已经形成没有示出的杂质区域后，第三基板23通过在第三半导体层37的表面上形成第三配线层38而产生。没有示出的杂质区域可通过在第三半导体层37的表面上离子注入所希望的杂质而形成。再者，第三配线层38通过交替地重复形成第三层间绝缘膜40和形成配线39而形成。此时，根据需要在第三层间绝缘膜40中形成垂直孔。然后，通过在垂直孔中埋设导电材料而形成连接配线39与晶体管的过孔和在层叠方向上连接彼此相邻的两个配线39的过孔41。再者，在第三基板23中，已经通过采用镶嵌法形成配线。第三配线层38形成为使在顶层中作为第三连接电极42的配线39(距第三半导体层37最远的配线39)从第三层间绝缘膜40的表面突出预定的突出量h。再者，假设没有示出的彼此相邻的第三连接电极42之间的距离为R。
在本实施例中，第一连接电极28、下侧连接电极35和第三连接电极42分别在第一基板21、第二基板22和第三基板23中的突出量h可通过采用其中公式(1)、(3)和(5)中的突出量h1用突出量h替换的条件表达式来设定。在获得第一连接电极28的突出量h时，假设E1为第一半导体层24的杨氏模量，ν1是第一半导体层24的泊松比，并且γ为第一层间绝缘膜27和第二层间绝缘膜31之间的接合强度(表面能量)。再者，假设R1是彼此相邻的第一连接电极28之间的距离R，并且tw1是第一半导体层24的厚度。
再者，在获得下侧连接电极35的突出量h时，假设E1是第二半导体层30的杨氏模量，ν1是第二半导体层30的泊松比，并且γ是第二层间绝缘膜31和第一层间绝缘膜27之间的接合强度(表面能量)。再者，假设R1是彼此相邻的下侧连接电极35之间的距离R，并且tw1是第二半导体层30的厚度。
再者，在获得第三连接电极42的突出量h时，假设E1是第三半导体层37的杨氏模量，ν1是第三半导体层37的泊松比，并且γ是第三层间绝缘膜40和第二层间绝缘膜31之间的接合强度(表面能量)。再者，假设R1是彼此相邻的第三连接电极42之间的距离R，并且tw1是第三半导体层37的厚度。
在本实施例中，作为满足上面条件表达式的值，假设第一连接电极28、下侧连接电极35和第三连接电极42的突出量h为10nm，并且各连接电极之间的距离R为50nm。
接下来，如图6D所示，在第一基板21的第一连接电极28一侧上的表面已经与第二基板22的下侧连接电极35一侧上的表面对齐且相对从而使其连接电极彼此面对后，第一基板21与第二基板22接触且贴合。在前期阶段的根据CMP的抛光工艺后，即刻通过用销钉压晶片(例如，第二基板22)的中心位置而执行贴合工艺。在本实施例中，假设压负荷为12N，并且晶片用具有球形前端的销钉压。
在本实施例中，第一基板21中第一连接电极28的突出量h和第二基板22中下侧连接电极35的突出量h设定为满足上面的条件表达式。因此，在第一基板21和第二基板22之间的贴合表面上，接合彼此面对的第一连接电极28和下侧连接电极35，并且同时，接合彼此面对的第一层间绝缘膜27和第二层间绝缘膜31。
接下来，如图6E所示，第二基板22的第二半导体层30从后表面侧抛光。在第二半导体层30薄化至第二半导体层30的膜厚度变为100μm后，通过化学溶液使剩余的第二半导体层30与第二配线层33分开。在本实施例中，彼此面对的第一层间绝缘膜27和第二层间绝缘膜31的大部分区域在第一基板21和第二基板22之间的贴合表面上彼此接合。因此，在第二半导体层30的分开工艺中，化学溶液不渗入贴合表面中，再者，第一连接电极28和下侧连接电极35不暴露在化学溶液中。结果，在不损坏第一基板21和第二基板22之间贴合表面的情况下可去除第二半导体层30。
接下来，如图7F所示，通过在去除第二半导体层30而暴露的第二配线层33上进一步形成第二层间绝缘膜31、配线32和过孔34而完成第二电路。在完成的第二配线层33中，顶层中的配线32(设置在下侧连接电极35的相反表面上的配线32)是上侧连接电极36以保证与第三基板23的电连接，并且形成为从第二层间绝缘膜31的上表面突出。再者，在此情况下，配线32通过镶嵌法形成，并且通过采用CMP法调整抛光量，从而调整上侧连接电极36从第二层间绝缘膜31的上表面的突出量h。在本实施例中，上侧连接电极36的突出量h设定为与下侧连接电极35相同。
接下来，如图7G所示，在第二基板22的上侧连接电极36一侧的表面已经与第三基板23的第三连接电极42一侧上的表面对齐且面对从而使其连接电极彼此面对后，第二基板22与第三基板23接触且贴合。在形成上侧连接电极36时在根据CMP法的抛光工艺后，即刻通过用销钉压晶片(例如，第三基板23)的中心位置而执行贴合工艺。在本实施例中，假设压负荷为12N，并且晶片用具有球形前端的销钉压。
在本实施例中，第二基板22中上侧连接电极36的突出量h和第三基板23中第三连接电极42的突出量h设定为满足上面的条件表达式。因此，在第二基板22和第三基板23之间的贴合表面上，接合彼此面对的上侧连接电极36和第三连接电极42，并且同时，彼此面对的第二层间绝缘膜31和第三层间绝缘膜40彼此接合。其后，第三半导体层37根据需要抛光至变为预定的膜厚度，并且已经完成图4所示的本实施例的半导体装置20。
在本实施例的半导体装置20中，第二层间绝缘膜31和第三层间绝缘膜40彼此接合在第二基板22和第三基板23之间的贴合表面上。因此，还是在图7G中的贴合工艺后抛光第三半导体层37的情况下，可在不损坏第二基板22和第三基板23之间的贴合表面的情况下抛光第三半导体层37。
在本实施例中，可获得与第一实施例类似的效果。再者，这样的半导体装置20的构造例如可应用于固态成像装置之外的半导体存储器和半导体激光器。
再者，在本实施例的示例中，第一电路、第二电路和第三电路彼此电连接在贴合表面上。然而，第一电路、第二电路和第三电路不限于该示例，而是可分别独立存在。在此情况下，贴合表面上的每个连接电极用于连接基板。
3.第三实施例：电子装置
接下来，将描述根据本公开第三实施例的电子装置。图8是根据本公开第三实施例的电子装置200的示意性模块图。
根据本实施例的电子装置200包括固态成像设备1、光学透镜210、快门装置211、驱动电路212和信号处理电路213。在本实施例中，将描述一种情况的实施例，其中本公开第一实施例中涉及的固态成像设备1作为固态成像设备1应用在电子装置(数字相机)中。
光学透镜210在固态成像设备1的成像表面上成像来自物体的成像光(入射光)。从而，在一定的时间周期在固态成像设备1中累积信号电荷。快门装置211相对于固态成像设备1控制光照射周期和光阻挡周期。驱动电路212提供驱动信号用于控制固态成像设备1的信号传输操作和快门装置211的快门操作。固态成像设备1根据从驱动电路212提供的驱动信号(定时信号)传输信号。信号处理电路213相对于从固态成像设备1输出的信号执行各种信号处理。已经执行信号处理的视频信号存储在诸如存储器的存储介质中或者输出到监视器。
在本实施例的电子装置200中，因为具有层叠结构的固态成像设备1通过具有高批量生产率和高可靠性的制造方法生产，所以可降低成本。
再者，本公开可具有下面的构造。
(1)
一种半导体装置，包括：
第一基板，构造为包括第一层间绝缘膜和第一配线层，该第一配线层具有从该第一层间绝缘膜突出预定量的第一连接电极；以及
第二基板，构造为包括第二层间绝缘膜和第二配线层，该第二配线层具有从该第二层间绝缘膜突出预定量的第二连接电极，其中
该第二连接电极贴合在该第一基板上从而与该第一连接电极接合，并且该第二连接电极与该第一连接电极接合，同时该第一层间绝缘膜的至少一部分和该第二层间绝缘膜的一部分在该贴合表面上彼此接合。
(2)
根据(1)所述的半导体装置，其中
该第一基板包括第一半导体层，该第一配线层设置在该第一半导体层之上，该第二基板包括第二半导体层，该第二配线层设置在该第二半导体层之上，并且
当假设E1为该第一半导体层的杨氏模量且ν1为该第一半导体层的泊松比时，E1/(1-ν12)为E1’，当假设E2为该第二半导体层的杨氏模量且ν2为该第二半导体层的泊松比时，E2/(1-ν22)为E2’，该第一层间绝缘膜和该第二层间绝缘膜之间的接合强度为γ，彼此相邻的该第一连接电极之间的距离为R1，该第一半导体层的厚度为tw1，彼此相邻的该第二连接电极之间的距离为R2，并且该第二半导体层的厚度为tw2的情况下，该第一连接电极从该第一层间绝缘膜的突出量h1和该第二连接电极从该第二层间绝缘膜的突出量h2满足下面的公式(1)和(2)的条件：
Figure BDA0001803645860000171
Figure BDA0001803645860000172
(3)
根据(1)所述的半导体装置，其中
该第一基板包括第一半导体层，该第一配线层设置在该第一半导体层之上，该第二基板包括第二半导体层，该第二配线层设置在该第二半导体层之上，并且
当假设E1为该第一半导体层的杨氏模量且ν1为该第一半导体层的泊松比时，E1/(1-ν12)为E1’，当假设E2为该第二半导体层的杨氏模量且ν2为该第二半导体层的泊松比时，E2/(1-ν22)为E2’，该第一层间绝缘膜和该第二层间绝缘膜之间的接合强度为γ，该第一半导体层的厚度为tw1，并且该第二半导体层的厚度为tw1的情况下，该第一连接电极从该第一层间绝缘膜的突出量h1和该第二连接电极从该第二层间绝缘膜的突出量h2满足下面公式(3)和(4)的条件：
Figure BDA0001803645860000181
Figure BDA0001803645860000182
(4)
根据(1)所述的半导体装置，其中
该第一基板包括第一半导体层，该第一配线层设置在该第一半导体层之上，该第二基板包括第二半导体层，该第二配线层设置在该第二半导体层之上，并且
当假设E1为该第一半导体层的杨氏模量且ν1为该第一半导体层的泊松比时，E1/(1-ν12)为E1’，当假设E2为该第二半导体层的杨氏模量且ν2为该第二半导体层的泊松比时，E2/(1-ν22)为E2’，该第一层间绝缘膜和该第二层间绝缘膜之间的接合强度为γ，彼此相邻的该第一连接电极之间的距离为R1，并且彼此相邻的该第二连接电极之间的距离为R2的情况下，该第一连接电极从该第一层间绝缘膜的突出量h1和该第二连接电极从该第二层间绝缘膜的突出量h2满足下面公式(5)和(6)的条件：
Figure BDA0001803645860000191
/>
Figure BDA0001803645860000192
(5)
一种半导体装置的制造方法，包括：
制备包括第一配线层的第一基板的步骤，该第一配线层具有从第一层间绝缘膜突出预定量的第一连接电极；
制备包括第二配线层的第二基板的步骤，该第二配线层具有从第二层间绝缘膜突出预定量的第二连接电极；以及
贴合该第一基板的该第一连接电极与该第二基板的该第二连接电极而使它们彼此面对且贴合该第一基板与该第二基板的步骤，从而接合该第一连接电极和该第二连接电极，并且同时在层叠方向上彼此面对的该第一层间绝缘膜的至少一部分和该第二层间绝缘膜的一部分在该贴合表面上彼此接合。
(6)
根据(5)所述的半导体装置的制造方法，其中
该第一基板包括第一半导体层，该第一配线层设置在该第一半导体层之上，该第二基板包括第二半导体层，该第二配线层设置在该第二半导体层之上，并且
当假设E1为该第一半导体层的杨氏模量且ν1为该第一半导体层的泊松比时，E1/(1-ν12)为E1’，当假设E2为该第二半导体层的杨氏模量且ν2为该第二半导体层的泊松比时，E2/(1-ν22)为E2’，该第一层间绝缘膜和该第二层间绝缘膜之间的接合强度为γ，彼此相邻的该第一连接电极之间的距离为R1，该第一半导体层的厚度为tw1，彼此相邻的该第二连接电极之间的距离为R2，并且该第二半导体层的厚度为tw2的情况下，该第一基板和该第二基板形成为使该第一连接电极从该第一层间绝缘膜的突出量h1和该第二连接电极从该第二层间绝缘膜的突出量h2满足下面的公式(1)和(2)的条件：
Figure BDA0001803645860000201
Figure BDA0001803645860000202
(7)
根据(5)所述的半导体装置的制造方法，其中
该第一基板包括第一半导体层，该第一配线层设置在该第一半导体层之上，该第二基板包括第二半导体层，该第二配线层设置在该第二半导体层之上，并且
当假设E1为该第一半导体层的杨氏模量且ν1为该第一半导体层的泊松比时，E1/(1-ν12)为E1’，当假设E2为该第二半导体层的杨氏模量且ν2为该第二半导体层的泊松比时，E2/(1-ν22)为E2’，该第一层间绝缘膜和该第二层间绝缘膜之间的接合强度为γ，该第一半导体层的厚度为tw1，并且该第二半导体层的厚度为tw1的情况下，该第一基板和该第二基板形成为使该第一连接电极从该第一层间绝缘膜的突出量h1和该第二连接电极从该第二层间绝缘膜的突出量h2满足下面公式(3)和(4)的条件：
Figure BDA0001803645860000203
Figure BDA0001803645860000204
(8)
根据(5)所述的半导体装置的制造方法，其中
该第一基板包括第一半导体层，该第一配线层设置在该第一半导体层之上，该第二基板包括第二半导体层，该第二配线层设置在该第二半导体层之上，并且
当假设E1为该第一半导体层的杨氏模量且ν1为该第一半导体层的泊松比时，E1/(1-ν12)为E1’，当假设E2为该第二半导体层的杨氏模量且ν2为该第二半导体层的泊松比时，E2/(1-ν22)为E2’，该第一层间绝缘膜和该第二层间绝缘膜之间的接合强度为γ，彼此相邻的该第一连接电极之间的距离为R1，并且彼此相邻的该第二连接电极之间的距离为R2的情况下，该第一基板和该第二基板形成为使该第一连接电极从该第一层间绝缘膜的突出量h1和该第二连接电极从该第二层间绝缘膜的突出量h2满足下面公式(5)和(6)的条件。
(9)
一种电子装置，包括：
固态成像设备，构造为包括传感器基板和电路基板，该传感器基板包括传感器侧半导体层和传感器侧配线层，该传感器侧半导体层包括其中设置有光电转换器的像素区域，该传感器侧配线层具有配线和传感器侧连接电极，该配线设置在该传感器侧半导体层的与光接收表面相反的表面侧且设置得通过传感器侧层间绝缘膜，该传感器侧连接电极从该传感器侧层间绝缘膜的表面突出预定量，该电路基板贴合且设置在该传感器基板上，包括电路侧半导体层和电路侧配线层，该电路侧配线层具有配线和电路侧连接电极，该配线设置在该传感器基板的该传感器侧配线层的一侧上且通过电路侧层间绝缘膜，该电路侧连接电极从该电路侧层间绝缘膜的表面突出预定量，在该传感器基板与该电路基板的贴合表面，该传感器侧连接电极与该电路侧连接电极彼此接合，并且在层叠方向上彼此面对的传感器侧层间绝缘膜的至少一部分和电路侧层间绝缘膜的一部分彼此接合；以及
信号处理电路，构造为对从该固态成像设备输出的输出信号执行处理。

Claims (2)

1.一种半导体装置的制造方法，包括：
制备包括第一配线层的第一基板的步骤，该第一配线层具有从第一层间绝缘膜突出预定量的第一连接电极；
制备包括第二配线层的第二基板的步骤，该第二配线层具有从第二层间绝缘膜突出预定量的第二连接电极；以及
贴合该第一基板的该第一连接电极与该第二基板的该第二连接电极而使它们彼此面对且贴合该第一基板与该第二基板的步骤，从而在该贴合表面上，该第一连接电极和该第二连接电极接合，同时在层叠方向上彼此面对的该第一层间绝缘膜的至少一部分和该第二层间绝缘膜的一部分彼此接合，
该第一基板包括第一半导体层，该第一配线层设置在该第一半导体层之上，该第二基板包括第二半导体层，该第二配线层设置在该第二半导体层之上，并且
当假设E1为该第一半导体层的杨氏模量且ν1为该第一半导体层的泊松比时，E1/(1-ν12)为E1’，当假设E2为该第二半导体层的杨氏模量且ν2为该第二半导体层的泊松比时，E2/(1-ν22)为E2’，该第一层间绝缘膜和该第二层间绝缘膜之间的接合强度为γ，该第一半导体层的厚度为tw1，并且该第二半导体层的厚度为tw2的情况下，且2tw1＝R1和2tw2＝R2或者2tw1>R1和2tw2>R2时，R1是彼此相邻的第一连接电极之间的距离，R2是彼此相邻的第二连接电极之间的距离，该第一基板和该第二基板形成为使该第一连接电极从该第一层间绝缘膜的突出量h1和该第二连接电极从该第二层间绝缘膜的突出量h2满足下面公式(3)和(4)的条件：
[数学公式2]
Figure QLYQS_1
Figure QLYQS_2
2.根据权利要求1的半导体装置的制造方法，其中
该第一基板包括第一半导体层，该第一配线层设置在该第一半导体层之上，该第二基板包括第二半导体层，该第二配线层设置在该第二半导体层之上，并且
当假设E1为该第一半导体层的杨氏模量且ν1为该第一半导体层的泊松比时，E1/(1-ν12)为E1’，当假设E2为该第二半导体层的杨氏模量且ν2为该第二半导体层的泊松比时，E2/(1-ν22)为E2’，该第一层间绝缘膜和该第二层间绝缘膜之间的接合强度为γ，彼此相邻的该第一连接电极之间的距离为R1，并且彼此相邻的该第二连接电极之间的距离为R2的情况下，且第一基板和第二基板的接合时间通过从外面接收能量的情况下，该第一基板和该第二基板形成为使该第一连接电极从该第一层间绝缘膜的突出量h1和该第二连接电极从该第二层间绝缘膜的突出量h2满足下面公式(5)和(6)的条件：
[数学公式3]
Figure QLYQS_3
Figure QLYQS_4
CN201811091131.XA 2012-06-22 2013-06-11 半导体装置、半导体装置的制造方法和电子装置 Active CN109360833B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811091131.XA CN109360833B (zh) 2012-06-22 2013-06-11 半导体装置、半导体装置的制造方法和电子装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-141284 2012-06-22
JP2012141284 2012-06-22
CN201811091131.XA CN109360833B (zh) 2012-06-22 2013-06-11 半导体装置、半导体装置的制造方法和电子装置
PCT/JP2013/066090 WO2013191039A1 (ja) 2012-06-22 2013-06-11 半導体装置、半導体装置の製造方法及び電子機器
CN201380031398.9A CN104620385B (zh) 2012-06-22 2013-06-11 半导体装置、半导体装置的制造方法和电子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380031398.9A Division CN104620385B (zh) 2012-06-22 2013-06-11 半导体装置、半导体装置的制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN109360833A CN109360833A (zh) 2019-02-19
CN109360833B true CN109360833B (zh) 2023-06-20

Family

ID=49768639

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811091131.XA Active CN109360833B (zh) 2012-06-22 2013-06-11 半导体装置、半导体装置的制造方法和电子装置
CN201380031398.9A Active CN104620385B (zh) 2012-06-22 2013-06-11 半导体装置、半导体装置的制造方法和电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380031398.9A Active CN104620385B (zh) 2012-06-22 2013-06-11 半导体装置、半导体装置的制造方法和电子装置

Country Status (6)

Country Link
US (2) US20150162371A1 (zh)
JP (1) JP6168366B2 (zh)
KR (2) KR102133609B1 (zh)
CN (2) CN109360833B (zh)
TW (1) TWI540710B (zh)
WO (1) WO2013191039A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI540710B (zh) * 2012-06-22 2016-07-01 Sony Corp A semiconductor device, a method for manufacturing a semiconductor device, and an electronic device
US10566365B2 (en) * 2015-05-27 2020-02-18 Visera Technologies Company Limited Image sensor
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
TW202133460A (zh) * 2020-01-20 2021-09-01 日商索尼半導體解決方案公司 受光元件、攝像元件及攝像裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051026A (ko) * 1999-10-13 2001-06-25 이데이 노부유끼 반도체 장치 및 그 제조 방법
CN101197297A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 晶片压焊键合方法及其结构
CN101796619A (zh) * 2007-11-02 2010-08-04 夏普株式会社 电路基板和显示装置
CN102473362A (zh) * 2009-07-24 2012-05-23 夏普株式会社 薄膜晶体管基板的制造方法
CN104620385B (zh) * 2012-06-22 2018-10-16 索尼公司 半导体装置、半导体装置的制造方法和电子装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205465A (ja) 1988-02-10 1989-08-17 Sony Corp 固体撮像装置及びその製造方法
US7132756B2 (en) * 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2004172597A (ja) * 2002-10-30 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
AU2002368524A1 (en) 2002-12-20 2004-07-22 International Business Machines Corporation Three-dimensional device fabrication method
US6756305B1 (en) * 2003-04-01 2004-06-29 Xilinx, Inc. Stacked dice bonded with aluminum posts
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
KR100610481B1 (ko) 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
US7750488B2 (en) * 2006-07-10 2010-07-06 Tezzaron Semiconductor, Inc. Method for bonding wafers to produce stacked integrated circuits
US7812459B2 (en) * 2006-12-19 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuits with protection layers
US7598523B2 (en) * 2007-03-19 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for stacking dies having through-silicon vias
JP2008277512A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び光電変換素子アレイ
TW200917470A (en) * 2007-09-10 2009-04-16 Dongbu Hitek Co Ltd Method for manufacturing of the image sensor
US7960768B2 (en) * 2008-01-17 2011-06-14 Aptina Imaging Corporation 3D backside illuminated image sensor with multiplexed pixel structure
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5517800B2 (ja) * 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
JP5682327B2 (ja) * 2011-01-25 2015-03-11 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US8802538B1 (en) * 2013-03-15 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding
JP2016018879A (ja) * 2014-07-08 2016-02-01 株式会社東芝 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051026A (ko) * 1999-10-13 2001-06-25 이데이 노부유끼 반도체 장치 및 그 제조 방법
CN101197297A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 晶片压焊键合方法及其结构
CN101796619A (zh) * 2007-11-02 2010-08-04 夏普株式会社 电路基板和显示装置
CN102473362A (zh) * 2009-07-24 2012-05-23 夏普株式会社 薄膜晶体管基板的制造方法
CN104620385B (zh) * 2012-06-22 2018-10-16 索尼公司 半导体装置、半导体装置的制造方法和电子装置

Also Published As

Publication number Publication date
CN109360833A (zh) 2019-02-19
KR102333238B1 (ko) 2021-12-01
JPWO2013191039A1 (ja) 2016-05-26
CN104620385A (zh) 2015-05-13
US20220013567A1 (en) 2022-01-13
KR20150032664A (ko) 2015-03-27
CN104620385B (zh) 2018-10-16
WO2013191039A1 (ja) 2013-12-27
JP6168366B2 (ja) 2017-07-26
KR20200085930A (ko) 2020-07-15
TWI540710B (zh) 2016-07-01
TW201401494A (zh) 2014-01-01
US20150162371A1 (en) 2015-06-11
KR102133609B1 (ko) 2020-07-13

Similar Documents

Publication Publication Date Title
KR102343428B1 (ko) 반도체 장치 및 전자 기기
US10714519B2 (en) Solid-state imaging device, method of manufacturing a solid-state imaging device, and electronic apparatus
US20220013567A1 (en) Semiconductor device produced by bonding substrates together
EP2717300B1 (en) Semiconductor device
JP5489705B2 (ja) 固体撮像装置および撮像システム
TWI387075B (zh) 半導體封裝以及攝影機模組
CN108701697B (zh) 固态图像传感器、固态图像传感器的制造方法以及电子设备
KR20110107747A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기
US20240088188A1 (en) Imaging device and electronic device
JP2022036098A (ja) 半導体装置、及び、電子機器
JP7321724B2 (ja) 半導体装置および機器
KR100755597B1 (ko) 고체촬상장치 및 그의 제조방법
CN110678984B (zh) 成像器件和电子装置
JP2013089881A (ja) 固体撮像素子およびその製造方法、電子情報機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant