JP2008277512A - 撮像素子及び光電変換素子アレイ - Google Patents

撮像素子及び光電変換素子アレイ Download PDF

Info

Publication number
JP2008277512A
JP2008277512A JP2007118828A JP2007118828A JP2008277512A JP 2008277512 A JP2008277512 A JP 2008277512A JP 2007118828 A JP2007118828 A JP 2007118828A JP 2007118828 A JP2007118828 A JP 2007118828A JP 2008277512 A JP2008277512 A JP 2008277512A
Authority
JP
Japan
Prior art keywords
optical element
element substrate
photoelectric conversion
layer
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007118828A
Other languages
English (en)
Inventor
Shinji Uie
眞司 宇家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2007118828A priority Critical patent/JP2008277512A/ja
Priority to US12/103,809 priority patent/US7723663B2/en
Publication of JP2008277512A publication Critical patent/JP2008277512A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】回路部分の設計、製造効率を高め、微細化、高機能化、高感度化に有利な構造を有し、開発コストを低減することができる撮像素子及び光電変換素子アレイを提供する。
【解決手段】光学素子基板部１の一方の面側から照射される入射光を光電変換することで信号電荷を発生させて、光学素子基板部１の他方の面側から読み出して撮像を行う撮像素子１０及び光電変換素子アレイであって、入射光を光電変換することで信号電荷を生じせしめるため、光学素子基板部１に形成された光電変換層と、光学素子基板部１の他方の面側に、光電変換層で生成された信号電荷を転送可能に接合されたCMOS回路基板部２とを備えている。
【選択図】図１

Description

本発明は、可視光撮像をする微細化、高機能化、高感度化を実現するCMOS型の撮像素子に関する。
図４は、従来のCMOS型のイメージセンサの構成の一例を示す図である。CMOS型イメージセンサは、CCD型イメージセンサと同様に入射光を集光するマイクロレンズ、分光フィルタ、光電変換と信号蓄積を行うフォトダイオードを備える光学素子部、蓄積された信号を走査する信号走査部、出力となる信号を増幅するゲイン制御アンプ、ノイズを除去するサンプルホールド回路、アナログ・デジタル変換回路、などの信号処理回路部を集積することでワンチップカメラに近い集積回路が実現できる点で、将来を有望視されている。
なお、従来のCMOS型のイメージセンナとしては、下記特許文献に示すものがある。
特開２００７−１３０８９号公報 特開平１−１０２３２１号公報
しかし、CMOS型イメージセンサは、光学素子部以外の回路部分の規模が大きくなってしまう問題があり、下記の点で課題があった。
（１）周辺回路の高機能化による多層配線の導入と、カラーフィルタ工程やマイクロレンズ工程の整合性が悪いため、光学特性がCCD型イメージセンサに比べて劣っている。
（２）周辺回路の規模が大きくなると、センサー部の画像欠陥のために不良となる周辺回路の損失によってコストが増加してしまう。
（３）画素を微細化した場合に、入射光をシリコン基板表面まで導く光路を波長に対して一定の比率の大きさに維持する必要があり、画素でのフォトダイオード占有率が増加することによって、微細化、高機能化を図る点で不利である。
本発明は、上記事情に鑑みてなされたもので、その目的は、回路部分の設計、製造効率を高め、微細化、高機能化、高感度化に有利な構造を有し、開発コストを低減することができる撮像素子及び光電変換素子アレイを提供することにある。
本発明の上記目的は、下記構成によって達成される。
（１）光学素子基板部の一方の面側から照射される入射光を光電変換することで信号電荷を発生させて、前記光学素子基板部の他方の面側から読み出して撮像を行う撮像素子であって、
入射光を光電変換することで信号電荷を生じせしめるため、前記光学素子基板部に形成された光電変換層と、
前記光学素子基板部の前記他方の面側に、前記光電変換層で生成された信号電荷を転送可能に接合されたCMOS回路基板部とを備えていることを特徴とする撮像素子。
（２）前記光学素子基板部の画素ごとに前記光電変換層に接続された素子側接続端子と、
前記CMOS回路基板部における前記光学素子基板部と接合する側の面に形成された回路側接続端子とを有し、前記光学素子基板部の前記他方の面で前記素子側接続端子と前記回路側接続端子とが互いに接続していることを特徴とする上記（１）に記載の撮像素子。
（３）前記光電変換層の空乏層の厚さが５μｍ以上２０μｍ以下であることを特徴とする上記（１）又は（２）に記載の撮像素子。
（４）前記接続端子がマイクロバンプを備えていることを特徴とする上記（１）から（３）のいずれか１つに記載の撮像素子。
（５）前記光学素子基板部の前記一方の面にカラーフィルタ層が形成されていることを特徴とする上記（１）から（４）のいずれか１つに記載の撮像素子。
（６）前記カラーフィルタ層上にマイクロレンズ層が形成されていることを特徴とする上記（１）から（５）のいずれか１つに記載の撮像素子。
（７）前記光学素子基板部の前記一方の面側に、前記CMOS回路基板部に前記光学素子基板部を接合する際に、該光学素子基板部を支持するための透明な支持基板を備えていることを特徴とする上記（１）から（５）のいずれか１つに記載の撮像素子。
（８）前記光学素子基板部の前記一方の面側に、前記CMOS回路基板部に前記光学素子基板部を接合する際に、該光学素子基板部を支持するための透明な支持基板と、前記支持基板と前記光学素子基板部とを接合するため、前記マイクロレンズ層より屈折率が小さい接着層とを備えていることを特徴とする上記（６）に記載の撮像素子。
（９）光学素子基板部の一方の面側から照射される入射光を光電変換することで信号電荷を発生させて、前記光学素子基板部の他方の面側から読み出して撮像を行う光電変換素子アレイであって、
入射光を光電変換することで信号電荷を生じせしめるため、前記光学素子基板に形成された光電変換層と、
前記光学素子基板の前記他方の面側に、前記光電変換層で生成された信号電荷を転送するための接続端子とを備えていることを特徴とする光電変換素子アレイ。
本発明の撮像素子は、入射光を光電変換する機能を有する光学素子基板部と、CMOS回路基板部とを接合することで構成されており、予めそれぞれを分離した状態で製造することができる。光学素子基板部の一方の面側から照射される入射光を光電変換することで信号電荷を発生させて、光学素子基板部の他方の回路基板部側から読み出す構成であるため、光学素子基板部に回路部を形成する必要がなく、光学素子基板部側の受光部の開口を大きく設計することができる。このため、画素の微細化、高機能化に有利である。
従来のCMOS型撮像素子のように、半導体基板上に回路部と光学素子部とを順次に製造する工程に比べ、回路部と光学素子部のいずれか一方の歩留まりの低下に影響を受けて撮像素子自体の歩留まりが低下してしまうことを回避することができ、既に製造された光学素子基板部とCMOS回路基板部とを接合することで、撮像素子の製造効率を向上させることができる。
また、CMOS回路基板部には光学素子部を形成する必要が無いため、製造工程に要する時間を短縮することができるとともに、CMOS回路基板部における回路設計の自由度が高く、設計効率を向上させることができる。
本発明によれば、回路部分の設計、製造効率を高め、微細化、高機能化、高感度化に有利な構造を有し、開発コストを低減することができる撮像素子及び光電変換素子アレイを提供できる。
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる撮像素子の構成を示す断面図である。本発明にかかる撮像素子１０は、光学素子基板部１と、光学素子基板部１の光が入射する側とは反対側に接合されたCMOS回路基板部２とで構成される。撮像素子１０は、光学素子基板部１の一方の面側から照射される入射光を光電変換することで信号電荷を発生させて、光学素子基板部の他方の面側から読み出して撮像を行うものである。なお、本実施形態では、図１に示すように光学素子基板部１の上側から光が入射させて、信号電荷を光学素子基板部１の下側から読み出す構成である。
光学素子基板部１は、ｐ−型のシリコン層（ｐ−層）１６と、ｐ−型のシリコン層１６よりも不純物濃度の高いｐ＋型のシリコン層（ｐ＋層）１７とからなるｐ型半導体基板を備えている。ｐ型半導体基板及びｎ層１４は、入射光に応じて信号電荷を生成する光電変換層として機能する。本実施形態において、光電変換層の空乏層の厚さが５μｍ以上２０μｍ以下であることであることが好ましい。
ｐ型半導体基板の下側の面の近傍には、ｎ型の不純物拡散層（ｎ層）１４が、面に対して平行に複数配列されている。また、ｎ層１４の下部には、ｎ層１４よりも不純物濃度が高いｎ＋の不純物拡散層（ｎ＋層）１３が、ｎ層１４ごとに形成されている。ｎ＋層１３は、ｐ型半導体基板で生成された信号電荷を蓄積する電荷蓄積部として機能する。ｎ＋層１３の両側には、近傍のSi／SiO2界面が空乏化して暗電流が発生することを防止するため、高濃度のｐ型の不純物拡散層２５が形成されている。なお、暗電流を低減する手法としては、画素の素子分離帯を除いた半導体基板の表面全体を高濃度のｎ層にする方法もある。この場合には、素子分離帯との境界線（円弧）が長くなり、この境界線に沿って界面空乏層が形成されるため、好ましくない。このため、高濃度のｎ型領域はできるだけ小さく形成することが妥当である。
隣り合うｎ層１４同士の間には、ｐ型不純物拡散層からなる素子分離領域１５が形成されている。
ｎ＋層１３及びｐ層１５，２５が形成された面には、ゲート絶縁膜１２を介して、絶縁層１１が形成されている。
絶縁層１１には、ｎ＋層１３の下面に電気的に接続され、上下方向に延設された柱形状のプラグ電極２３が形成され、プラグ電極２３の下方端部に素子側接続端子として機能するマイクロバンプ２４が形成されている。マイクロバンプ２４は、絶縁層１１の下面において、外部に露呈するように形成されている。
ｐ＋層１７の上面には、入射光に対して透明な絶縁層１８が形成されている。また、絶縁層１８の上面には、絶縁層１８とｐ型半導体基板との屈折率差に起因するｐ型半導体基板の下面での光の反射を防止するために、窒化シリコンやダイヤモンド構造炭素膜等の入射光に対して透明な高屈折率層１９が形成されている。
高屈折率層１９の上には、画素ごとにＲ（赤）、Ｇ（緑）、Ｂ（青）のいずれか１つが所定のパターンで配置されてなるカラーフィルタ層２１が形成されている。カラーフィルタ層２１の上には、上方に突出する湾曲面を有する上凸レンズ形状のマイクロレンズ層２２が形成されている。なお、マイクロレンズ層２２は設けずに、高屈折率層１９の上にカラーフィルタ層２１のみを形成した構成としてもよい。
CMOS回路基板部２は、絶縁層３２を有し、該絶縁層３２の上面には、光学素子基板部１の下面に接合させた状態で、下面に露呈するマイクロバンプ２４に接続する、回路側接続端子として機能するマイクロバンプ３３が形成されている。
また、絶縁層３２には、マイクロバンプ３３に電気的に接続され、上下方向に延設されたプラグ電極３４と、プラグ電極３４に接続されたアルミニウム等の配線層３５とが形成されている。絶縁層３２の下面には、ゲート絶縁膜３９を介してｐ型の不純物拡散層からなる半導体基板３１が設けられている。
半導体基板３１の上面近傍には、プラグ電極３４の下方端部と接続されるｎ＋型の不純物拡散層からなる電荷蓄積領域３６と、電荷蓄積領域３６に対して水平方向に間隔をおいて設けられたｎ＋型の不純物拡散層からなる電荷検出領域３８とが形成されている。また、ゲート絶縁膜３９の上面には、電荷蓄積領域３６に蓄積した信号電荷を電荷検出領域３８へ読み出すための読み出し電極３７が形成されている。
上記の構成を有する撮像素子１００は、マイクロレンズ層２２に入射した光が、カラーフィルタ層２１を透過し、ｐ型半導体基板で信号電荷に光電変換されてｎ＋層１３に蓄積される。そして、プラグ電極２３と、光電変換素子基板部１のマイクロバンプ２４とCMOS回路基板部２のマイクロバンプ３３と、プラグ電極３４とを介して、CMOS回路基板部２の半導体基板３１の電荷蓄積領域３６に蓄積される。そして、読み出し電極３７に電圧が印加されることで、電荷蓄積領域３６に蓄積された信号電荷が電荷検出領域３８に読み出され、その後、信号処理回路等に入力される。
次に、本実施形態の撮像素子を製造する手順を説明する。
図２は、光学素子基板部とCMOS回路側基板部とを接合する状態を説明する図である。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
図２に示すように、光学素子基板部１と、CMOS回路基板部２とをそれぞれ別途製造した後、光学素子基板部１の下面にCMOS回路基板部２の上面を接合させることで、光学素子基板部１のマイクロバンプ２４とCMOS回路基板部２のマイクロバンプ３３とが接続される。
光学素子基板部１は、その厚さが数十μｍと薄いため割れやすく、CMOS回路基板部２に接合する前の状態で取り扱いが困難であることが考えられる。そこで、図２に示すように、光学素子基板部１は、マイクロレンズ層２２の上面に、接着層４１を介して、光学素子基板部１をCMOS回路基板部２に接合するときに該光学素子基板部１を支持するための透明な支持基板４２が貼り合わされた構成とすることができる。接着層４１としては、マイクロレンズ層２２より屈折率が小さいものを用いる。支持基板４２としては、例えば、透明なガラス基板を用いることができる。このように、光学素子基板部１を支持基板４２によって支持させる構成とすることで、CMOS回路基板部２に接合する前の状態で、光学素子基板部１が取り扱いやすい。
また、本発明にかかる撮像素子１０は、光学素子基板部１と、CMOS回路基板部２とが互いに別の製造者によって製造されることが想定される。例えば、光学素子基板部１を製造するものが、CMOS回路基板部２を製造するものから該CMOS回路基板部２を購入し、光学素子基板部１にCMOS回路基板部２を貼り合わせることで撮像素子１０を製造することが考えられる。反対に、CMOS回路基板部２を製造するものが、光学素子基板部１を製造するものから該光学素子基板部１を購入し、光学素子基板部１にCMOS回路基板部２を貼り合わせることで撮像素子１０を製造することが考えられる。また、光学素子基板部１及びCMOS回路基板部２を購入し、貼り合わせることで撮像素子１０を製造することが考えられる。これらの製造工程において、貼り合わせる前における分離した状態の光学素子基板部１を取り扱う場合に、光学素子基板部１を支持基板によって支持させる構成とすることで、光学素子基板部１に欠陥を生じさせることなく、確実に取り扱うことができる。
このような構成の撮像素子１０によれば、入射光を光電変換する機能を有する光学素子基板部１と、CMOS回路基板部２とを接合することで構成されており、予めそれぞれを分離した状態で製造することができる。光学素子基板部１の一方の面側から照射される入射光を光電変換することで信号電荷を発生させて、光学素子基板部１の他方の回路基板部側から読み出す構成であるため、光学素子基板部１に回路部を形成する必要がなく、光学素子基板部１の受光部の開口を大きく設計することができる。このため、画素の微細化、高機能化に有利である。
従来のCMOS型撮像素子のように、半導体基板上に回路部と光学素子部とを順次に製造する工程に比べ、回路部と光学素子部のいずれか一方の歩留まりの低下に影響を受けて撮像素子自体の歩留まりが低下してしまうことを回避することができ、既に製造された光学素子基板部１とCMOS回路基板部２とを接合することによって、撮像素子１０の製造効率を向上させることができる。
また、CMOS回路基板部２には光学素子部を形成する必要が無いため、製造工程に要する時間を短縮することができるとともに、CMOS回路基板部２における回路設計の自由度が高く、設計効率を向上させることができる。
図３は、光学素子基板部の他の構成例を示す断面図である。図３に示すように、光学素子基板部１は、カラーフィルタ層２１の上にマイクロレンズ層２２（図１参照）を設けない構成とすることができる。このマイクロレンズ層２２を設けない構成とする場合には、光学素子基板部１は、カラーフィルタ層２１の上に、光学素子基板部１を支持するための透明な支持基板４２を貼り合わせることができ、支持基板４２を光学素子基板部１に貼り合わせるための接着層４１（図２参照）を設ける必要がない。
また、本発明においては、撮像素子の光学素子基板部１を備え、光学素子基板部１の一方の面側から照射される入射光を光電変換することで信号電荷を発生させて、光学素子基板部１の他方の面側から読み出して撮像を行う素子に用いるための光電変換素子アレイとすることができる。図３を参照すると、光電変換素子アレイは、光が入射する側の面（図３では上面）とは反対側の面（図３では下面）側にマイクロバンプ２４を露呈させた構成である。そして、従来の構成のCMOS型撮像素子の光入射面に取り付けることで、光電変換した信号電荷を接続端子として機能するマイクロバンプ部２４によって、CMOS型撮像素子に転送することができるため、従来のCMOS型撮像素子を使用することが可能となる。
本発明にかかる撮像素子の構成を示す断面図である。 光学素子基板部とCMOS回路側基板部とを接合する状態を説明する図である。 光学素子基板部の他の構成例を示す断面図である。 従来のCMOS型のイメージセンサの構成の一例を示す図である。
符号の説明
１ 光学素子基板部
２ CMOS回路基板部
１０ 撮像素子
２４，３３ マイクロバンプ

Claims (9)

  1. 光学素子基板部の一方の面側から照射される入射光を光電変換することで信号電荷を発生させて、前記光学素子基板部の他方の面側から読み出して撮像を行う撮像素子であって、
    入射光を光電変換することで信号電荷を生じせしめるため、前記光学素子基板部に形成された光電変換層と、
    前記光学素子基板部の前記他方の面側に、前記光電変換層で生成された信号電荷を転送可能に接合されたCMOS回路基板部とを備えていることを特徴とする撮像素子。
  2. 前記光学素子基板部の画素ごとに前記光電変換層に接続された素子側接続端子と、
    前記CMOS回路基板部における前記光学素子基板部と接合する側の面に形成された回路側接続端子とを有し、前記光学素子基板部の前記他方の面で前記素子側接続端子と前記回路側接続端子とが互いに接続していることを特徴とする請求項１に記載の撮像素子。
  3. 前記光電変換層の空乏層の厚さが５μｍ以上２０μｍ以下であることを特徴とする請求項１又は２に記載の撮像素子。
  4. 前記接続端子がマイクロバンプを備えていることを特徴とする請求項１から３のいずれか１つに記載の撮像素子。
  5. 前記光学素子基板部の前記一方の面にカラーフィルタ層が形成されていることを特徴とする請求項１から４のいずれか１つに記載の撮像素子。
  6. 前記カラーフィルタ層上にマイクロレンズ層が形成されていることを特徴とする請求項１から５のいずれか１つに記載の撮像素子。
  7. 前記光学素子基板部の前記一方の面側に、前記CMOS回路基板部に前記光学素子基板部を接合する際に、該光学素子基板部を支持するための透明な支持基板を備えていることを特徴とする請求項１から５のいずれか１つに記載の撮像素子。
  8. 前記光学素子基板部の前記一方の面側に、前記CMOS回路基板部に前記光学素子基板部を接合する際に、該光学素子基板部を支持するための透明な支持基板と、前記支持基板と前記光学素子基板部とを接合するため、前記マイクロレンズ層より屈折率が小さい接着層とを備えていることを特徴とする請求項６に記載の撮像素子。
  9. 光学素子基板部の一方の面側から照射される入射光を光電変換することで信号電荷を発生させて、前記光学素子基板の他方の面側から読み出して撮像を行う光電変換素子アレイであって、
    入射光を光電変換することで信号電荷を生じせしめるため、前記光学素子基板に形成された光電変換層と、
    前記光学素子基板の前記他方の面側に、前記光電変換層で生成された信号電荷を転送するための接続端子とを備えていることを特徴とする光電変換素子アレイ。
JP2007118828A 2007-04-27 2007-04-27 撮像素子及び光電変換素子アレイ Abandoned JP2008277512A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007118828A JP2008277512A (ja) 2007-04-27 2007-04-27 撮像素子及び光電変換素子アレイ
US12/103,809 US7723663B2 (en) 2007-04-27 2008-04-16 CMOS image pick-up with integrated optical and electronic elements and micro bump connectors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007118828A JP2008277512A (ja) 2007-04-27 2007-04-27 撮像素子及び光電変換素子アレイ

Publications (1)

Publication Number Publication Date
JP2008277512A true JP2008277512A (ja) 2008-11-13

Family

ID=39885845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118828A Abandoned JP2008277512A (ja) 2007-04-27 2007-04-27 撮像素子及び光電変換素子アレイ

Country Status (2)

Country Link
US (1) US7723663B2 (ja)
JP (1) JP2008277512A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124318A (ja) * 2010-12-08 2012-06-28 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
WO2013191039A1 (ja) * 2012-06-22 2013-12-27 ソニー株式会社 半導体装置、半導体装置の製造方法及び電子機器
WO2022158309A1 (ja) * 2021-01-20 2022-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277511A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び撮像装置
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
CN105938825B (zh) 2011-05-24 2019-04-05 索尼公司 半导体图像接收装置
WO2016185883A1 (ja) * 2015-05-18 2016-11-24 ソニー株式会社 半導体装置および撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536966A (ja) * 1991-07-19 1993-02-12 Fujitsu Ltd 半導体装置
JP2002057319A (ja) * 2000-08-07 2002-02-22 Sony Corp 固体撮像素子
JP2003031782A (ja) * 2001-07-11 2003-01-31 Fuji Film Microdevices Co Ltd 固体撮像装置およびその製造方法
WO2007001146A1 (en) * 2005-06-28 2007-01-04 Siliconfile Technologies Inc. Separation type unit pixel of 3-dimensional image sensor and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102321A (ja) 1987-10-16 1989-04-20 Hamamatsu Photonics Kk 赤外線検出装置とその製造方法
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP3727639B2 (ja) * 2004-04-16 2005-12-14 松下電器産業株式会社 固体撮像装置
JP4940667B2 (ja) 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536966A (ja) * 1991-07-19 1993-02-12 Fujitsu Ltd 半導体装置
JP2002057319A (ja) * 2000-08-07 2002-02-22 Sony Corp 固体撮像素子
JP2003031782A (ja) * 2001-07-11 2003-01-31 Fuji Film Microdevices Co Ltd 固体撮像装置およびその製造方法
WO2007001146A1 (en) * 2005-06-28 2007-01-04 Siliconfile Technologies Inc. Separation type unit pixel of 3-dimensional image sensor and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124318A (ja) * 2010-12-08 2012-06-28 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
US9269735B2 (en) 2010-12-08 2016-02-23 Sony Corporation Method of manufacturing solid-state imaging device, solid-state imaging device, and electronic apparatus
WO2013191039A1 (ja) * 2012-06-22 2013-12-27 ソニー株式会社 半導体装置、半導体装置の製造方法及び電子機器
JPWO2013191039A1 (ja) * 2012-06-22 2016-05-26 ソニー株式会社 半導体装置、半導体装置の製造方法及び電子機器
WO2022158309A1 (ja) * 2021-01-20 2022-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Also Published As

Publication number Publication date
US20080265138A1 (en) 2008-10-30
US7723663B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
KR101902576B1 (ko) 반도체 장치, 그 제조 방법, 및, 전자 기기
JP4799594B2 (ja) 固体撮像装置およびその製造方法
US8076746B2 (en) Back-illuminated image sensors having both frontside and backside photodetectors
US7859027B2 (en) Back irradiating type solid state imaging device
JP4534634B2 (ja) 固体撮像装置
JP2008277511A (ja) 撮像素子及び撮像装置
JP2008172580A (ja) 固体撮像素子及び固体撮像装置
JP2010040621A (ja) 固体撮像デバイス及びその製造方法
US8018016B2 (en) Back-illuminated image sensors having both frontside and backside photodetectors
US20100330728A1 (en) Method of aligning elements in a back-illuminated image sensor
JP2015170620A (ja) 固体撮像装置
JP4667408B2 (ja) 裏面照射型固体撮像素子の製造方法
US9269734B2 (en) Method of manufacturing solid-state imaging device
JP2008277512A (ja) 撮像素子及び光電変換素子アレイ
JP2010161321A (ja) 光学デバイスおよびその製造方法
TW200832688A (en) Solid-state image capturing apparatus and electronic information device
US20100327389A1 (en) Back-illuminated image sensors having both frontside and backside photodetectors
JP2011066241A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2009259934A (ja) 固体撮像素子
JP5990867B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP5735318B2 (ja) 固体撮像素子および電子情報機器
JP2012234968A (ja) 固体撮像装置およびその製造方法、並びに電子情報機器
US20060170800A1 (en) Solid state image pickup device
JP2009111130A (ja) 撮像装置及びその製造方法
JP2012015417A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120615

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20120719