JPH01102321A - 赤外線検出装置とその製造方法 - Google Patents
赤外線検出装置とその製造方法Info
- Publication number
- JPH01102321A JPH01102321A JP62262374A JP26237487A JPH01102321A JP H01102321 A JPH01102321 A JP H01102321A JP 62262374 A JP62262374 A JP 62262374A JP 26237487 A JP26237487 A JP 26237487A JP H01102321 A JPH01102321 A JP H01102321A
- Authority
- JP
- Japan
- Prior art keywords
- pyroelectric
- electrode
- gate
- transistor
- material film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000463 material Substances 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 230000010287 polarization Effects 0.000 description 6
- 229920000620 organic polymer Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000002861 polymer material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 208000033991 Device difficult to use Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
- G01J5/34—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using capacitors, e.g. pyroelectric capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Radiation Pyrometers (AREA)
- Light Receiving Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は焦電素子を用いた赤外線検出装置とその製造方
法に関するものである。
法に関するものである。
焦電型の赤外線検出装置は人間の目と同じように、対象
物を見てそこからの赤外線を感知する能力を持っており
、光電子増倍管やフォトダイオードのように光源を必要
としない。このため、非接触センシングが可能になり、
日常生活や産業分野での活発な利用が期待されている。
物を見てそこからの赤外線を感知する能力を持っており
、光電子増倍管やフォトダイオードのように光源を必要
としない。このため、非接触センシングが可能になり、
日常生活や産業分野での活発な利用が期待されている。
焦電素子においては、焦電材料として有機高分子材料を
用いたものが取り扱いが簡単であり、また赤外線に対し
て高い感度を有している。そこで、半導体基板に有機高
分子材料を焦電材料として用いた焦電素子を配設すると
共に、同一の半導体基板に信号読出部を形成した焦電型
赤外線検出装置が開発されている。この装置によれば、
有機高分子材料が赤外線を受けると分極効果によって一
対の電極に電位が発生し、これが前述の信号読出部によ
って読み出される。
用いたものが取り扱いが簡単であり、また赤外線に対し
て高い感度を有している。そこで、半導体基板に有機高
分子材料を焦電材料として用いた焦電素子を配設すると
共に、同一の半導体基板に信号読出部を形成した焦電型
赤外線検出装置が開発されている。この装置によれば、
有機高分子材料が赤外線を受けると分極効果によって一
対の電極に電位が発生し、これが前述の信号読出部によ
って読み出される。
第７図は従来の赤外線検出装置の斜視図であり、第８図
はその要部の断面図である。第７図のように、信号処理
基板１上にはインジウム（Ｉｎ）バンブ２を介して検出
器アレイ３が固定され、信号出力は取出口４から外部回
路（図示せず）に取り出される。第８図に示す通り、信
号処理基板１は例えばシリコン（Ｓｌ）などからなる基
板１１と、その上面に形成された信号入力部１２および
信号読出部１３から構成される。また、検出器アレイ３
は焦電材料膜３１と、これを挾む電極としての赤外線透
過基板３２および焦電膜用電極３３から構成され、最上
面には入射赤外光の反射を防止する反射防止膜３４が形
成されている。なお、第８図中の符号５は保護膜である
。
はその要部の断面図である。第７図のように、信号処理
基板１上にはインジウム（Ｉｎ）バンブ２を介して検出
器アレイ３が固定され、信号出力は取出口４から外部回
路（図示せず）に取り出される。第８図に示す通り、信
号処理基板１は例えばシリコン（Ｓｌ）などからなる基
板１１と、その上面に形成された信号入力部１２および
信号読出部１３から構成される。また、検出器アレイ３
は焦電材料膜３１と、これを挾む電極としての赤外線透
過基板３２および焦電膜用電極３３から構成され、最上
面には入射赤外光の反射を防止する反射防止膜３４が形
成されている。なお、第８図中の符号５は保護膜である
。
第７図および第８図に示す赤外線検出装置において特徴
的なことは、信号処理基板１と検出器アレイ３がＩｎバ
ンブ２により結合されていることであり、これは焦電型
の赤外線検出装置ではいわゆるポーリングをしなければ
ならないことに起因している。ここで、ポーリングとは
強誘電体の分極方向を一定に揃えることで、これにより
分極効果による電位の発生が可能になる。強誘電体は大
きな自発分極をもっているが、材料に何らの処理もしな
いと自発分極がランダムな方向をもっている。そこで、
この材料に電界および熱を加えて処理すると、分極方向
を膜面の垂直方向に揃えることができ、内部電界が形成
される。
的なことは、信号処理基板１と検出器アレイ３がＩｎバ
ンブ２により結合されていることであり、これは焦電型
の赤外線検出装置ではいわゆるポーリングをしなければ
ならないことに起因している。ここで、ポーリングとは
強誘電体の分極方向を一定に揃えることで、これにより
分極効果による電位の発生が可能になる。強誘電体は大
きな自発分極をもっているが、材料に何らの処理もしな
いと自発分極がランダムな方向をもっている。そこで、
この材料に電界および熱を加えて処理すると、分極方向
を膜面の垂直方向に揃えることができ、内部電界が形成
される。
以上の通り従来装置では、製造工程で焦電材料膜３１の
ポーリングが必要になり、この工程の終了後に焦電素子
を信号読出部に接続しているため、−膜内に装置がコン
パクトになりにくい。特に、焦電素子を二次元に並べて
アレイとしたときには、第８図のようにＩｎバンブが必
要になるので、装置が取り扱いに＜＜、かつ長期の信頼
性が低いものとなる。また、製造工程が複雑化するので
、歩留りが低下するだけでなく、コストも上昇すること
になる。
ポーリングが必要になり、この工程の終了後に焦電素子
を信号読出部に接続しているため、−膜内に装置がコン
パクトになりにくい。特に、焦電素子を二次元に並べて
アレイとしたときには、第８図のようにＩｎバンブが必
要になるので、装置が取り扱いに＜＜、かつ長期の信頼
性が低いものとなる。また、製造工程が複雑化するので
、歩留りが低下するだけでなく、コストも上昇すること
になる。
そこで、本出願の第１の発明は、装置をコンパクトにし
て取り扱いを容易とし、しかも長期の信頼性に優れた赤
外線検出装置を提供することを目的とする。
て取り扱いを容易とし、しかも長期の信頼性に優れた赤
外線検出装置を提供することを目的とする。
また、本出願の第２の発明は、簡単な製造工程で歩留り
よく赤外線検出装置を作成することのできる製造方法を
提供することを目的とする。
よく赤外線検出装置を作成することのできる製造方法を
提供することを目的とする。
第１の発明に係る赤外線検出装置は、焦電材料膜を第１
および第２の電極で挾むことにより形成される焦電素子
と、第１の電極にソースもしくはエミッタが接続された
ポーリングおよびリセット用のトランジスタと、第１の
電極の電位を信号出力として読み出す信号読出部とを備
えることを特徴とする。
および第２の電極で挾むことにより形成される焦電素子
と、第１の電極にソースもしくはエミッタが接続された
ポーリングおよびリセット用のトランジスタと、第１の
電極の電位を信号出力として読み出す信号読出部とを備
えることを特徴とする。
第２の発明に係る赤外線検出装置の製造方法は、焦電材
料膜を第１および第２の電極で挾むことにより形成され
た焦電素子の、第１の電極をポーリングおよびリセット
用のトランジスタのソースもしくはエミッタに接続する
第１の工程と、上記トランジスタのドレインもしくはコ
レクタと第２の電極との間に所定の電圧を印加してこの
トランジスタをオンさせることにより、焦電素子をポー
リングする第２の工程と、上記トランジスタのドレイン
もしくはコレクタを基準電圧端子に接続すると共に、ト
ランジスタのゲートもしくはベースをリセット端子に接
続する第３の工程とを備えることを特徴とする特 〔作用〕 第１の発明によれば、焦電素子に接続されたトランジス
タは、製造段階での焦電素子のポーリングと、製品完成
後の焦電素子のリセットとに兼用されることになる。
料膜を第１および第２の電極で挾むことにより形成され
た焦電素子の、第１の電極をポーリングおよびリセット
用のトランジスタのソースもしくはエミッタに接続する
第１の工程と、上記トランジスタのドレインもしくはコ
レクタと第２の電極との間に所定の電圧を印加してこの
トランジスタをオンさせることにより、焦電素子をポー
リングする第２の工程と、上記トランジスタのドレイン
もしくはコレクタを基準電圧端子に接続すると共に、ト
ランジスタのゲートもしくはベースをリセット端子に接
続する第３の工程とを備えることを特徴とする特 〔作用〕 第１の発明によれば、焦電素子に接続されたトランジス
タは、製造段階での焦電素子のポーリングと、製品完成
後の焦電素子のリセットとに兼用されることになる。
第２の発明によれば、トランジスタをオンさせて焦電素
子の両電極間に電圧を印加することにより焦電材料膜は
ポーリングされ、かつトランジスタをリセット信号でオ
ン、オフさせることにより焦電素子に接続された信号読
出部がリセットされる。
子の両電極間に電圧を印加することにより焦電材料膜は
ポーリングされ、かつトランジスタをリセット信号でオ
ン、オフさせることにより焦電素子に接続された信号読
出部がリセットされる。
以下、添付図面の第１図ないし第６図を参照して、本発
明の詳細な説明する。なお、図面の説明において同一要
素には同一符号を付し、重複する説明を省略する。
明の詳細な説明する。なお、図面の説明において同一要
素には同一符号を付し、重複する説明を省略する。
第１図は実施例に係る赤外線検出装置の要素回路図であ
る。図示の通り、焦電素子３５は焦電材料膜３１を第１
の電極３６と第２の電極３７で挾むことにより構成され
、第１の電極３６はポーリングおよびリセット用の絶縁
ゲート型電界効果トラ・ンジスタ（ＭＯＳ Ｆ Ｅ Ｔ
）のソースＭＳに接続されると共に、結合ゲート型電界
効果トランジスタ（Ｊ−ＦＥＴ）のゲートＪＧに接続さ
れている。
る。図示の通り、焦電素子３５は焦電材料膜３１を第１
の電極３６と第２の電極３７で挾むことにより構成され
、第１の電極３６はポーリングおよびリセット用の絶縁
ゲート型電界効果トラ・ンジスタ（ＭＯＳ Ｆ Ｅ Ｔ
）のソースＭＳに接続されると共に、結合ゲート型電界
効果トランジスタ（Ｊ−ＦＥＴ）のゲートＪＧに接続さ
れている。
ここで、Ｊ−ＦＥＴは信号読出部を構成するもので、ソ
ースＪＳとドレインＪＤの間には所定のバイアス電圧が
印加されている。なお、焦電材料膜３１としては有機高
分子材料などの他、セラミックスなどの公知のものを用
いることができる。
ースＪＳとドレインＪＤの間には所定のバイアス電圧が
印加されている。なお、焦電材料膜３１としては有機高
分子材料などの他、セラミックスなどの公知のものを用
いることができる。
次に、第１図に示す回路の作用を説明する。
まず、焦電素子３５をポーリングする際には、ＭＯＳＦ
ＥＴのドレインＭＤがアースに接続され、焦電素子３５
の第２の電極３７には所定のポーリング電圧が印加され
る。この状態でＭＯＳＦＥＴのゲートＭＧに所定のパル
スを印加するとＭＯＳＦＥＴはオンになり、従って焦電
素子３５の第１の電極３６と第２の電極３７の間にはポ
ーリングのための電圧が印加される。このため、焦電材
料膜３１はポーリングされて焦電機能を有することにな
る。
ＥＴのドレインＭＤがアースに接続され、焦電素子３５
の第２の電極３７には所定のポーリング電圧が印加され
る。この状態でＭＯＳＦＥＴのゲートＭＧに所定のパル
スを印加するとＭＯＳＦＥＴはオンになり、従って焦電
素子３５の第１の電極３６と第２の電極３７の間にはポ
ーリングのための電圧が印加される。このため、焦電材
料膜３１はポーリングされて焦電機能を有することにな
る。
赤外線の検出を行なうときには、ＭＯＳＦＥＴのドレイ
ンＭＤに所定の基準電圧Ｖ を印加し、ｒｅｆ’ ゲートＭＧをリセット端子（図示しないリセット回路の
出力端子）に接続しておく。このような状態で、焦電材
料膜３１に赤外線が入射されると第１の電極３６に電位
変化が生じ、従ってＪ−ＦＥＴのゲー）ＭＧの電位が変
化してＪ−ＦＥＴのドレインＪＤとソースＪＳ間に電流
が流れる。このため、入射赤外光に応じた信号出力がＪ
−ＦＥＴを介して取り出されることになる。
ンＭＤに所定の基準電圧Ｖ を印加し、ｒｅｆ’ ゲートＭＧをリセット端子（図示しないリセット回路の
出力端子）に接続しておく。このような状態で、焦電材
料膜３１に赤外線が入射されると第１の電極３６に電位
変化が生じ、従ってＪ−ＦＥＴのゲー）ＭＧの電位が変
化してＪ−ＦＥＴのドレインＪＤとソースＪＳ間に電流
が流れる。このため、入射赤外光に応じた信号出力がＪ
−ＦＥＴを介して取り出されることになる。
赤外線の検出後にＪ−ＦＥＴを初期状態に戻すときには
、ＭＯＳＦＥＴのゲートＭＧにリセット信号を入力すれ
ばよい。これによりＭＯＳＦＥＴはオンになってＪ−Ｆ
ＥＴのゲートＪＧのレベルは基準電圧Ｖ にリセット
されることになる。
、ＭＯＳＦＥＴのゲートＭＧにリセット信号を入力すれ
ばよい。これによりＭＯＳＦＥＴはオンになってＪ−Ｆ
ＥＴのゲートＪＧのレベルは基準電圧Ｖ にリセット
されることになる。
ｒｅｆ’
第２図は第１図の要素回路を複数にしたときの赤外線検
出装置の回路図である。図示の通り、この回路は第１図
の要素回路７をｎ個並列に接続し、これらの動作をデコ
ーダ９で制御するようになっている。すなわち、デコー
ダ９からの出力Ｖｏがあったときに、１番目の焦電素子
３５、の信号出力がＪ−ＦＥＴ およびトランジスタ
８□を介し■ て読み出させる。また、デコーダ９からの出力■ があ
ったときに１番目のＭＯＳＦＥＴ１によ■ ってＪ−ＦＥＴｌのゲートがリセットされ、同時に２番
目の焦電素子３５□の信号出力がＪ−ＦＥＴ およびト
ランジスタ８□を介して読み出される。以下、同様にし
て各要素回路の信号読み出しとリセットがなされる。
出装置の回路図である。図示の通り、この回路は第１図
の要素回路７をｎ個並列に接続し、これらの動作をデコ
ーダ９で制御するようになっている。すなわち、デコー
ダ９からの出力Ｖｏがあったときに、１番目の焦電素子
３５、の信号出力がＪ−ＦＥＴ およびトランジスタ
８□を介し■ て読み出させる。また、デコーダ９からの出力■ があ
ったときに１番目のＭＯＳＦＥＴ１によ■ ってＪ−ＦＥＴｌのゲートがリセットされ、同時に２番
目の焦電素子３５□の信号出力がＪ−ＦＥＴ およびト
ランジスタ８□を介して読み出される。以下、同様にし
て各要素回路の信号読み出しとリセットがなされる。
なお、この第２図の回路においても、焦電素子３５□〜
３５ｎのポーリングは第１図のものと同様になされる。
３５ｎのポーリングは第１図のものと同様になされる。
すなわち、第２図において基準電圧Ｖ が印加されて
いるＭＯ８ＦＥＴ１〜ｒｅｆ’ ＭＯＳＦＥＴ のドレイン端子をアースに接続し、第
２図においてアースされている焦電素子３５１〜３５
の第２の電極にポーリング用の電圧を印加し、デコーダ
９の出力ｖｌ−ｖｏによってＭＯ８ＦＥＴ１〜ＭＯ８Ｆ
ＥＴｎをオンさせればよい。
いるＭＯ８ＦＥＴ１〜ｒｅｆ’ ＭＯＳＦＥＴ のドレイン端子をアースに接続し、第
２図においてアースされている焦電素子３５１〜３５
の第２の電極にポーリング用の電圧を印加し、デコーダ
９の出力ｖｌ−ｖｏによってＭＯ８ＦＥＴ１〜ＭＯ８Ｆ
ＥＴｎをオンさせればよい。
次に、第１図に示す要素回路を半導体基板で実現する工
程を説明する。
程を説明する。
第３図は製造工程別の素子断面図である。まず、例えば
ｎ型シリコンからなる半導体基板１ｏ１を用意し、公知
のフォトリングラフィ技術ニより、スフ１２１を形成す
る。そして、マスク１２１の開口を介して、型不純物を
イオン注入あるいは拡散することにより、ｐ型の埋込層
１０２を形成する（第３図（ａ）図示）。ここで、埋込
層１０２の不純物濃度は例えば１×１０１７〜１ｘ１ｏ
１ｇ印−３程度とすればよい。
ｎ型シリコンからなる半導体基板１ｏ１を用意し、公知
のフォトリングラフィ技術ニより、スフ１２１を形成す
る。そして、マスク１２１の開口を介して、型不純物を
イオン注入あるいは拡散することにより、ｐ型の埋込層
１０２を形成する（第３図（ａ）図示）。ここで、埋込
層１０２の不純物濃度は例えば１×１０１７〜１ｘ１ｏ
１ｇ印−３程度とすればよい。
次に、マスク１２１を除去した後に公知のエピタキシャ
ル成長技術を用い、エピタキシャル成長層１０３を３〜
４μｍの厚さで形成する。ここで、エピタキシャル成長
層１０３の不純物濃度は例えば１×ｌＯ〜ｌＸ１０１６
ｃＩＩ＋−３程度でよい。ソシて１熱酸化技術によって
全面に酸化膜を形成し、フォトリソグラフィ技術を用い
て、ポーリングおよびリセット用のＭＯＳＦＥＴの形成
領域に開口を有するマスク１２２を得る。しかる後、こ
のマスク１２２の開口からｐ型不純物を注入あるいは拡
散することにより、ウェル１０４を形成する（第３図（
ｂ）図示）。ここで、ウェル１０４の厚さは３μｍ程度
とし、不純物濃度はｌＸ１０１６ｃｍ−３程度とする。
ル成長技術を用い、エピタキシャル成長層１０３を３〜
４μｍの厚さで形成する。ここで、エピタキシャル成長
層１０３の不純物濃度は例えば１×ｌＯ〜ｌＸ１０１６
ｃＩＩ＋−３程度でよい。ソシて１熱酸化技術によって
全面に酸化膜を形成し、フォトリソグラフィ技術を用い
て、ポーリングおよびリセット用のＭＯＳＦＥＴの形成
領域に開口を有するマスク１２２を得る。しかる後、こ
のマスク１２２の開口からｐ型不純物を注入あるいは拡
散することにより、ウェル１０４を形成する（第３図（
ｂ）図示）。ここで、ウェル１０４の厚さは３μｍ程度
とし、不純物濃度はｌＸ１０１６ｃｍ−３程度とする。
次に、フォトリソグラフィ技術を用いることにより、信
号読出用のＪ−ＦＥＴの形成領域の周辺にリング状の開
口を有するマスク１２３を形成し、この開口からｐ型不
純物を注入する。これにより、埋込層１０２と素子分離
層１０５によって素子分離が図られる（第３図（Ｃ）図
示）。しかる後、再びフォトリソグラフィ技術を用いて
Ｊ−ＦＥＴのゲート部分に開口を有するマスク１２４を
形成し、このマスク１２４の開口を介してｐ型不純物を
注入または拡散することにより、ゲート領域１０６を１
．０〜１．５μｍ程度の深さで形成する（第３図（ｄ）
図示）。なお、このゲート領域１０６の不純物濃度はＩ
Ｘ １０１８〜１ｘ１０１９ｅｌ１１−３程度でよい
。
号読出用のＪ−ＦＥＴの形成領域の周辺にリング状の開
口を有するマスク１２３を形成し、この開口からｐ型不
純物を注入する。これにより、埋込層１０２と素子分離
層１０５によって素子分離が図られる（第３図（Ｃ）図
示）。しかる後、再びフォトリソグラフィ技術を用いて
Ｊ−ＦＥＴのゲート部分に開口を有するマスク１２４を
形成し、このマスク１２４の開口を介してｐ型不純物を
注入または拡散することにより、ゲート領域１０６を１
．０〜１．５μｍ程度の深さで形成する（第３図（ｄ）
図示）。なお、このゲート領域１０６の不純物濃度はＩ
Ｘ １０１８〜１ｘ１０１９ｅｌ１１−３程度でよい
。
次に、ＭＯＳＦＥＴのゲート部分に開口を有するマスク
１２５を、公知のフォトリソグラフィ技術により形成し
、開口から露出した部分を熱酸化して５００〜１００Ｏ
Ａ程度の厚さのゲート絶縁膜１０７を形成する。しかる
後、ＣＶＤ技術により全面に多結晶シリコン１０８を被
着し、これを後述のゲート電極ＭＧや配線層（図示せず
）とする（第３図（ｅ）図示）。
１２５を、公知のフォトリソグラフィ技術により形成し
、開口から露出した部分を熱酸化して５００〜１００Ｏ
Ａ程度の厚さのゲート絶縁膜１０７を形成する。しかる
後、ＣＶＤ技術により全面に多結晶シリコン１０８を被
着し、これを後述のゲート電極ＭＧや配線層（図示せず
）とする（第３図（ｅ）図示）。
次に、フォトリソグラフィ技術を用いてソースおよびド
レイン部分に開口を有するマスク１２６を形成し、イオ
ン注入や拡散によってｎ 型の領域１０９〜１１２を形
成する（第３図（ｆ）図示）。ここで、ＭＯＳＦＥＴの
ドレイン領域１０９とソース領域１１０は、ゲート電極
ＭＧとなるべき多結晶シリコン１０８によって自己整合
的に作られる。また、領域１０９〜１１２の不純物濃度
はｌＸ１０〜１ ｘ １ｏ １９．、−３程度でよい。
レイン部分に開口を有するマスク１２６を形成し、イオ
ン注入や拡散によってｎ 型の領域１０９〜１１２を形
成する（第３図（ｆ）図示）。ここで、ＭＯＳＦＥＴの
ドレイン領域１０９とソース領域１１０は、ゲート電極
ＭＧとなるべき多結晶シリコン１０８によって自己整合
的に作られる。また、領域１０９〜１１２の不純物濃度
はｌＸ１０〜１ ｘ １ｏ １９．、−３程度でよい。
次に、熱酸化技術、ＣＶＤ技術、フォトリソグラフィ技
術などを用いて絶縁膜１１３を形成し、その開口に電極
１１４．ＭＤ、ＭＳ、ＪＧ、ＪＤを埋め込み、リフトオ
フ法などを用いて第３図（ｇ）に示すようにする。ここ
で、本実施例において特徴的なことは、ＭＯＳＦＥＴの
ソース電極ＭＧとＪ−ＦＥＴのゲート電極ＪＧが、焦電
素子用の第１の電極３６によって互いに接続されている
ことである。
術などを用いて絶縁膜１１３を形成し、その開口に電極
１１４．ＭＤ、ＭＳ、ＪＧ、ＪＤを埋め込み、リフトオ
フ法などを用いて第３図（ｇ）に示すようにする。ここ
で、本実施例において特徴的なことは、ＭＯＳＦＥＴの
ソース電極ＭＧとＪ−ＦＥＴのゲート電極ＪＧが、焦電
素子用の第１の電極３６によって互いに接続されている
ことである。
次に、Ｐ （ＶＤＦ＋Ｔｒ ＦＥ）などからなる有機高
分子材料を１〜５μｍの厚さで塗布し、しかる後にＮｉ
−Ｃｒなどからなる電極材料を蒸着し、フォトリングラ
フィ技術やドライエツチング技術を用いて焦電材料膜３
１および第２の電極３７からなる焦電素子３５を形成す
る（第３図（ｈ）図示）。なお、この焦電素子３５のは
一辺５０〜５００μｍ程度の大きさとすればよい。
分子材料を１〜５μｍの厚さで塗布し、しかる後にＮｉ
−Ｃｒなどからなる電極材料を蒸着し、フォトリングラ
フィ技術やドライエツチング技術を用いて焦電材料膜３
１および第２の電極３７からなる焦電素子３５を形成す
る（第３図（ｈ）図示）。なお、この焦電素子３５のは
一辺５０〜５００μｍ程度の大きさとすればよい。
次に、第１図で説明したのと同様にして焦電材料膜３１
のポーリングを行なえば、要素回路が完成されることに
なる。そして、ポーリング後に第１の電極３６をアース
に接続し、ゲート電極ＭＧをリセット端子に接続し、ド
レイン電極ＭＤを基準電圧（Ｖ ）端子に接続すれ
ば、赤外線の検ｒｅｆ’ 出に用いることができる。
のポーリングを行なえば、要素回路が完成されることに
なる。そして、ポーリング後に第１の電極３６をアース
に接続し、ゲート電極ＭＧをリセット端子に接続し、ド
レイン電極ＭＤを基準電圧（Ｖ ）端子に接続すれ
ば、赤外線の検ｒｅｆ’ 出に用いることができる。
本発明は上記実施例に限定されるものではなく、種々の
変更が可能である。
変更が可能である。
例えば、第４図に示すように焦電素子３５の下側の半導
体基板１０１およびエピタキシャル成長層１０３に開口
１１５を形成してもよく、このよすうにすれば焦電材料
膜３１の蓄熱効率を高めて感度を高くすることができる
。なお、このような開口１１５は、半導体基板１０１の
裏面のマスク（図示せず）の開口を介して半導体基板１
０１およびエピタキシャル成長層１０３を選択的にエツ
チングして形成できる。
体基板１０１およびエピタキシャル成長層１０３に開口
１１５を形成してもよく、このよすうにすれば焦電材料
膜３１の蓄熱効率を高めて感度を高くすることができる
。なお、このような開口１１５は、半導体基板１０１の
裏面のマスク（図示せず）の開口を介して半導体基板１
０１およびエピタキシャル成長層１０３を選択的にエツ
チングして形成できる。
また、第５図のようにＣＯＤと組み合せて用いてもよい
。ここでは、ｎ 型、ｎ型の不純物領域を形成したｐ型
Ｓｔ基板２００上に熱酸化膜２０１およびポリシリコン
２０２を積層することで、出力信号の読み出しのための
転送ゲートとＣＣＤ部が形成されている。なお、図中の
符号２０３はＣＶＤ法による酸化膜である。
。ここでは、ｎ 型、ｎ型の不純物領域を形成したｐ型
Ｓｔ基板２００上に熱酸化膜２０１およびポリシリコン
２０２を積層することで、出力信号の読み出しのための
転送ゲートとＣＣＤ部が形成されている。なお、図中の
符号２０３はＣＶＤ法による酸化膜である。
また、第６図のようにＭＯＳＦＥＴを用いた信号読出部
と組み合せてもよい。ここでは、ｎ 型の不純物領域を
形成したｐ型Ｓｉ基板２００上に熱酸化膜２０１および
ポリシリコン２０２を積層することで、ＭＯＳＦＥＴに
よる読出部が構成されている。また、焦電材料膜３１は
全面に被着形成され、さらに焦電材料膜３１の下側の基
板２００には開口２１０が形成されている。
と組み合せてもよい。ここでは、ｎ 型の不純物領域を
形成したｐ型Ｓｉ基板２００上に熱酸化膜２０１および
ポリシリコン２０２を積層することで、ＭＯＳＦＥＴに
よる読出部が構成されている。また、焦電材料膜３１は
全面に被着形成され、さらに焦電材料膜３１の下側の基
板２００には開口２１０が形成されている。
さらに、ポーリングおよびリセット用のトランジスタは
ＭＯＳＦＥＴに限らず、Ｊ−ＦＥＴやバイポーラトラン
ジスタであってもよい。製造工程や各々の数値条件につ
いても、種々の態様が可能である。
ＭＯＳＦＥＴに限らず、Ｊ−ＦＥＴやバイポーラトラン
ジスタであってもよい。製造工程や各々の数値条件につ
いても、種々の態様が可能である。
以上、詳細に説明した通り、第１の発明に係る赤外線検
出装置によれば、焦電素子に接続されたトランジスタは
、製造段階での焦電素子のポーリングと、製品完成後の
焦電素子のリセットとに兼用されることになる。従って
、装置をコンパクトにして取り扱いが容易となり、しか
も長期の信頼性にも優れている。
出装置によれば、焦電素子に接続されたトランジスタは
、製造段階での焦電素子のポーリングと、製品完成後の
焦電素子のリセットとに兼用されることになる。従って
、装置をコンパクトにして取り扱いが容易となり、しか
も長期の信頼性にも優れている。
また、第２の発明に係る赤外線検出装置の製造方法によ
れば、トランジスタをオンさせて焦電素子の両電極間に
電圧を印加することにより焦電材料膜をポーリングする
ことができ、かつトランジスタをリセット信号でオン、
オフさせることにより焦電素子に接続された信号読出部
をリセットできる。従って、簡単な製造工程で歩留りよ
く赤外線検出装置を作成することができるという効果を
奏する。
れば、トランジスタをオンさせて焦電素子の両電極間に
電圧を印加することにより焦電材料膜をポーリングする
ことができ、かつトランジスタをリセット信号でオン、
オフさせることにより焦電素子に接続された信号読出部
をリセットできる。従って、簡単な製造工程で歩留りよ
く赤外線検出装置を作成することができるという効果を
奏する。
第１図は実施例に係る赤外線検出装置の要素回路図、第
２図は第１図の要素回路を複数化したときの赤外線検出
装置の回路図、第３図は第１図に示す回路を半導体基板
で実現するときの製造工程別断面図、第４図ないし第６
図は変形例を半導体基板で実現したときの断面図、第７
図は従来の赤外線検出装置の斜視図、第８図は第７図の
従来装置の要部断面図である。 １・・・信号処理基板、２・・・Ｉｎバンプ、３・・・
検出器アレイ、４・・・取出口、７・・・要素回路、３
１・・・集電材料膜、３，５・・・焦電素子、３６・・
・第１の電極、３７・・・第２の電極、１０１・・・半
導体基板、１０２・・・埋込層、１０３・・・エピタキ
シャル成長層、１０４・・・ウェル、１０５・・・素子
分離層、１０６・・・ゲート領域、１０７・・・ゲート
絶縁膜、１０８・・・多結晶シリコン、１０９・・・ド
レイン領域、１１０・・・ソース領域、１１３・・・絶
縁膜。
２図は第１図の要素回路を複数化したときの赤外線検出
装置の回路図、第３図は第１図に示す回路を半導体基板
で実現するときの製造工程別断面図、第４図ないし第６
図は変形例を半導体基板で実現したときの断面図、第７
図は従来の赤外線検出装置の斜視図、第８図は第７図の
従来装置の要部断面図である。 １・・・信号処理基板、２・・・Ｉｎバンプ、３・・・
検出器アレイ、４・・・取出口、７・・・要素回路、３
１・・・集電材料膜、３，５・・・焦電素子、３６・・
・第１の電極、３７・・・第２の電極、１０１・・・半
導体基板、１０２・・・埋込層、１０３・・・エピタキ
シャル成長層、１０４・・・ウェル、１０５・・・素子
分離層、１０６・・・ゲート領域、１０７・・・ゲート
絶縁膜、１０８・・・多結晶シリコン、１０９・・・ド
レイン領域、１１０・・・ソース領域、１１３・・・絶
縁膜。
Claims (1)
- 【特許請求の範囲】 １、焦電材料膜を第１および第２の電極で挾むことによ
り形成される焦電素子と、前記第１の電極にソースもし
くはエミッタが接続されたトランジスタと、前記第１の
電極の電位を信号出力として読み出す信号読出部とを備
えることを特徴とする赤外線検出装置。 ２、前記信号読出部は、前記第１の電極にゲートもしく
はベースが接続されたトランジスタを有することを特徴
とする特許請求の範囲第１項記載の赤外線検出装置。 ３、焦電材料膜を第１および第２の電極で挾むことによ
り形成された焦電素子の、前記第１の電極をトランジス
タのソースもしくはエミッタに接続する第１の工程と、 前記トランジスタのドレインもしくはコレクタと前記第
２の電極との間に所定の電圧を印加して前記トランジス
タをオンさせることにより、前記焦電素子をポーリング
する第２の工程と、 前記トランジスタのドレインもしくはコレクタを基準電
圧端子に接続すると共に、前記トランジスタのゲートも
しくはベースをリセット端子に接続する第３の工程と を備えることを特徴とする赤外線検出装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262374A JPH01102321A (ja) | 1987-10-16 | 1987-10-16 | 赤外線検出装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262374A JPH01102321A (ja) | 1987-10-16 | 1987-10-16 | 赤外線検出装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01102321A true JPH01102321A (ja) | 1989-04-20 |
| JPH0567890B2 JPH0567890B2 (ja) | 1993-09-27 |
Family
ID=17374863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62262374A Granted JPH01102321A (ja) | 1987-10-16 | 1987-10-16 | 赤外線検出装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01102321A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04357890A (ja) * | 1991-06-04 | 1992-12-10 | Hamamatsu Photonics Kk | 赤外線検出装置 |
| JPH04357891A (ja) * | 1991-06-04 | 1992-12-10 | Hamamatsu Photonics Kk | 赤外線検出装置 |
| US7723663B2 (en) | 2007-04-27 | 2010-05-25 | Fujifilm Corporation | CMOS image pick-up with integrated optical and electronic elements and micro bump connectors |
| EP2357457A3 (en) * | 2010-01-26 | 2013-10-02 | Seiko Epson Corporation | Detection device, sensor device, and electronic device |
-
1987
- 1987-10-16 JP JP62262374A patent/JPH01102321A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04357890A (ja) * | 1991-06-04 | 1992-12-10 | Hamamatsu Photonics Kk | 赤外線検出装置 |
| JPH04357891A (ja) * | 1991-06-04 | 1992-12-10 | Hamamatsu Photonics Kk | 赤外線検出装置 |
| US7723663B2 (en) | 2007-04-27 | 2010-05-25 | Fujifilm Corporation | CMOS image pick-up with integrated optical and electronic elements and micro bump connectors |
| EP2357457A3 (en) * | 2010-01-26 | 2013-10-02 | Seiko Epson Corporation | Detection device, sensor device, and electronic device |
| US9222838B2 (en) | 2010-01-26 | 2015-12-29 | Seiko Epson Corporation | Detection device, sensor device, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567890B2 (ja) | 1993-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7932127B2 (en) | Method of making CMOS image sensor-hybrid silicide | |
| JPS61120466A (ja) | 半導体光検出素子 | |
| JP2005223356A (ja) | 電荷結合素子型イメージセンサ | |
| US7678643B2 (en) | Method for manufacturing a CMOS image sensor | |
| JPS6125297B2 (ja) | ||
| US6306679B1 (en) | Photodiode having transparent insulating film around gate islands above P-N junction | |
| US5578511A (en) | Method of making signal charge transfer devices | |
| US6504153B1 (en) | Semiconductor infrared detecting device | |
| JPH01102321A (ja) | 赤外線検出装置とその製造方法 | |
| US7727821B2 (en) | Image sensing cell, device, method of operation, and method of manufacture | |
| Polla et al. | Fully-integrated ZnO on silicon pyroelectric infrared detector array | |
| US6232589B1 (en) | Single polysilicon CMOS pixel with extended dynamic range | |
| JP3441405B2 (ja) | 半導体赤外線検出素子 | |
| JPS59112652A (ja) | 半導体撮像装置 | |
| JPS6018957A (ja) | 固体撮像素子 | |
| JP2742203B2 (ja) | 赤外線センサ | |
| JPS6021781Y2 (ja) | 赤外線検出器 | |
| JP2963182B2 (ja) | 受光素子 | |
| JP3214734B2 (ja) | 光電変換装置 | |
| US4916306A (en) | Device for detecting spatial variation in the intensity of electromagnetic radiation | |
| JPH01184954A (ja) | 固体撮像装置 | |
| JPH07318419A (ja) | 電磁波センサ | |
| JPH04199878A (ja) | 固体撮像装置 | |
| JPS60251660A (ja) | 半導体装置の製造方法 | |
| JPS58188968A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |