TWI387075B - 半導體封裝以及攝影機模組 - Google Patents

半導體封裝以及攝影機模組 Download PDF

Info

Publication number
TWI387075B
TWI387075B TW097150750A TW97150750A TWI387075B TW I387075 B TWI387075 B TW I387075B TW 097150750 A TW097150750 A TW 097150750A TW 97150750 A TW97150750 A TW 97150750A TW I387075 B TWI387075 B TW I387075B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
substrate
main surface
adhesive
electrode
Prior art date
Application number
TW097150750A
Other languages
English (en)
Other versions
TW200933845A (en
Inventor
Mie Matsuo
Atsuko Kawasaki
Kenji Takahashi
Masahiro Sekiguchi
Kazumasa Tanida
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200933845A publication Critical patent/TW200933845A/zh
Application granted granted Critical
Publication of TWI387075B publication Critical patent/TWI387075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

半導體封裝以及攝影機模組
本發明是關於一種使用固態成像元件之半導體封裝，以及一種使用此半導體封裝之攝影機模組。
近來，視頻攝影機和數位相機廣泛使用，而電荷耦合裝置(charge coupled device，CCD)型以及放大型固態成像元件用於這些攝影機中。特別是，隨著可攜式電子裝置(諸如手機、PDA以及筆計本電腦)的普及，對減小攝影機模組的尺寸、重量、厚度以及成本的需求也隨之增加。
例如，在習知緊湊型攝影機模組中用作成像元件的放大型固態成像元件(CMOS影像傳感器)具有成像畫素部份，其中多個畫素是二維地配置於一半導體晶片內，而外圍電路部份形成於成像畫素部份的外部。放大型固態成像元件具有各種MOS電晶體，例如以在成像畫素部份的每一畫素中進行傳遞和放大。光電二極體(photodiode)藉由對進入每一畫素之光進行光電轉換來產生訊號電荷，而傳遞(transfer)電晶體和放大電晶體將訊號電荷轉換為電訊號並放大訊號。然後，畫素的訊號經由訊號線而輸出至外圍電路部份。
用以獲得彩色影像之彩色濾光片形成於光電二極體上，而用以有效匯集光之微透鏡(micro-lens)形成於彩色濾光片上。具有以上配置之成像元件晶片直接(藉由板上晶片封裝(chip on board，COB))安裝於由樹脂或陶瓷製成的印刷電路板上。藉由引線接合(wire bonding)來連接電極，而被動元件(passive element)安裝於表面上(藉由表面黏著技術(surface mount technology，SMT))。包括防塵透鏡(coverlens)之透鏡固定器放置並黏附於印刷電路板上，藉此形成攝影機模組。
在此方法中，安裝區域大於成像元件區域，使得不可能無限地增加密度(減小尺寸、重量以及厚度)。同樣難以降低成本，因為組成部件的數量大且安裝製程複雜。此外，在此製程中，必須在暴露光接收表面的同時藉由使用研磨器研磨背面來薄化半導體基板並藉由切割(dicing)來劃分基板。這樣會產生塵埃顆粒(dust particle)黏附到光接收表面上並且產量降低的問題。
近來，作為解決這些問題的方法，已提出了一種封裝(例如日本專利申請公開第2007-134735號)，其中透光構件(light-transmitting member)黏附在光接收表面上，並從對置於矽基板之光接收表面的表面擷取出(extract)電極。
在這些緊湊型攝影機模組中，當從位於形成有光電二極體和電晶體之第一主表面上的電極向作為半導體基板背面的第二主表面擷取貫穿半導體基板而延伸的電極時，半導體基板的厚度必須降低到例如約100μm以增加製造產量。
另外，為了將光有效地匯集到光電二極體，微透鏡必須覆蓋有折射率低於微透鏡形成材料之折射率的構件。因此，常使用一種中空結構，其中微透鏡上方的空間填充氣體(常壓或低壓環境)，此氣體具有最低的折射率。透明構件放置於微透鏡上方，同時中空介於其間。此透明構件藉由圖案化之黏合劑而與微透鏡間隔。
不幸的是，當中空形成於包括光電二極體之成像元件上且薄化半導體基板時，此半導體基板的强度會降低並會在形成中空的區域內破裂。即使當半導體基板沒有破裂，其也會在形成中空的區域內彎曲，並且這樣將導致無法進行正常的影像顯示。
根據本發明第一方面，提供了第一半導體封裝，其包括：固態成像元件，形成於半導體基板的第一主表面上；電極襯墊，形成於半導體基板的第一主表面上；貫孔(through-hole)電極，形成為貫穿第一主表面與第二主表面之間的半導體基板而延伸，其中第二主表面對置於形成於第一主表面上之電極襯墊；以及透光基板，放置於圖案化之黏合劑上以在固態成像元件上形成中空。當從透光基板觀察時，中空下方之半導體基板的厚度大於黏合劑下方之半導體基板的厚度。
根據本發明第二方面，提供了第二半導體封裝，其包括：固態成像元件，形成於半導體基板的第一主表面上；電極襯墊，形成於半導體基板的第一主表面上；貫孔電極，形成為貫穿第一主表面與第二主表面之間的半導體基板而延伸，其中第二主表面對置於形成於第一主表面上之電極襯墊；以及透光基板，放置於圖案化之黏合劑上以在固態成像元件上方形成中空。當從透光基板觀察時，黏合劑下方之半導體基板的第二主表面凹陷得多於中空下方之半導體基板的第二主表面。
根據本發明第三方面，提供了一種攝影機模組，其包括：第一和第二半導體封裝中之一者；紅外線阻隔濾鏡(infrared cut filter)，形成於半導體封裝的透光基板上；以及成像透鏡，形成於紅外線阻隔濾鏡上。
下面將參照附圖來解釋本發明的實施例。在以下解釋中，整個附圖中的相同參考數字代表相同部件。
[第一實施例]
首先，本發明第一實施例之攝影機模組將解釋如下。
圖1是顯示了第一實施例之攝影機模組配置的截面圖。成像元件(未圖示)形成於矽半導體基板(成像元件晶片)10的第一主表面上。透光基板(透明基板)，例如玻璃基板30形成於黏合劑20上，黏合劑20位於矽半導體基板10的第一主表面的未形成各成像元件的區域上。IR(紅外線)阻隔濾鏡42形成於玻璃基板30上之黏合劑41上，並且包括成像透鏡40的透鏡固定器50覆蓋IR阻隔濾鏡42，同時黏合劑43介於其間。攝影機模組藉由黏合這些組件而形成。同樣，諸如錫球(solder ball)60的外部端子形成於矽半導體基板10的第二主表面上。遮光用的電磁屏蔽44形成於半導體基板10和玻璃基板30的周圍，並藉由黏合劑45而黏附於透鏡固定器50。在此之後，例如，矽半導體基板10直接(藉由COB：板上晶片封裝)安裝於由樹脂或陶瓷製成的印刷電路板70上，同時錫球60介於其間。
圖1所示之矽半導體基板10和玻璃基板30的截面結構將詳細解釋如下。
圖2是攝影機模組中的矽半導體基板10和玻璃基板30的部份放大截面圖。攝影機模組具有成像畫素部份，其中多個成像元件12是二維地配置，而外圍電路部份形成於除成像畫素部份外的區域內，並處理從成像畫素部份輸出的訊號。
攝影機模組的成像畫素部份具有以下配置。如圖2所示，作為元件隔離絕緣層之淺溝槽隔離(shallow trench isolation，STI)11以及藉由STI 11分隔之元件區域配置於矽半導體基板10的第一主表面上。包括光電二極體和電晶體之成像元件12形成於每一元件區域內。層間介電膜13形成於第一主表面上，其中第一主表面上形成有成像元件12。
基層(base layer)14形成於層間介電膜13上。彩色濾光片15配置於基層14上，以對置於成像元件12。保護膜(overcoat)16形成於彩色濾光片15上，以及微透鏡17形成於保護膜16上以對置於成像元件12(彩色濾光片15)。中空(hollow)18形成於微透鏡17上，且玻璃基板30放置於中空18上。
上文描述之各個部件由以下材料製成。例如，STI 11由SiO2 製成，層間介電膜13由SiO2 或SiN製成。彩色濾光片15由丙烯酸樹脂(acrylic resin)製成，以及微透鏡17由苯乙烯基樹脂(styrene-based resin)製成。
在攝影機模組的外圍電路部份中，形成將在下文進行描述之貫孔電極和電極襯墊。貫孔從對置於第一主表面之第二主表面到第一主表面而形成於矽半導體基板10內。絕緣膜22形成於貫孔的內周面上，並位於第二主表面上。導體層23形成於絕緣膜22上。諸如防焊劑(solder resist)24的保護膜形成於導體層23上。位於導體層23上之防焊劑24部份地敞開(open)，並且錫球60形成於暴露的導體層23上。請注意，錫球60亦形成於成像畫素部份下方之矽半導體基板10的第二主表面上。
防焊劑24可由以下材料製成，例如苯酚基樹脂(phenol-based resin)、聚醯亞胺基樹脂(polyimide-based resin)或胺基樹脂(amine-based resin)。錫球60可由以下材料製成，例如Sn-Pb(共晶(eutectic))、95Pb-Sn(高鉛、高熔點焊料)或無Pb焊料(諸如Sn-Ag、Sn-Cu或Sn-Ag-Cu)。
同樣，層間介電膜13形成於矽半導體基板10的第一主表面上。形成於貫孔內之導體層23到達第一主表面，以及內部電極(第一電極襯墊)26形成於導體層23上。內部電極26電性連接至成像元件12或形成於外圍電路部份內的外圍電路(未圖示)。因此，形成於貫孔內的貫孔電極電性連接錫球60與成像元件12或外圍電路。
元件表面電極(第二電極襯墊)27形成於內部電極26上，同時層間介電膜13介於其間。在內部電極26與元件表面電極27之間的層間介電膜13中，形成用以電性連接這些電極的接觸插塞(未圖示)。元件表面電極27用於經由接觸插塞和內部電極26而施加電壓或讀出訊號。特別是當進行晶粒分類測試(die sort test)時，使針狀物與元件表面電極27接觸。
基層14形成於元件表面電極27上。丙烯酸樹脂19形成於基層14上，而保護膜16形成於丙烯酸樹脂19上。襯墊開口貫穿元件表面電極27上的基層14、丙烯酸樹脂19和保護膜16而形成。
玻璃基板30形成於保護膜16和元件表面電極27上之黏合劑20上。請注意，黏合劑20是圖案化的，且未形成於成像元件12(微透鏡17)上，也就是，未形成於成像畫素部份上。如前面所述，中空18形成於成像畫素部份上，並且玻璃基板30放置於中空18上。
當從玻璃基板30觀察時，中空18下方之矽半導體基板10的厚度大於黏合劑20下方之矽半導體基板10的厚度。例如，t1為黏合劑20下方之矽基板10的厚度，而t2為中空18下方之矽基板10的厚度，則保持t1<t2。期望厚度t2比厚度t1大1.5μm或更多。換句話說，當從玻璃基板30觀察時，黏合劑20下方之矽基板10的第二主表面凹陷得多於中空18下方之矽基板10的第二主表面。
在具有上述結構之第一實施例中，當從玻璃基板30觀察時，至少在黏合劑20下方之貫孔(貫孔電極)的外圍，矽基板10的厚度很小。這樣便於貫孔的處理，並提高攝影機模組的製造效率。同樣，由於除貫孔外圍外之區域內的矽基板10厚於貫孔外圍內的矽基板10，故矽基板10的強度會較高。這樣可以避免形成中空18之區域內的矽基板10受到破壞，或者形成中空18之區域內的矽基板10彎曲而導致無法進行正常影像顯示。
換句話說，當從玻璃基板30觀察時，形成中空18之區域下方(即，成像畫素部份下方)之矽基板10的厚度大於玻璃基板30藉由黏合劑20而黏附於其上的非中空區域下方之矽基板10的厚度。由於這樣將避免形成中空18之區域下方的矽基板10輕易地破裂和彎曲，故可形成高可靠性的攝影機模組。
請注意，在此實施例中，襯墊開口貫穿元件表面電極27上之基層14、丙烯酸樹脂19和保護膜16而形成。然而，亦可使用其中未貫穿這些膜而形成之襯墊開口的結構。
本發明第一實施例之攝影機模組製造方法將解釋如下。圖3是顯示了第一實施例之攝影機模組製造方法的製程流程圖。
首先，固態成像元件形成於矽半導體基板(晶圓)10上(步驟S1)。即，分別包括光電二極體和電晶體之成像元件12形成於矽基板10上。另外，內部電極26、層間介電膜13、元件表面電極27、彩色濾光片15以及微透鏡17形成於矽基板10上。隨後，於包括成像元件12之每一晶片上進行晶粒分類測試，藉此來檢查晶片是否正常操作(步驟S2)。在晶粒分類測試中，檢測器的針狀物接觸該元件表面電極27。
然後，黏合劑20藉由旋轉塗佈(spin coating)或層疊(lamination)而形成於矽基板10的第一主表面(元件成形表面)上。除黏合功能外，黏合劑20具有允許藉由微影技術(lithography)來進行圖案化的功能和保持圖案化形狀的功能。形成於矽基板10上之黏合劑20藉由微影技術來進行圖案化，使得成像元件12暴露出來，即，黏合劑20未形成於成像元件12上(步驟S3)。在此之後，具有黏合劑20之矽基板10被黏附於玻璃基板30上(步驟S4)。
然後，藉由使用背面研磨等方式來刮削(scraping)第二主表面以薄化矽基板10(步驟S5)。在背面研磨之矽表面上會留下條痕(streak)，並且表面粗糙度達到幾μm至10μm。在隨後的步驟中，若製程直接地進入微影技術和RIE，則可能會出現微影技術誤差或RIE誤差。因此，藉由化學機械研磨(CMP，chemical mechanical polish)或濕式蝕刻來對第二主表面進行平面化。
同樣，矽基板10的厚度變化必須落在平均值±5μm的範圍內。若矽基板厚度在平面上發生變化，則會在接下來的RIE步驟中，在矽較厚的部份出現蝕刻不足，而在矽較薄的部份出現被稱作凹槽(notching)的凹處(scoop)。
然後，塗佈光敏感性樹脂(photosensitive resin)並圖案化以將樹脂罩幕圖案僅留在中空18正下方之矽基板10的第二主表面上(步驟S6)。隨後，對未被樹脂罩幕圖案保護之矽基板10的第二主表面進行蝕刻。也就是說，黏合劑20正下方之矽基板10的第二主表面被蝕刻(步驟S7)。藉由此蝕刻，對黏合劑20正下方之矽基板10的第二主表面進行蝕刻以使黏合劑20正下方之矽基板10的厚度小於中空18正下方之矽基板10的厚度。蝕刻的區域包括後續步驟中形成貫孔的區域。在此之後，移除光阻罩幕圖案(步驟S8)。
然後，在矽基板10的第二主表面上塗覆光阻，並藉由微影技術在對置於矽基板10之第一主表面的墊開口的位置形成孔(步驟S9)。在此步驟中，可使用諸如雙面對準器(double-side aligner)或雙面分檔器(double-side stepper)的機構來對準第二主表面內的開口與第一主表面上之對準標記(未圖示)。隨後，藉由使用圖案化的光阻作為罩幕來形成貫孔(步驟S10)。
首先，藉由RIE僅蝕刻矽基板10的矽。以形成井區、形成淺溝槽隔離(STI)、形成源極/汲極、形成閘極/電極以及形成內連線(interconnection)的順序進行形成各成像元件12和電晶體之矽裝置製程。在形成STI時，CMP規則即不阻止形成超出特定尺寸之矽丘(silicon hill)，也不阻止形成超出特定尺寸之淺溝槽。若CMP期間存在大尺寸矽丘，則在矽丘上可能會產生CMP殘渣。若存在大尺寸淺溝槽，則在溝槽內會出現過研磨(over-polishing)現象。在任一種情況下，在隨後的微影技術步驟中可能會出現錯位(misalignment)，或可能會出現上層內之金屬內連線的斷開。因此，通常於將形成大型圖案(諸如電極襯墊)之矽基板部份內形成一虛擬(dummy)STI，藉此阻止違反CMP規則。
然而，當形成貫孔電極時，在電極襯墊下方不形成STI是重要的，即便是違反CMP規則。這是因為矽RIE的氣體類型不同於絕緣膜RIE的氣體類型。也就是說，若在矽RIE期間矽中存在絕緣膜圖案，則在此部份可能會出現蝕刻誤差而形成蛙狀(frog-like)蝕刻殘渣。若在STI的CMP期間不可避免地在電極襯墊下產生CMP殘渣，則必須藉由微影技術而在殘渣產生的部份形成孔，並在藉由濕式蝕刻等方式部份地蝕刻材料之後進行CMP，藉此消除CMP殘渣。
同樣，期望藉由RIE於矽基板內形成之貫孔的形狀是從第二主表面內的開口向內部逐漸變窄的錐形。若藉由開槽(notching)或弓形法(bowing)來形成倒錐形(inverse taper)，則在藉由化學氣相沈積(chemical vapor deposition，CVD)形成絕緣膜或藉由濺鍍來形成金屬種子層(seed layer)時可能會出現誤差。
直接接觸矽基板10之層間介電膜13或形成於矽基板上之閘絕緣膜充當矽RIE中的終止層。隨後，藉由灰化(ashing)和濕式清洗來移除光阻(步驟S11)。請注意，在矽RIE或光阻移除後，藉由進行以HF為主的濕式清洗來較佳地移除RIE殘渣。
然後，由SiO2 、SiON或SiN製成之絕緣膜22藉由CVD等方式而形成於整個第二主表面上(步驟S12)。
再次塗佈光阻，僅在矽基板內的貫孔底部形成孔(步驟S13)，並且藉由使用光阻作為罩幕來進行絕緣膜22的RIE(步驟S14)。在絕緣膜22的RIE中，對預先形成之CVD絕緣膜以及藉由矽裝置製程形成於矽基板10與內部電極26之間的所有絕緣膜進行蝕刻。在此步驟中，內部電極26在絕緣膜的RIE期間充當終止層。
隨後，藉由灰化和濕式清洗來移除光阻(步驟S15)。請注意，因為表面可能被氧化約幾nm至幾十nm，故期望藉由以鹼為主的濕式蝕刻(alkali-based wet etching)來對內部電極26的表面進行輕微蝕刻。
金屬種子層(seed layer)藉由濺鍍而形成於絕緣膜22和內部電極26上(步驟S16)。在此濺鍍製程中，首先藉由反向濺鍍(reverse sputtering)來較佳地移除內部電極26表面上的氧化物層。隨後，濺鍍金屬種子(諸如Ti或Cu)。請注意，為了避免內部電極26表面上發生腐蝕，絕緣膜22的RIE與金屬種子濺鍍之間的時間期望是3hr或更少，並且最長24hr或更少。
然後，塗佈光阻以在第二主表面上進行電極圖案化，並藉由微影技術來進行圖案化，以只在不形成電極的部份留下光阻(步驟S17)。藉由電鍍術(electroplating)等方式來電鍍金屬種子層，並形成貫孔電極和內連線(步驟S18)。在此之後，藉由濕式蝕刻等方式來移除光阻(步驟S19)。隨後，藉由濕式清洗來蝕刻金屬種子，藉此暴露出除貫孔電極和內連線外的區域內之絕緣膜22(步驟S20)。請注意，亦可首先進行無罩幕的電鍍術(non-masking electroplating)，然後藉由微影技術和蝕刻來形成貫孔電極和內連線。然而，若使用此方法，則使用的電鍍溶液量會增加，並且這樣將增加製程成本。
然後，藉由旋轉塗佈(spin coating)而在整個第二主表面上形成防焊劑24。僅在要安裝錫球60的區域藉由微影技術於防焊劑24內形成孔(步驟S21)。在此之後，進行導電檢查(步驟S22)，並且將錫球60安裝於防焊劑24的孔內的導體層23上(步驟S23)。
最後，藉由切割來劃分矽基板10(步驟S24)，並進行拾取(步驟S25)、透鏡安裝(步驟S26)、影像檢查(透鏡調整)(步驟S27)。在此之後，藉由對其進行封裝來完成攝影機模組的製造(步驟S28)。
[第二實施例]
接下來，將解釋本發明第二實施例之攝影機模組。與上述第一實施例配置中相同的參考數字代表相同的部份，且將省略重複性解釋。
圖4是第二實施例之攝影機模組中矽半導體基板和玻璃基板的部份放大截面圖。
用以加固之樹脂罩幕圖案31在垂直於矽基板10之表面的方向上形成於中空18下方之矽基板10的第二主表面上。相較於第一實施例而言，這將進一步增加中空18下方之矽基板10的强度，並可以避免矽中空18下方之基板10被破壞，或避免此區域內的矽基板彎曲而導致無法進行正常影像顯示。其餘配置和效果與第一實施例相同。
請注意，樹脂罩幕圖案31是在第一實施例之製造方法中用於蝕刻除中空18下方部份以外之區域內(黏合劑20下方)的矽基板10的第二主表面的罩幕，所以藉由不移除這些罩幕而將其留下來形成樹脂罩幕圖案31。因此，第二實施例的製造方法無需其他製程，且可取消移除樹脂罩幕圖案31的步驟(步驟S8)。
本發明第二實施例之攝影機模組的製造方法將解釋如下。圖5是顯示了第二實施例之攝影機模組製造方法的製程流程圖。
第二實施例之製造方法是藉由從圖3所示之第一實施例的製程流程圖中刪除步驟S8而獲得，其餘製程流程圖與第一實施例相同。
製程流程圖的差異將詳細描述如下。僅在中空18正下方之矽基板10的第二主表面上留下樹脂罩幕圖案(步驟S6)，並且對未被樹脂罩幕圖案保護之矽基板10的第二主表面進行蝕刻(步驟S7)。在第一實施例中，在此之後移除樹脂罩幕圖案(步驟S8)。然而，在第二實施例中，樹脂罩幕圖案未移除而是留下，並用作用以加固之樹脂罩幕圖案31。
[第三實施例]
本發明第三實施例之攝影機模組將解釋如下。與上述第一實施例配置相同的參考數字代表相同的部份，且將省略重複性解釋。
圖6是第三實施例之攝影機模組內的矽半導體基板和玻璃基板的部份放大截面圖。
在如圖2所示之第一實施例中，拐角(corner)形成於中空18下方之矽基板10的第二主表面以及黏合劑20(除中空18外的區域)下方之矽基板10的第二主表面之間。這樣將引起應力集中於此拐角或形成於拐角上之內連線等斷裂的不便。第三實施例藉由移除拐角來避免這些不便。換句話說，在中空18下方之矽基板10的第二主表面以及黏合劑20下方之矽基板10的第二主表面之間形成彎曲形狀。其餘配置和效果與第一實施例相同。
本發明第三實施例之攝影機模組的製造方法將解釋如下。圖7是顯示了第三實施例之攝影機模組製造方法的製程流程圖。
在第三實施例的製造方法中，在圖3所示之第一實施例的製程流程圖中，步驟S7中藉由RIE進行之蝕刻變為濕式蝕刻。製程流程圖的其餘部份與第一實施例相同。
製程流程圖的差異將詳細描述如下。替代藉由RIE進行之非等向性蝕刻(anisotropic etching)，藉由利用濕式蝕刻進行之等向性蝕刻(isotropic etching)來蝕刻未被樹脂罩幕圖案保護之矽基板10的第二主表面，藉此來避免形成拐角。
亦可使用圖8所示之製程流程圖來製造第三實施例的攝影機模組。替代圖3所示之樹脂罩幕圖案形成(步驟S6)、矽基板蝕刻(步驟S7)以及樹脂罩幕圖案移除(步驟S8)，藉由圖8所示之製程流程圖中的CMP或濕式蝕刻，黏合劑20正下方之矽基板10的厚度小於中空18正下方之矽基板10的厚度。
在前述實施例中用以形成高可靠性攝影機模組之劃分晶圓的切割線部份結構將解釋如下。
圖9是一種習知攝影機模組的截面圖。當在矽基板10的成像畫素部份上形成中空18時，黏合劑20形成於除成像畫素部份外之第一主表面上，並且藉由RIE來移除位於切割線32上之包含金屬及絕緣膜在內的多層膜以及含有彩色濾光片製劑(agent)和微透鏡製劑之樹脂材料。所以，在切割線部份上會形成幾μm的台階，且黏合劑20的黏性降低而引起脫落。
因此，在本發明的實施例中，如圖10所示，在圖3、圖5、圖7以及圖8所示之製程流程圖的步驟S1中，切割線32上之多層膜以及包含彩色濾光片製劑和微透鏡製劑之樹脂材料未被移除，藉此避免在切割線32上形成台階。因此，當在切割線32上形成黏合劑20時，因為黏合劑20的黏性增加，幾乎不會發生脫落，故可形成高可靠性的攝影機模組。
圖11顯示了一種不具有貫孔電極之習知攝影機模組的切割線結構的截面。圖12顯示了根據實施例之不具有貫孔電極的攝影機模組的切割線的截面。圖12所示之實施例中的切割線部份的結構和效果與以上描述的相同。
本發明之實施例已解釋如上，當從透光基板觀察時，中空下方之半導體基板的厚度大於黏合劑下方之半導體基板的厚度。因此，即使當中空形成於成像元件上且半導體基板形成得很薄來減小基板厚度時，可降低形成中空的區域內之半導體基板破裂或彎曲的不便。
本發明之實施例可提供一種半導體封裝，即使當中空形成於成像元件上且半導體基板變薄時，其能够降低形成中空的區域中之半導體基板破裂或彎曲的不便，並可提供一種使用此半導體封裝之攝影機模組。
同樣，以上描述之實施例不僅能夠單獨地實施，亦可以適當組合形式來實施。另外，上述實施例包括不同階段的發明。因此，不同階段的發明亦可藉由適當地組合公開於實施例中的多個組成部份來獲得。
本領域熟知此項技藝者將容易聯想到其他優點和修改。因此，本發明的範圍並不限於本案所示之特定細節與典型實施例。因此，在不背離藉由所附申請專利範圍及其等同物限定之一般發明概念的精神或範圍下，可對所揭示的實施例進行各種修改。
10．．．矽半導體基板
11．．．淺溝槽隔離
12．．．成像元件
13．．．層間介電膜
14．．．基層
15．．．彩色濾光片
16．．．保護膜
17．．．微透鏡
18．．．中空
19．．．丙烯酸樹脂
20．．．黏合劑
22．．．絕緣膜
23．．．導體層
24．．．防焊劑
26．．．內部電極
27．．．元件表面電極
30．．．玻璃基板
31．．．樹脂罩幕圖案
32．．．切割線
40．．．成像透鏡
41．．．黏合劑
42．．．紅外線阻隔濾鏡
43．．．黏合劑
44．．．光屏蔽電磁屏蔽
45．．．黏合劑
50．．．透鏡固定器
60．．．錫球
70．．．印刷電路板
t1．．．厚度
t2．．．厚度
圖1是顯示本發明第一實施例之攝影機模組配置的截面圖。
圖2是第一實施例之攝影機模組內的矽半導體基板和玻璃基板中的部份放大截面圖。
圖3是顯示第一實施例之攝影機模組製造方法的製程流程圖。
圖4是本發明第二實施例之攝影機模組內的矽半導體基板和玻璃基板中的部份放大截面圖。
圖5是顯示了第二實施例之攝影機模組製造方法的製程流程圖。
圖6是本發明第三實施例之攝影機模組內的矽半導體基板和玻璃基板中的部份放大截面圖。
圖7是顯示第三實施例之攝影機模組製造方法的製程流程圖。
圖8是顯示第三實施例之另一攝影機模組製造方法的製程流程圖。
圖9是顯示一種習知攝影機模組中的切割線結構的截面圖。
圖10是顯示本發明實施例之攝影機模組中的切割線結構的截面圖。
圖11是顯示另一習知攝影機模組中的切割線結構的截面圖。
圖12是顯示本發明實施例之另一攝影機模組中的切割線結構的截面圖。
10．．．矽半導體基板
11．．．淺溝槽隔離
12．．．成像元件
13．．．層間介電膜
14．．．基層
15．．．彩色濾光片
16．．．保護膜
17．．．微透鏡
18．．．中空
19．．．丙烯酸樹脂
20．．．黏合劑
22．．．絕緣膜
23．．．導體層
24．．．防焊劑
26．．．內部電極
27．．．元件表面電極
30．．．玻璃基板
60．．．錫球
t1．．．厚度
t2．．．厚度

Claims (7)

  1. 一種半導體封裝，包括：半導體基板，具有第一主表面及與所述第一主表面對置的第二主表面；固態成像元件，形成於所述半導體基板的所述第一主表面上；圖案化之黏合劑，形成在所述半導體基板的所述第一主表面的未形成所述固態成像元件的區域上；電極襯墊，形成於所述半導體基板的所述第一主表面上；貫孔電極，位在所述黏合劑的下方，形成為貫穿所述第一主表面與所述第二主表面之間的所述半導體基板而延伸，且所述貫孔電極對置於形成於所述第一主表面上之所述電極襯墊；以及透光基板，放置於所述圖案化之黏合劑上，以藉由所述半導體基板、所述透光基板、及所述黏合劑在所述固態成像元件上形成中空區域，其中當從所述透光基板觀察時，所述中空區域下方之所述半導體基板的厚度大於所述黏合劑下方之所述半導體基板的厚度1.5μm或更多。
  2. 根據申請專利範圍第1項所述之半導體封裝，其中所述中空區域下方之所述半導體基板的厚度大於所述貫孔電極外圍之所述半導體基板的厚度。
  3. 根據申請專利範圍第1項所述之半導體封裝，其中 所述貫孔電極包括形成於貫孔內表面上之絕緣膜以及形成於所述絕緣膜上的導電膜，所述貫孔從所述第二主表面形成至所述第一主表面。
  4. 根據申請專利範圍第3項所述之半導體封裝，其中所述絕緣膜和所述導電膜形成於所述第二主表面上，並且外部端子形成於所述第二主表面上之所述導電膜上。
  5. 根據申請專利範圍第1項所述之半導體封裝，其中加强樹脂構件形成於所述中空區域下方之所述半導體基板的所述第二主表面上。
  6. 根據申請專利範圍第1項所述之半導體封裝，其中所述半導體基板在第二主面具有一彎曲形狀，所述彎曲形狀形成於所述中空區域下方之所述半導體基板的所述第二主表面與所述黏合劑下方之所述半導體基板的所述第二主表面之間。
  7. 根據申請專利範圍第1項所述之半導體封裝，更包括：彩色濾光片，對置於所述固態成像元件而形成；以及微透鏡，形成於所述彩色濾光片上以對置於所述固態成像元件。
TW097150750A 2007-12-27 2008-12-25 半導體封裝以及攝影機模組 TWI387075B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007338200A JP4799543B2 (ja) 2007-12-27 2007-12-27 半導体パッケージ及びカメラモジュール

Publications (2)

Publication Number Publication Date
TW200933845A TW200933845A (en) 2009-08-01
TWI387075B true TWI387075B (zh) 2013-02-21

Family

ID=40824414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097150750A TWI387075B (zh) 2007-12-27 2008-12-25 半導體封裝以及攝影機模組

Country Status (6)

Country Link
US (1) US8228426B2 (zh)
EP (1) EP2179445A4 (zh)
JP (1) JP4799543B2 (zh)
KR (1) KR101032182B1 (zh)
TW (1) TWI387075B (zh)
WO (1) WO2009084701A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585561B2 (ja) * 2007-09-04 2010-11-24 株式会社東芝 半導体装置の製造方法
JP4762264B2 (ja) * 2008-04-01 2011-08-31 岩手東芝エレクトロニクス株式会社 カメラモジュールおよびカメラモジュールの製造方法
JP5356742B2 (ja) 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
FR2948815B1 (fr) * 2009-07-31 2012-02-03 E2V Semiconductors Structure de plots de connexion pour composant electronique
JP5356264B2 (ja) * 2010-01-18 2013-12-04 シャープ株式会社 カメラモジュールおよびその製造方法、電子情報機器
JP2011187754A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 固体撮像装置及びその製造方法
JP2011205222A (ja) 2010-03-24 2011-10-13 Toshiba Corp カメラモジュール
JP5017406B2 (ja) * 2010-03-24 2012-09-05 株式会社東芝 カメラモジュール
JP5757749B2 (ja) 2010-05-19 2015-07-29 富士フイルム株式会社 重合性組成物
JP5352534B2 (ja) * 2010-05-31 2013-11-27 パナソニック株式会社 半導体装置及びその製造方法
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
JP5544239B2 (ja) 2010-07-29 2014-07-09 富士フイルム株式会社 重合性組成物
JP2012044091A (ja) * 2010-08-23 2012-03-01 Canon Inc 撮像装置、撮像モジュール及びカメラ
JP5709435B2 (ja) * 2010-08-23 2015-04-30 キヤノン株式会社 撮像モジュール及びカメラ
JP5682185B2 (ja) * 2010-09-07 2015-03-11 ソニー株式会社 半導体パッケージおよび半導体パッケージの製造方法ならびに光学モジュール
JP5221615B2 (ja) * 2010-09-21 2013-06-26 株式会社東芝 撮像装置およびその製造方法
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5417364B2 (ja) 2011-03-08 2014-02-12 富士フイルム株式会社 固体撮像素子用硬化性組成物、並びに、これを用いた感光層、永久パターン、ウエハレベルレンズ、固体撮像素子、及び、パターン形成方法
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
JP2012242587A (ja) * 2011-05-19 2012-12-10 Toshiba Corp カメラモジュールおよびカメラモジュールの製造方法
US8890191B2 (en) * 2011-06-30 2014-11-18 Chuan-Jin Shiu Chip package and method for forming the same
JP2013041878A (ja) 2011-08-11 2013-02-28 Sony Corp 撮像装置およびカメラモジュール
JP6140593B2 (ja) 2012-11-30 2017-05-31 富士フイルム株式会社 硬化性樹脂組成物、これを用いたイメージセンサチップの製造方法及びイメージセンサチップ
KR20150072428A (ko) 2012-11-30 2015-06-29 후지필름 가부시키가이샤 경화성 수지 조성물, 이것을 사용한 이미지 센서칩의 제조 방법 및 이미지 센서칩
KR20150086524A (ko) 2012-12-28 2015-07-28 후지필름 가부시키가이샤 경화성 수지 조성물, 적외선 컷 필터 및 이것을 사용한 고체 촬상 소자
CN105102560A (zh) 2012-12-28 2015-11-25 富士胶片株式会社 红外线反射膜形成用的硬化性树脂组合物、红外线反射膜及其制造方法、以及红外线截止滤波器及使用其的固体摄影元件
EP2772939B1 (en) 2013-03-01 2016-10-19 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US20150189204A1 (en) * 2013-12-27 2015-07-02 Optiz, Inc. Semiconductor Device On Cover Substrate And Method Of Making Same
JP6300029B2 (ja) * 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法
JP6727948B2 (ja) * 2015-07-24 2020-07-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法
JP6662610B2 (ja) * 2015-11-12 2020-03-11 旭化成エレクトロニクス株式会社 光センサ装置
US10466501B2 (en) * 2016-05-26 2019-11-05 Ams Sensors Singapore Pte. Ltd. Optoelectronic modules including an optical system tilted with respect to a focal plane
TWI698963B (zh) * 2016-06-03 2020-07-11 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
JP6963396B2 (ja) * 2017-02-28 2021-11-10 キヤノン株式会社 電子部品の製造方法
KR20220021238A (ko) 2020-08-13 2022-02-22 삼성전자주식회사 반도체 패키지 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186499A1 (en) * 2002-04-22 2006-08-24 Hiroshi Maeda Solid-state imaging device and method of manufacturing said solid-state imaging device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP2007134735A (ja) 2000-07-11 2007-05-31 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
JP2004226872A (ja) * 2003-01-27 2004-08-12 Sanyo Electric Co Ltd カメラモジュール及びその製造方法
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP4236594B2 (ja) * 2004-01-27 2009-03-11 シャープ株式会社 光学装置用モジュール及び光学装置用モジュールの製造方法
JP4477956B2 (ja) * 2004-07-14 2010-06-09 積水化学工業株式会社 軒樋用ストッパ
JP4139803B2 (ja) * 2004-09-28 2008-08-27 シャープ株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
KR100922669B1 (ko) * 2005-01-04 2009-10-19 가부시키가이샤 아이스퀘어리서치 고체촬상장치 및 그 제조방법
JP4951989B2 (ja) * 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
JP2007273629A (ja) * 2006-03-30 2007-10-18 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
JP5159192B2 (ja) * 2007-07-06 2013-03-06 株式会社東芝 半導体装置の製造方法
JP2009064839A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP5317586B2 (ja) * 2008-08-28 2013-10-16 ラピスセミコンダクタ株式会社 カメラモジュール及びその製造方法
JP5418044B2 (ja) * 2009-07-30 2014-02-19 ソニー株式会社 固体撮像装置およびその製造方法
JP5709435B2 (ja) * 2010-08-23 2015-04-30 キヤノン株式会社 撮像モジュール及びカメラ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186499A1 (en) * 2002-04-22 2006-08-24 Hiroshi Maeda Solid-state imaging device and method of manufacturing said solid-state imaging device

Also Published As

Publication number Publication date
KR20090099552A (ko) 2009-09-22
JP2009158863A (ja) 2009-07-16
EP2179445A4 (en) 2013-08-21
EP2179445A1 (en) 2010-04-28
JP4799543B2 (ja) 2011-10-26
US8228426B2 (en) 2012-07-24
WO2009084701A1 (en) 2009-07-09
US20090284631A1 (en) 2009-11-19
TW200933845A (en) 2009-08-01
KR101032182B1 (ko) 2011-05-02

Similar Documents

Publication Publication Date Title
TWI387075B (zh) 半導體封裝以及攝影機模組
US7808064B2 (en) Semiconductor package including through-hole electrode and light-transmitting substrate
US9508775B2 (en) Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus
US7923798B2 (en) Optical device and method for fabricating the same, camera module using optical device, and electronic equipment mounting camera module
JP4139803B2 (ja) 半導体装置の製造方法
US8541820B2 (en) Semiconductor device including through-electrode
US8309398B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
JP5754239B2 (ja) 半導体装置
US9231012B2 (en) Image sensor package
US7919348B2 (en) Methods for protecting imaging elements of photoimagers during back side processing
US20100237452A1 (en) Semiconductor device and backside illumination solid-state imaging device
US20100013080A1 (en) Semiconductor device package with insulator ring
JP4987928B2 (ja) 半導体装置の製造方法
JP2013219319A (ja) 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器
US9136291B2 (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
JP2010186870A (ja) 半導体装置
WO2008143461A2 (en) Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same
CN111009542B (zh) 一种封装方法及封装结构
KR100549324B1 (ko) 패드 오픈용 포토레지스트를 이용한 이미지센서의 제조방법
JP2010186871A (ja) 撮像デバイスの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees