JP4951989B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4951989B2
JP4951989B2 JP2006032664A JP2006032664A JP4951989B2 JP 4951989 B2 JP4951989 B2 JP 4951989B2 JP 2006032664 A JP2006032664 A JP 2006032664A JP 2006032664 A JP2006032664 A JP 2006032664A JP 4951989 B2 JP4951989 B2 JP 4951989B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
solid
state imaging
imaging device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006032664A
Other languages
English (en)
Other versions
JP2007214360A (ja
Inventor
和浩 吉本
祐三 下別府
和雄 手代木
嘉昭 新城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006032664A priority Critical patent/JP4951989B2/ja
Priority to US11/408,970 priority patent/US7479627B2/en
Priority to TW095114695A priority patent/TWI310605B/zh
Priority to KR1020060043796A priority patent/KR100773843B1/ko
Priority to CN201210211327.4A priority patent/CN102751301B/zh
Priority to CNA2006100798958A priority patent/CN101017836A/zh
Publication of JP2007214360A publication Critical patent/JP2007214360A/ja
Application granted granted Critical
Publication of JP4951989B2 publication Critical patent/JP4951989B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、より具体的には、半導体素子の主面に設けられた受光部の上方に透明部材が配設された半導体装置及びその製造方法に関する。
ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）、或いはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ等の固体撮像素子を、ガラス等の透明部材、配線基板、前記固体撮像素子と前記配線基板とを接続する配線、封止樹脂等と共にパッケージ又はモジュール化した固体撮像装置が従前より知られている。
かかる固体撮像装置において、固体撮像素子上には透明部材が配設され、外部光はかかる透明部材を介して固体撮像素子の受光面に入射される。
例えば、特許文献１には、図１に示されるように、固体撮像素子３がリードフレーム２上に搭載され、且つボンディングワイヤ４にて外部接続用リードに結線され、当該固体撮像素子３の上面にオンチップレンズ５が配置され、更に、空間９を介して透明ガラス板７が配設され、透明樹脂８により透明ガラス板７と固体撮像素子３とが一体に封止されてなる固体撮像装置１が開示されている。
また、特許文献２にあっては、図２に示されるように、固体撮像素子１１がリードフレーム１２上に搭載され、当該固体撮像素子１１の上面にはマイクロレンズ１４、低屈折率樹脂層１５を介してガラス板１７が配設され、これらが透明樹脂１６により一体に封止されてなる固体撮像装置１０が開示されている。
更に、特許文献３に於いては、図３に示されるように、受光素子等を含む回路部２１が表面に形成された光半導体素子２２と、当該光半導体素子２２の裏面に設けられ、且つ回路部２１と再配線２５により電気的に接続された端子部２７と、透明な接着樹脂２３を介して光半導体素子２２の表面を被覆するガラス板などの透明材料からなる被覆層２８、及び当該被覆層２８及び光半導体素子２２の側面を被覆する封止樹脂２６とを具備する光半導体装置２０が開示されている。
特開平５−１３７３８号公報 特開平５−４１５０６号公報 特開２００４−３６３３８０号公報
しかしながら、図１に示される構造（特許文献１）では、透明ガラス板７の上方にも透明樹脂８が被覆されるため、透明樹脂８において外部光が吸収されることは殆ど無いものの、当該透明樹脂８の表面に存在する微細な凹凸により、入射光が散乱及び／又は反射を招いてしまう。
仮に、モールド成形された透明樹脂８の表面の平坦性を高める為に、モールド用金型の平滑度を高める、即ち、金型の表面粗さを小さくするか、モールド処理後に透明樹脂８の表面を研磨する等の処理が必要となる。かかる処理は、製造コストの上昇を招いてしまう。
また、図２に示される構造（特許文献２）では、ガラス板１７の受光面に透明樹脂１６が延在しても、当該樹脂は透明であるため、ガラス板１７に入射する光の量の低下を招く恐れは殆ど無い。
しかしながら、透明樹脂１６に光透過性をもたせるために、透明樹脂１６には、ガラス繊維又は炭素粒子等のフィラーの添加がなされない。
従って、透明樹脂１６は、熱膨張係数が大きく、封止処理又はその後の電子機器に実装する際の加熱処理において変形を生ずる恐れがある。当該透明樹脂１６の変形により、固体撮像装置１０に反り等の変形が生じ、ガラス板１７、マイクロレンズ１４及び固体撮像素子１１に大きな圧力が加わって固体撮像装置１０の性能の低下を招く恐れがある。
一方、図３に示される構造（特許文献３）にあっては、封止樹脂２６によって被覆される被覆層２８及び光半導体素子２２の側面が傾斜面を有する形状とされているため、当該半導体素子２２が必要とする幅は大きく、一枚の半導体基板に於ける半導体素子（チップ）の取り数が少なくなってしまう。また、半導体基板においてチップ間隔を広げた特別な設計が必要となり、製造コストの上昇を招く。更に、再配線２５の形成にはフォトリソグラフィ等の技術が必要となり、大規模な設備等が必要となる。
また、不良品チップを含んでいた場合であっても、良品チップと同様に被覆層２８、再配線２５を設けて樹脂封止するという一括処理を行うため、製造歩留まりの影響を受け、光半導体装置２０をより低価格に製造することが困難であった。
尚、特許文献３に示される他の例に於いては、貫通電極によって回路部２１と端子部２７とを電気的に接合し、光半導体素子２２と被覆層２８の側面部を封止樹脂２６によって被覆する構造も示されている。
しかしながら、かかる構造においても、上記側面部を封止樹脂するためにチップ間隔を広げる必要があり、また再配置線の形成から樹脂封止までの工程を一括処理によって行うことから、上述の問題は依然として解決されない。
本発明は、上記の点に鑑みてなされたものであって、半導体素子の受光面への入光量の向上を簡易な構造で実現することができる半導体装置を提供することを目的とする。
また、光透過性に優れ、小型化した半導体装置を安定して高い生産性で製造することができる当該半導体装置の製造方法を提供することを別の目的とする。
本発明の一観点によれば、主面に受光素子領域が形成された半導体基板と、前記半導体基板の主面に於いて前記受光素子領域の周囲に配設された突起部と、前記半導体基板の主面に於いて前記突起部の外周に配設された接着材層と、前記突起部に支持され前記接着材層により前記受光素子領域上に固着された透明基板と、を有することを特徴とする半導体装置が提供される。
本発明の別の観点によれば、半導体基板の主面に受光素子領域を形成する工程と、前記該半導体基板の主面にあって、前記受光素子領域の周囲に突起部及び接着材層を配設する工程と、前記受光素子領域上に透明基板を前記突起部により支持し且つ前記接着材層により固着する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
本発明の更に別の観点によれば、半導体基板の主面に複数の受光素子領域を形成する工程と、前記該半導体基板の主面にあって、前記複数受光素子領域の各々の周囲に突起部及び接着材層を配設する工程と、前記複数受光素子領域上に透明基板を前記複数の突起部により支持し且つ前記複数の接着材層により固着する工程と、前記半導体基板及び透明基板を一括して切断し個片化する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、入光量の向上を簡易な構造で実現することができる半導体装置を提供することができる。
また、本発明によれば、光透過性に優れ、小型化した半導体装置を安定して高い生産性で製造することができる当該半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態について説明する。
説明の便宜上、本発明の半導体装置の実施の形態につき説明し、次いで、当該半導体装置の製造方法の実施の形態について説明する。以下の説明では、固体撮像装置を本発明の半導体装置の一例として説明する。
[半導体装置]
本発明の第１の実施の形態に於ける固体撮像装置の構成を、図４、図５示す。図５は、図４のＸ−Ｘ'断面を示す。尚、図４にあっては、半導体基板上に配設された透明基板の図示は省略されている。
図４並びに図５を参照するに、本発明の第１の実施の形態に於ける固体撮像装置３０は、シリコンからなる半導体基板３１の一方の主面（上面）のほぼ中央部にＣＣＤ型或いはＭＯＳ型の受光素子を複数個含む受光素子領域が形成され、当該受光素子領域を覆ってマイクロレンズ３２が配設されている。
また、当該一方の主面に於いて、半導体基板３１の縁部近傍には前記受光素子領域を囲んで複数個の外部接続端子３３が配設され、当該外部接続端子３３は、半導体基板３１を貫通して配設された貫通電極３４により、当該半導体基板３１の他方の主面（裏面）に導出されている。
そして、本実施の態様にあっては、前記外部接続端子３３の配列上を覆って、連続する帯状に接着材層３５が配設されている。当該接着材層３５の側面には、当該接着材層３５と同等の高さをもって絶縁性部材からなり連続する突起部３６Ａ，３６Ｂが配設されている。当該接着材層３５により、半導体素子３１上にガラス板からなる透明基板３７が固着されている。
かかる構成にあって、絶縁性部材からなり連続する突起部３６Ａ，３６Ｂ、及び接着材層３５は、前記マイクロレンズ３２と透明基板３７との間に空気の存在が可能な空間が存在するようにその高さ（厚さ）が設定されている。
そして、前記半導体基板３１は、前記貫通電極３４が、ガラスセラミックからなり、必要に応じて単層或いは複数層の配線層を有する支持基板３８（配線基板、回路基板、或いはインターポーザーとも称される）の、一方の主面に形成された電極端子（図示せず）に接続されることにより、当該支持基板３８上に電気的・機械的に接続されている。
また半導体素子３１と支持基板３８との間には、樹脂からなる所謂アンダーフィル剤３９が充填されて、両者の一体化が強化されている。そして、支持基板３８の他方の主面（下面）には、はんだボールからなる外部接続端子４０が配設されている。
次に、図６を参照して、前記貫通電極３４の構造について説明する。図６は、図５において点線Ａで囲った部分を拡大して示す。図６を参照するに、周知の方法により背面研削（バックグラインド）処理が施され、厚さが２５μｍ乃至１００μｍとされた半導体基板３１の上面には、電子回路部（図示を省略）が形成され、当該電子回路部から導出された配線層４１が絶縁層４２内に延在し、外部接続端子３３に接続されている。
当該外部接続端子３３は、例えば３層のアルミニウム（Ａｌ）層４３Ａａ、４３Ａｂ、４３Ａｃと、その間に配設されたタングステン（Ｗ）プラグ４３Ｂａ、４３Ｂｂにより構成される。最上層のアルミニウム４３Ａｃの表面には、必要に応じて金（Ａｕ）最上層／ニッケル（Ｎｉ）／銅（Ｃｕ）／チタン（Ｔｉ）下地層からなるメッキ層が配設されてもよい。当該外部接続端子３３の上面は平坦である。
当該外部接続端子３３下に位置する半導体基板３１には貫通孔４４が形成され、その口径は、半導体基板１の下面側で大、上面側（外部接続端子３３側）で小とされて、テーパ状（円錐状）を有している。
当該貫通孔４４の内部には、その内周面を覆って形成された絶縁層４５及び下地（シード）金属層４６を介して貫通電極３４が配設されている。 絶縁層４５は、二酸化シリコン（ＳｉＯ２）からなり、約１μｍの厚さを有する。当該絶縁層４５は、窒化シリコン（Ｓｉ３Ｎ４）層であってもよい。
貫通電極３４の一端は前記外部接続端子３３と電気的に接続され、他端は半導体基板３１の下面から５乃至１５μｍ突出している。貫通電極３４の突出部の表面には、ニッケル（Ｎｉ）下地層、金（Ａｕ）表面層からなるメッキ層４７を形成してもよい。ニッケル層の厚さは約２μｍ、金層の厚さは約０．５μｍとされる。
かかる構造に於いて、貫通電極３４と外部接続端子３３は、絶縁層４７に形成された開口部５０を介して電気的に接続される。こうして、半導体基板３１の上面側に配設された外部接続端子３３は、貫通電極３４を介して、半導体基板３１の下面（裏面）に電気的に導出される。
一方、半導体基板３１の上面側に於いて、外部接続端子３３の配列上に配設された前記接着材層３５、及びその両側に配設された第１及び第２の絶縁性部材からなり連続する突起部３６Ａ，３６Ｂからなるダム構造にあって、当該絶縁性部材からなり連続する突起部３６Ａ及び３６Ｂは、５μｍ乃至２０μｍの高さを有する。この高さは、接着剤を充填を容易にし、且つ当該接着剤の不要な流出を阻止するダム構造を構成する目安であり、この値に制限されるものではない。
当該絶縁性部材からなり連続する突起部３６は、半導体基板３１の上面側に被着された絶縁物、例えば窒化シリコン、ポリイミド、ドライフィルム又はレジスト材料等を、所謂フォト・プロセスにより選択的に除去して形成される。そして、当該突起部３６Ａと３６Ｂとの間に接着剤が充填されて、接着材層３５が形成されている。
当該接着材層３５を形成する接着剤としては、熱硬化性エポキシ樹脂、紫外線硬化性樹脂、或いは紫外線硬化性及び熱硬化性樹脂等を、固体撮像装置３０の特性に合せて選択することができる。
当該接着剤として、例えば粘度が１０乃至５０Ｐａ・ｓ程度のものから、ボイドの発生し難い低粘度の１Ｐａ・ｓ以下の接着剤を使用することができる。低粘度の接着剤であっても、前記ダム構造により、不要に流出して接着力が低下することを防止することができる。更に、接着剤として、吸水率・硬化収縮率が低い接着剤も使用することができる。
また当該接着剤は、マイクロレンズ３２の上方を除いた領域に於いて使用されるものであり、光透過性を配慮する必要はない。従って、接着剤中にガラス繊維又は炭素粒子等のフィラーを添加することができ、封止処理又はその後の電子機器に実装する際の加熱処理において、かかる接着剤に因る固体撮像装置３０に於ける反り等の変形を防止することができる。
このようなダム構造により、透明基板３７とマイクロレンズ３２との接触を招くことなく、且つ透明基板３７とマイクロレンズ３２との間に空間を形成して、当該透明基板３７が半導体基板３１上に配設され、固着されている。
上記図４乃至図６に示す例では、半導体基板３１上面であって、外部接続端子３３が形成された領域に対応して絶縁性部材からなり連続する突起部３６Ａ，３６Ｂが形成され、当該突起部３６Ａ，３６Ｂ間に接着剤が充填されたダム構造が適用されている。
しかしながら、本発明はかかる構成に限られず、前記ダム構造は、半導体基板３１上であってマイクロレンズ３２、受光素子領域を含まない領域であれば適宜選択することができる。
例えば、図７乃至図１１に示す構造であってもよい。ここで、図７乃至図１１は、ダム構造の変形例（その１乃至その５）を示す。
図７に示される固体撮像素子５５にあっては、マイクロレンズ３２と外部接続端子３３が形成された領域との間に、固体撮像素子５５の四辺と平行に絶縁性部材からなり連続する突起部３６Ａ，３６Ｂが配設され、当該突起部３６Ａ，３６Ｂ間に接着材層３５が配設されている。かかる構成によれば、当該突起部３６Ａ，３６Ｂにより接着剤の不要な流出が阻止される。
一方、外部接続端子３３上には突起部３６及び接着材層３５が形成されていないため、当該外部接続端子３３を試験用端子或いはワイヤボンディング端子として用いることができる。
また、図８に示される４個の固体撮像素子５６−１乃至５６−４にあっては、それぞれの固体撮像素子の半導体基板３１の周縁部に沿って、且つ外部接続端子３３覆って接着材層３５が配設され、当該接着材層３５とマイクロレンズ３２との間に絶縁性部材からなり連続する突起部３６が配設されている。
かかる構成は、固体撮像素子が半導体基板から切断・分離されておらず互いに隣接している状態において、個々の固体撮像素子の受光素子領域の周囲に絶縁性部材からなり連続する突起部３６を配設した後、隣接する固体撮像素子間に於いて外部接続端子３３覆って接着材層３５を被覆形成し、後に個々の固体撮像素子に分離することにより形成される。
かかる構成によれば、当該突起部３６により接着剤の受光素子領域への不要な流出が阻止される共に、接着剤の被覆工程に於ける位置合わせ制度に余裕が生じ、塗布効率を高めることができる。
また、図９に示される固体撮像素子５７にあっては、前記図８に示したす固体撮像素子５６−１乃至５６−４と同様の方法により、固体撮像素子５７の端部と外部接続端子３３との間、即ち外部接続端子３３の外側に、絶縁性部材からなり連続する突起部３６及び接着材層３５が配設されている。
かかる構成も、固体撮像素子が半導体基板から切断・分離されておらず互いに隣接している状態において、個々の固体撮像素子の外部接続端子３３の外側に絶縁性部材からなり連続する突起部３６を配設した後、隣接する固体撮像素子間に於いて接着材層３５を被覆し、後に個々の固体撮像素子に分離することにより形成される。
かかる構成にあっても、前記図８に示した例と同様に、接着剤の受光素子領域への不要な流出が阻止される共に、接着剤の被覆工程に於ける位置合わせ制度に余裕が生じ、塗布効率を高めることができる。
また、図１０に示される固体撮像素子５８にあっては、前記図８に示される固体撮像素子５６−１乃至５６−４と同様に、半導体基板３１の周縁部に沿って、且つ外部接続端子３３覆って接着材層３５が配設され、当該接着材層３５とマイクロレンズ３２との間に絶縁性部材からなり連続する突起部３６が配設されている。
当該固体撮像素子５８にあっては、略矩形形状を有して受光素子領域を囲んで形成されている突起部３６の四隅部分（コーナー部）が、円弧状とされている。
当該突起部３６のコーナー部を円弧状とすることにより、接着剤等によりもたらされる応力の集中を緩和してクラックなどの発生を防止し、当該半導体装置の信頼性を高めることができる。
図１１に示される固体撮像素子５９にあっては、半導体基板３１の周縁部に沿って、且つ外部接続端子３３覆って絶縁性部材からなり連続する突起部３６が配設され、隣接する固体撮像素子に於ける突起部３６との間に接着材層３５が配設されている。
かかる構成は、前記図８或いは図９に示される固体撮像素子と同様の方法によって突起部３６を配設する際、その幅を外部接続端子３３を覆う幅として形成し、隣接する固体撮像素子間に於いて接着材層３５を被覆し、後に個々の固体撮像素子に分離することにより形成される。
かかる構造を備えた固体撮像素子５９の断面を図１２に示す。尚、図１２は図１１のＸ−Ｘ'断面を示す。
図１１及び図１２に示す固体撮像素子５９にあっても、図８に示す例と同様に、接着剤の被覆工程に於ける位置合わせ制度に余裕が生じ、塗布効率を高めることができる。
また、図１３は、従来の固体撮像装置と、図４に示す本発明による固体撮像装置３０とを比較する図である。図１３（ａ）は、従来の構造を備えた固体撮像装置７０を示し、図１３（ｂ）は、前記図４に示すところの本発明による固体撮像装置３０を示す。
図１３（ａ）に示される従来構造にあっては、固体撮像素子７１の電極７２はボンディングワイヤ７３を用いて導出されている。この為、固体撮像素子７１が搭載される支持基板７４にあっては、固体撮像素子７１の周囲にボンディングワイヤ７３が接続される電極端子の配置される領域が必要とされ、当該支持基板７４の小型化、即ち固体撮像装置の小型化が困難である。
また、当該従来構造にあっては、固体撮像素子７１は透明樹脂７５により封止されている。この為、当該透明樹脂７５を透過する入射光の散乱及び／又は反射等に因る光透過性の劣化を生ずる可能性が高く、また透明樹脂７５の変形により固体撮像装置７０の反り等を生じ易い。
これに対し、本発明にかかる固体撮像装置３０にあっては、固体撮像素子３１の外部接続端子３３は半導体基板を貫通する電極３４によりその裏面に導出されるため、支持基板３８に大きな面積を必要としない。
また、本発明にかかる固体撮像装置３０にあっては、受光部にガラス板からなる透明基板３７を適用していることにより、透過する入射光の散乱及び／又は反射等に因る光透過性の劣化を生ぜず、且つ当該ガラス板の変形による固体撮像装置の反り等を生ずる恐れは無い。
[半導体装置の製造方法]
以下、本発明の半導体装置の製造方法の実施の形態について説明する。
本発明による半導体装置の製造にあたっては、ガラス板を個片化せずに半導体基板に搭載して固体撮像装置を製造する方法（ウエハレベル一括処理）、或いは半導体基板から形成される固体撮像素子の大きさに合わせてガラス板を個片化して後、当該ガラス個片を半導体基板上に搭載して固体撮像装置を製造する方法（個片化処理）を適用することができる。
ここでは、先ずウエハレベル一括処理法による固体撮像装置の製造方法を説明し、次いで個片化処理法による固体撮像装置の製造方法を説明する。
１．ウエハレベル一括処理による固体撮像装置の製造
図１４は、ウエハレベル一括処理による固体撮像装置の製造工程フローを示す。
ウエハレベル一括処理にあっては、所謂ウエハープロセスにより、一方の主面（上面）に複数個の固体撮像素子が形成された半導体基板の当該一方の主面上に選択的にダム構造を形成し、次いで接着剤を介してガラス板を搭載し、次いで半導体基板に貫通電極を形成し、しかる後当該ガラス板と半導体基板を一括して切断する。
まず半導体基板の一方の主面（上面）にダム構造を形成する（図１４：ステップＳ１）。
かかる状態に於ける半導体基板１０１の断面を図１５に示す。尚、図１５乃至図１８にあって、一つの固体撮像素子を特徴的に示している。
図１５を参照するに、マイクロレンズ３２が配設された半導体基板１０１の上面であって、マイクロレンズ３２の周囲の領域に、高さ（厚さ）約５乃至２０μｍの絶縁性部材からなり連続する第１及び第２の突起部３６−Ａ及び３６−Ｂを相互に離間して形成する。
これらの突起部３６−Ａ及び３６−Ｂは、窒化シリコン、ポリイミド、ドライフィルム或いはレジスト材料等から形成され、所謂フォト・プロセスにより所望の幅を有する帯状のパターンに形成される。
次いで、突起部３６−Ａ及び３６−Ｂの間に接着剤を充填する（図１４：ステップＳ２）。
このときの半導体基板１０１状態を図１６に示す。
図１６を参照するに、前記突起部３６−Ａ及び３６−Ｂの間に、ディスペンサ８０を用いて接着剤を吐出する。或いは、テープ状の接着剤を適用して、これを貼り付ける。
接着剤については上述の如く、熱硬化性エポキシ樹脂、紫外線硬化性樹脂、或いは紫外線硬化性及び熱硬化性樹脂等を、固体撮像装置３０の特性に合せて選択することができる。
なお、接着剤を充填するダム構造は、図１６及び図４乃至図６に示す構造に限られず、図７乃至図１１に示す構造であってもよい。
次に、当該半導体基板１０１の一方の主面上に、大判のガラス板３７０を搭載し前記接着剤により固着する（図１４：ステップＳ３）。かかる搭載工程を、図１７及び図１８に示す。
図１７に示すように、例えば真空吸引法を用いたピックアップツール９０を用いて、半導体基板１０１と同等の寸法・外形を有する大判のガラス板３７０を半導体基板１０１の上方に位置させ、図１８に示すように、前記突起部３６−Ａ、３６−Ｂ及び接着材層３５上に載置する。
第１及び第２の突起部３６−Ａ及び３６−Ｂにより、ガラス板３７０を半導体基板１０１上のマイクロレンズ３２（図４参照）に接触させることなく、また、接着剤をマイクロレンズ３２上に流出させることなく、更にマイクロレンズ３２とガラス板３７０との間に空間を形成しつつ、当該ガラス板３７０は接着剤３５によって固着される。
次いで、前記半導体基板１０１に貫通電極３４を形成する。
図１９は、図１８において点線Ｂで囲った部分を拡大して示す。尚、当該部分は、前記図６に示される構成と同様の構成を有するものであり、対応する箇所には同じ符号を付している。
前述の如き工程を経た半導体基板１０１の下面（裏面）に対し、先ず周知の研削法を用いて研削処理（バックグラインド）を施し、当該半導体基板１０１の厚さを２５乃至１００μｍにする（図１４：ステップＳ４）。
次いで、前記半導体基板１０１の裏面にフォトレジスト層（図示せず）を形成し、周知のフォト・プロセスを用いて、外部接続端子３３に対応する位置の半導体基板１０１に選択エッチング処理を施す。
即ち、半導体基板の裏面の、外部接続端子３３に対応する位置に開口が形成されるよう、フォトレジストパターンを選択的に形成し、当該フォトレジストパターンをマスクとし、フッ素系ガスをエッチャントとするドライエッチング処理を施して半導体基板１０１の裏面から電極パッド４５の下面（半導体基板側の面）の表出に至る貫通孔４４を形成する（図１４：ステップＳ５）。
この状態の半導体基板１０１の断面を図２０に示す。尚、図２０にあっては、半導体基板１０１の裏面を上として示している。
エッチング処理の後、フォトレジストは除去される。貫通孔４４は、半導体基板１０１の裏面側の開口寸法が外部接続端子３３側の開口寸法よりも大とされたテーパ状を有する。
図２０以下図２３に示す工程に於いて、被処理半導体基板の一方の主面は、半導体基板或いは金属板などからなる支持基板２０１上に接着層２０２を介して固着・保持され、所定の処理がなされる。
次いで、前記貫通孔４４内及び前記半導体基板１０１の裏面に、絶縁層４５を被覆形成する（図１４：ステップＳ６）。このときの状態の半導体基板１０１の断面を図２１に示す。
絶縁層４５は、前記貫通孔４４内に貫通電極３４を配設した際、半導体基板１０１と貫通電極３４とが不要に導通することを防止するためのものであり、例えば、厚さ１μｍ程のシリコン酸化膜或いはシリコン窒化膜が適用される。
当該絶縁層４５は、周知のスパッタリング法、或いは気相成長（ＣＶＤ）法により形成される。そして、周知の異方性ドライエッチング処理を施し、貫通孔４４内にあって外部接続端子３３の表面を覆う絶縁層４５を選択的に除去し、開口部４８を形成する。外部接続端子３３は、貫通孔４４に於いて、開口部４８に於いて表出されている。
次いで、前記貫通孔４４内及び前記半導体基板１０１の裏面に、電気メッキのためのシード（下地金属）層４６を形成する（図１４：ステップＳ７）。このときの状態の半導体基板１０１の断面を図２２に示す。
シード層４６は、例えば厚さ２μｍのチタン（Ｔｉ）層（下層）と、厚さ０．５μｍの銅（Ｃｕ）層（上層）とから構成され、スパッタリング法等により形成される。
次いで、電気メッキ処理を行い、前記貫通孔４４内に金属を充填し、貫通電極３４を形成する。
電気メッキ法により充填される金属としては、メッキ処理のし易さ、電気抵抗値などからして銅（Ｃｕ）が適当である。更に、当該貫通電極３４の表面には、必要に応じて、ニッケル（Ｎｉ）下地層、金（Ａｕ）表面層、からなるメッキ層を形成する。ニッケル層の厚さは２μｍ、金層の厚さは０．５μｍ程とされる。
しかる後、前記貫通電極３４の周囲に残されたシード層４６を除去し、絶縁層４５を表出する。この結果、半導体基板１０１の裏面から、５〜１５μｍの高さに突出して貫通電極３４が形成される（図１４：ステップＳ８）。
このときの状態の半導体基板１０１の断面を図２３に示す。このようにして、図１４に示すステップ５乃至８に示す工程を経て、貫通電極３４が半導体基板１０１内に形成される。
次いで、周知の方法により半導体基板１０１の裏面に、粘着性テープからなるダイシングテープを貼りつけ（図１４：ステップＳ９）、半導体基板１０１の表面側から、ガラス板３７０と一括して半導体基板１０１をダイシング処理し、個々の撮像素子３１に分割・個片化する（図１４：ステップＳ１０）。
このとき、半導体基板１０１のダイシングラインの幅は、９０μｍ以下とすることができる。従って、半導体基板１０１内に形成される撮像素子３１の数を減少させることは無い。
次に、固体撮像素子３１の裏面に貼り付けられていたダイシングテープを剥離し、支持基板３８（図４参照）に搭載する（図１４：ステップＳ１１）。
尚、前記図４に示す構造にあっては、支持基板（インターポーザ）３８の一方の主面に、樹脂（アンダーフィル）材３２を介して、固体撮像素子３１が固着され、貫通電極３４は、半田バンプ３６によって、支持基板３８の表面に形成された電極と電気的、機械的に接続されている。
しかしながら、本発明はかかる形態に限定されず、貫通電極３４と回路基板３８に形成された電極との電気的接続は、貫通電極３４に、金（Ａｕ）又は銅（Ｃｕ）バンプを形成して超音波接続法又は熱圧着法によって実現されてもよく、また、回路基板３８に銀（Ａｇ）ペーストを印刷してダイボンディング等のピックアンドプレース方式によって実現されてもよい。
しかる後、周知の方法により、支持基板３８の裏面に外部接続端子４０配設し（図１４：ステップＳ１２）、前記図４に示す固体撮像装置３０が形成される。
２．個片化処理法による固体撮像装置の製造
図２４は、個片化処理による固体撮像装置の製造工程フローを示す。
図２４を参照するに、本製造方法にあっては、所謂ウエハープロセスにより、一方の主面（上面）に複数個の固体撮像素子が形成された半導体基板１０１に貫通電極３４を形成し、次いで前記固体撮像素子のそれぞれに受光域領域を囲むダム構造を形成する。
一方、撮像素子の大きさに対応させて予め小片化されたガラス板３７を準備する。
そして、当該ガラス板３７を、前記固体撮像素子のダム構造上に搭載・固着し、しかる後、当該半導体基板１０１をダイシング処理する。
なお、前記図１４に示す工程と同じ工程については、図示及び詳細な説明を省略する。
まず、半導体基板１０１に対し、図１４に示すステップ４乃至ステップ８と同じ工程を施し（図２４：ステップＳ２１乃至ステップＳ２５）、半導体基板１０１に貫通電極３４を形成する。
次いで、図１４に示すステップ１と同じ工程を、半導体基板１０１に施し（図２４：ステップＳ２６）、半導体基板１０１に第１及び第２の突起部３６−Ａ及び３６−Ｂを形成する。
即ち、半導体基板１０１の上面であって、マイクロレンズ３２の外側において、離間して対向する、第１及び第２の絶縁性部材からなり連続する帯状の突起部３６−Ａ及び３６−Ｂを形成する。
一方、大判のガラス板３７０をダイシングする（図２４：ステップＳ２７）。周知の方法により、ガラス板３７０の裏面に、粘着性を有するダイシングテープを貼りつけ、ガラス板３７０表面側からダイシング処理し、撮像素子３１の大きさに対応する大きさ（形状・寸法）に分割・個片化する。
そして図１４に示すステップ２と同じ工程を半導体基板１０１に施し（図２４：ステップＳ２８）、第１の突起部３６−Ａと第２の突起部３６−Ｂとの間に接着剤を充填する。
なお、第１の突起部３６−Ａと第２の突起部３６−Ｂは、充填された接着剤の流出を阻止するダムを構成するが、当該ダム構造は、図１６及び図４乃至図６に示す構造に限られず、図７乃至図１１に示す構造であってもよい。
次いで、図１４に示すステップ３と同じ工程を半導体基板１０１に施し（図２４：ステップＳ２９）、個々の固体撮像素子上に、前記ステップＳ２７に於いてダイシング処理されて、固体撮像素子３１の大きさに対応する大きさとされたガラス板３７を搭載し、前記接着材層３５により固着する。
次に、図１４に示すステップ９と同じ工程を半導体基板１０１に施し（図２４：ステップＳ３０）、当該半導体基板１０１の裏面に、粘着性を有するダイシングテープを貼りつける。しかる後、図１４に示すステップ１０と同じ工程を半導体基板１０１に施し（図２４：ステップＳ３１）、前記ガラス板３７が搭載された半導体基板１０１を、ダイシング処理し、個々の固体撮像素子３１に分割・個片化する。
次いで、固体撮像素子３１の裏面のダイシングテープを剥離した後、当該固体撮像素子３１を支持基板３８上に搭載する（図２４：ステップＳ３２）。しかる後、周知の方法により、支持基板３８の裏面に外部接続端子４０を形成し、前記図４に示される固体撮像装置３０が形成される。（図２４：ステップＳ３３）
このように、本発明にあっては、固体撮像装置の製造に当たり、ガラス板３７０を個片化せずに半導体基板１０１に搭載して固体撮像装置３０を製造する方法（ウエハレベル一括処理法）、 或いは半導体基板１０１に形成される固体撮像素子３１の大きさに対応させてガラス板３７０を個片化し、当該個片されたガラス板３７を半導体基板１０１上の複数の固体撮像素子上に搭載して固体撮像装置３０を製造する方法（個片化処理法）を選択することができる。
前記ウエハレベル一括処理法によれば、大判のガラス板３７０を別途ダイシングする工程（図２４におけるステップＳ２７）を省くことができ、製造工程の簡略化を図ることができる。
一方、個片化処理法によれば、予め固体撮像素子３１の良品を選別し、良品の固体撮像素子３１に対してのみ個片化されたガラス板３７を搭載する工程を執ることができ、部材数を削減することができ、もって製造コストの低下を図ることができる。
また、個片化処理法によれば、ガラス板３７０をダイシングするブレードは、半導体基板を切断する必要がないため、ガラス板の切断に適したブレードを適用することができる。
また、半導体基板１０１をダイシング処理し個々の固体撮像素子３１に分割するために使用するブレードは、ガラス板３７０を切断することが無い為、当該ブレードの磨耗を抑えることができる。
このように、いずれの処理方法であっても、光透過性に優れ、小型化した半導体装置を安定して高い生産性をもって製造することができる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
例えば、上述の実施形態においては、本発明の半導体装置として固体撮像装置を、また、当該半導体装置の構成要素である半導体素子として固体撮像素子を例として、本発明を説明したが、本発明はこれに限られない。半導体素子は、イメージセンサの如き固体撮像素子に限られず、例えば、ガラスが用いられる指紋センサを半導体素子として用いてもよい。また、例えば、光モジュールやＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の半導体装置に本発明を適用することができる。
以上の説明に関し、更に以下の項を開示する。
（付記１） 主面に受光素子領域が形成された半導体基板と、
前記半導体基板の主面に於いて前記受光素子領域の周囲に配設された突起部と、
前記半導体基板の主面に於いて前記突起部の外周に配設された接着材層と、
前記突起部に支持され前記接着材層により前記受光素子領域上に固着された透明基板と
を有することを特徴とする半導体装置。
（付記２） 前記半導体基板は支持基板に固着され、
前記半導体基板と前記支持基板とを電気的に接続する貫通電極が、前記半導体基板の内部を貫通して形成されていることを特徴とする付記１記載の半導体装置。
（付記３） 前記突起部は、前記受光素子領域と、前記貫通電極が形成された箇所に対応する前記半導体素子の前記主面の箇所との間に形成されていることを特徴とする付記１又は２記載の半導体装置。
（付記４） 前記突起部は、前記貫通電極が形成された箇所に対応する前記半導体素子の前記主面の箇所の外側に形成されていることを特徴とする付記１又は２記載の半導体装置。
（付記５） 前記突起部は、前記貫通電極が形成された箇所に対応する前記半導体素子の前記主面の箇所に形成されていることを特徴とする付記１又は２記載の半導体装置。
（付記６） 前記貫通電極は、前記受光素子領域部の外側の前記半導体基板の内部に形成されていることを特徴とする付記２記載の半導体装置。
（付記７） 前記突起部は第１の突起部と第２の突起部とからなり、
前記接着材層は、前記第１の突起部と前記第２の突起部との間に配設されることを特徴とする付記１又は２記載の半導体装置。
（付記８） 前記貫通電極は、前記第１の突起部と前記第２の突起部との間の前記半導体基板の内部に形成されていることを特徴とする付記７記載の半導体装置。
（付記９） 前記半導体素子の前記主面において前記受光部を囲むように形成された前記突起部は、曲線部を含むことを特徴とする付記１乃至８いずれか一項記載の半導体装置。
（付記１０） 前記接着材層の粘度は１Ｐａ・ｓ以下であることを特徴とする付記１乃至９記載いずれか一項記載の半導体装置。
（付記１１） 前記接着剤にフィラーが添加されていることを特徴とする付記１乃至１０いずれか一項記載の半導体装置。
（付記１２） 前記突起部は、フォトリソグラフィを用いた窒化膜、ポリイミド、ドライフィルム又は液状のレジスト材料から選択される材料から成ることを特徴とする付記１乃至１１いずれか一項記載の半導体装置。
（付記１３） 半導体基板の主面に受光素子領域を形成する工程と、
前記該半導体基板の主面にあって、前記受光素子領域の周囲に突起部及び接着材層を配設する工程と、
前記受光素子領域上に透明基板を前記突起部により支持し且つ前記接着材層により固着する工程と、を有することを特徴とする半導体装置の製造方法。
（付記１４） 前記透明基板を固着する工程後に、前記受光素子領域部の外側の前記半導体基板に貫通電極を形成する工程を有することを特徴とする付記１３記載の半導体装置の製造方法。
（付記１５） 半導体基板の主面に複数の受光素子領域を形成する工程と、
前記該半導体基板の主面にあって、前記複数受光素子領域の各々の周囲に突起部及び接着材層を配設する工程と、
前記複数受光素子領域上に透明基板を前記複数の突起部により支持し且つ前記複数の接着材層により固着する工程と、
前記半導体基板及び透明基板を一括して切断し個片化する工程と、を有することを特徴とする半導体装置の製造方法。
（付記１６） 前記貫通電極の先端にバンプを形成する工程と、
前記バンプを支持基板に接続する工程と、を更に含むことを特徴とする付記１４又は１５記載の半導体装置。
従来の固体撮像装置（その１）の断面図である。 従来の固体撮像装置（その２）の断面図である。 従来の固体撮像装置（その３）の断面図である。 本発明の第１の実施の形態に係る固体撮像素子の断面図である。 図４に示された本発明の第１の実施の形態に係る固体撮像装置の断面図である。 図５において点線Ａで囲った部分の拡大図である。 ダム構造の変形例（その１）を示す、固体撮像素子の平面図である。 ダム構造の変形例（その２）を示す、固体撮像素子の平面図である。 ダム構造の変形例（その３）を示す、固体撮像素子の平面図である。 ダム構造の変形例（その４）を示す、固体撮像素子の平面図である。 ダム構造の変形例（その５）を示す、固体撮像素子の平面図である。 図１１に示す固体撮像素子の断面図である。 図４に示す固体撮像装置と従来の固体撮像装置とを比較した図である。 ウエハレベル一括処理による固体撮像装置の製造工程を示す図である。 図１４に示す工程のステップＳ１における半導体基板の状態を示す図である。 図１４に示す工程のステップＳ２における半導体基板の状態を示す図である。 図１４に示す工程のステップＳ３における半導体基板の状態を示す図（その１）である。 図１４に示す工程のステップＳ３における半導体基板の状態を示す図（その２）である。 図１８において点線Ｂで囲った部分の拡大図である。 図１４に示す工程のステップＳ５における半導体基板の状態を示す図である。 図１４に示す工程のステップＳ６における半導体基板の状態を示す図である。 図１４に示す工程のステップＳ７における半導体基板の状態を示す図である。 図１４に示す工程のステップＳ８における半導体基板の状態を示す図である。 個片化処理による固体撮像装置の製造工程を示す図である。
符号の説明
３０ 固体撮像装置
３１、５５、５６−１乃至５６−４、５７、５８、５９ 固体撮像素子
３２ マイクロレンズ
３４ 貫通電極
３５ 接着材層
３６ 突起部
３７、３７０ ガラス板
３８ 支持基板
１０１ 半導体ウエハ

Claims (1)

  1. 主面に受光素子領域が形成された半導体基板と、
    前記半導体基板の主面に於いて前記受光素子領域の周囲に略矩形形状に配設され、かつ当該矩形の四隅部分が円弧状とされている第１の突起部と、
    前記半導体基板の主面に於いて前記第１の突起部の外周に配設された接着材層と、
    前記接着材層の周囲に配設された第２の突起部と、
    前記第１の突起部及び前記第２の突起部に支持され前記接着材層により前記受光素子領域上に固着された透明基板と、
    前記半導体基板を固着する支持基板と、
    前記半導体基板と前記支持基板とを電気的に接続する貫通電極とを有し、
    前記貫通電極は、前記第１の突起部と前記第２の突起部との間の前記半導体基板の内部を貫通して形成されている
    ことを特徴とする半導体装置。
JP2006032664A 2006-02-09 2006-02-09 半導体装置 Expired - Fee Related JP4951989B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006032664A JP4951989B2 (ja) 2006-02-09 2006-02-09 半導体装置
US11/408,970 US7479627B2 (en) 2006-02-09 2006-04-24 Semiconductor device having transparent member and manufacturing method of the same
TW095114695A TWI310605B (en) 2006-02-09 2006-04-25 Semiconductor device and manufacturing method of the same
KR1020060043796A KR100773843B1 (ko) 2006-02-09 2006-05-16 반도체 장치 및 그 제조 방법
CN201210211327.4A CN102751301B (zh) 2006-02-09 2006-05-16 半导体器件
CNA2006100798958A CN101017836A (zh) 2006-02-09 2006-05-16 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006032664A JP4951989B2 (ja) 2006-02-09 2006-02-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2007214360A JP2007214360A (ja) 2007-08-23
JP4951989B2 true JP4951989B2 (ja) 2012-06-13

Family

ID=38333094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006032664A Expired - Fee Related JP4951989B2 (ja) 2006-02-09 2006-02-09 半導体装置

Country Status (5)

Country Link
US (1) US7479627B2 (ja)
JP (1) JP4951989B2 (ja)
KR (1) KR100773843B1 (ja)
CN (2) CN101017836A (ja)
TW (1) TWI310605B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130834A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 光モジュール
US20080136012A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Imagine sensor package and forming method of the same
US7911018B2 (en) * 2007-10-30 2011-03-22 Panasonic Corporation Optical device and method of manufacturing the same
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP2009283503A (ja) * 2008-05-19 2009-12-03 Panasonic Corp 半導体装置及びその製造方法
JP5185019B2 (ja) * 2008-08-25 2013-04-17 パナソニック株式会社 半導体装置及びそれを用いた電子機器
US7817344B2 (en) * 2008-08-28 2010-10-19 Honeywell International Inc. Systems and methods for micromachined cylindrical lenses
JP2010114320A (ja) * 2008-11-07 2010-05-20 Panasonic Corp 半導体装置
JP5178569B2 (ja) 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP2010251558A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 固体撮像装置
WO2011103813A1 (en) * 2010-02-26 2011-09-01 Xintec Inc. Chip package and fabrication method thereof
JP2011187754A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 固体撮像装置及びその製造方法
US20110292271A1 (en) * 2010-05-27 2011-12-01 Tzy-Ying Lin Camera module and fabrication method thereof
US8454789B2 (en) * 2010-11-05 2013-06-04 Raytheon Company Disposable bond gap control structures
US8440543B2 (en) * 2011-09-19 2013-05-14 Teledyne Scientific & Imaging, Llc Hybrid circuit structure and partial backfill method for improving thermal cycling reliability of same
CN102431959B (zh) * 2011-12-05 2015-04-22 烟台睿创微纳技术有限公司 一种半导体mems芯片封装方法及其封装结构
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP2015082547A (ja) 2013-10-22 2015-04-27 セイコーエプソン株式会社 回路モジュール及びその製造方法
JP2015211131A (ja) * 2014-04-25 2015-11-24 ミツミ電機株式会社 撮像素子ユニット、撮像装置、及びカメラ付携帯端末
US10043847B2 (en) * 2014-08-26 2018-08-07 Gingy Technology Inc. Image capturing module and electrical apparatus
JP2016058532A (ja) * 2014-09-09 2016-04-21 ソニー株式会社 固体撮像素子、並びに、電子機器
TWI669810B (zh) * 2014-09-11 2019-08-21 日商索尼半導體解決方案公司 Solid-state imaging device, imaging device, electronic device, and semiconductor device
US20160104669A1 (en) * 2014-10-08 2016-04-14 Infineon Technologies Ag Semiconductor structure with improved metallization adhesion and method for manufacturing the same
CN105551985A (zh) * 2016-01-21 2016-05-04 昆山紫芯微电子科技有限公司 一种指纹识别模组的封装方法、指纹识别模组
US9859180B2 (en) * 2016-02-17 2018-01-02 Semiconductor Components Industries, Llc High reliability wafer level semiconductor packaging
CN106783716B (zh) * 2016-12-05 2020-03-20 厦门市三安集成电路有限公司 一种降低易碎基底在半导体制程中破片率的方法
JP6685254B2 (ja) * 2017-03-01 2020-04-22 キヤノン株式会社 光電変換装置、センサユニットおよび画像形成装置
JP6981033B2 (ja) * 2017-04-19 2021-12-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
TWM601460U (zh) * 2019-06-26 2020-09-11 同欣電子工業股份有限公司 晶片封裝結構

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166216B2 (ja) 1991-07-03 2001-05-14 ソニー株式会社 オンチップレンズ付固体撮像装置およびその製造方法
JPH0541506A (ja) 1991-08-06 1993-02-19 Sony Corp マイクロレンズ付固体撮像装置
JPH06204442A (ja) * 1993-01-07 1994-07-22 Matsushita Electron Corp 固体撮像装置およびその製造方法
JPH1065047A (ja) 1996-08-20 1998-03-06 Tokuyama Corp 半導体素子搭載用パッケージの製造方法
DE19952363A1 (de) * 1999-10-30 2001-05-03 Bosch Gmbh Robert Optoelektronischer Empfänger
JP2002158305A (ja) * 2000-11-21 2002-05-31 Kyocera Corp 電子部品収納用パッケージ
JP4846910B2 (ja) * 2001-02-06 2011-12-28 オリンパス株式会社 固体撮像装置
JP4614594B2 (ja) * 2001-08-28 2011-01-19 京セラ株式会社 電子部品収納用パッケージ
JP4899279B2 (ja) 2001-09-19 2012-03-21 ソニー株式会社 固体撮像装置
JP3956199B2 (ja) * 2002-02-20 2007-08-08 シャープ株式会社 固体撮像装置の製造方法およびその製造方法において使用するマスク
JP2004006596A (ja) * 2002-03-22 2004-01-08 Toyo Tire & Rubber Co Ltd 樹脂封止用ダム枠材及び電子部品モジュールの製造方法
JP4241160B2 (ja) * 2002-04-22 2009-03-18 富士フイルム株式会社 固体撮像装置の製造方法
JP4443865B2 (ja) * 2002-06-24 2010-03-31 富士フイルム株式会社 固体撮像装置およびその製造方法
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP4018013B2 (ja) 2003-03-26 2007-12-05 富士フイルム株式会社 固体撮像装置及び固体撮像装置の製造方法
JP2004363380A (ja) 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP4551638B2 (ja) * 2003-08-01 2010-09-29 富士フイルム株式会社 固体撮像装置の製造方法
TWI231606B (en) 2003-11-10 2005-04-21 Shih-Hsien Tseng Image pickup device and a manufacturing method thereof
JP4354321B2 (ja) 2004-03-29 2009-10-28 シャープ株式会社 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
JP2005322851A (ja) 2004-05-11 2005-11-17 Fuji Photo Film Co Ltd 固体撮像装置
JP2005347416A (ja) * 2004-06-01 2005-12-15 Sharp Corp 固体撮像装置、半導体ウエハ及びカメラモジュール
JP2006100763A (ja) * 2004-09-06 2006-04-13 Fuji Photo Film Co Ltd 固体撮像装置の製造方法及び接合装置
KR100687069B1 (ko) * 2005-01-07 2007-02-27 삼성전자주식회사 보호판이 부착된 이미지 센서 칩과 그의 제조 방법

Also Published As

Publication number Publication date
US20070181792A1 (en) 2007-08-09
US7479627B2 (en) 2009-01-20
CN102751301A (zh) 2012-10-24
KR100773843B1 (ko) 2007-11-06
TWI310605B (en) 2009-06-01
KR20070081069A (ko) 2007-08-14
TW200731518A (en) 2007-08-16
JP2007214360A (ja) 2007-08-23
CN101017836A (zh) 2007-08-15
CN102751301B (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
JP4951989B2 (ja) 半導体装置
US9502455B2 (en) Optical apparatus having resin encased stacked optical and semiconductor devices
US7312521B2 (en) Semiconductor device with holding member
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
US7459781B2 (en) Fan out type wafer level package structure and method of the same
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
JP2009016839A (ja) 除去可能な保護膜を利用する画像センサパッケージ及び該画像センサパッケージの作製方法
US8685834B2 (en) Fabrication method of package structure with simplified encapsulation structure and simplified wiring
JP2006216935A (ja) ウェーハレベルのイメージセンサーモジュール及びその製造方法
TW200835318A (en) Image sensor module and the method of the same
TW200837902A (en) Image sensor module having build-in package cavity and the method of the same
JP2012094882A (ja) ウェハーレベルのイメージセンサモジュールの製造方法
US20110180891A1 (en) Conductor package structure and method of the same
JP4607531B2 (ja) 半導体装置の製造方法
JP5101157B2 (ja) 半導体装置の製造方法
JP4921645B2 (ja) ウエハレベルｃｓｐ
US20230290710A1 (en) Manufacturing method of semiconductor device, semiconductor device, and electronic apparatus
JP4862991B2 (ja) 半導体装置の製造方法
JP2006100580A (ja) 半導体装置の製造方法
JP2009100005A (ja) 半導体装置の製造方法
JP2008187152A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees