KR100755597B1 - 고체촬상장치 및 그의 제조방법 - Google Patents
고체촬상장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100755597B1 KR100755597B1 KR1020057022871A KR20057022871A KR100755597B1 KR 100755597 B1 KR100755597 B1 KR 100755597B1 KR 1020057022871 A KR1020057022871 A KR 1020057022871A KR 20057022871 A KR20057022871 A KR 20057022871A KR 100755597 B1 KR100755597 B1 KR 100755597B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- circuit
- substrate
- layer
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000007787 solid Substances 0.000 claims abstract description 23
- 238000003384 imaging method Methods 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000000926 separation method Methods 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 6
- 238000005304 joining Methods 0.000 abstract description 23
- 239000000758 substrate Substances 0.000 description 96
- 239000010410 layer Substances 0.000 description 86
- 239000004065 semiconductor Substances 0.000 description 86
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 32
- 238000000034 method Methods 0.000 description 27
- 229910021426 porous silicon Inorganic materials 0.000 description 16
- 239000013078 crystal Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000002048 anodisation reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 210000001525 retina Anatomy 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Abstract
제조 프로세스를 간략화하는 것이 가능한 3차원 구조를 지닌 고체촬상장치가 제공된다. 제 1부재(104)와 제 2부재(108)를 접합해서 형성된 고체촬상장치가 제공된다. 상기 제 1부재(104)는, 해당 제 1부재(104)와 상기 제 2부재(108)와의 접합 계면 쪽에 제 1면을, 상기 접합 계면의 반대쪽에는 제 2면을 지닌다. 상기 제 2부재(108)는, 상기 접합 계면 쪽에 제 3면을, 상기 접합 계면의 반대쪽에는 제 4면을 지닌다. 상기 제 1부재(104)는, 해당 제 1부재(104)와 상기 제 2부재(108)를 접합하기 전에 상기 제 1면에 형성된 광전변환소자군(105)을 포함한다. 상기 제 2부재(108)는, 상기 접합 전에 상기 제 3면에 형성된 회로소자군(106)을 포함한다.
Description
본 발명은, 고체촬상장치 및 그의 제조방법에 관한 것으로, 특히, 제 1부재 및 제 2부재를 포함하는 복수의 부재를 접합해서 고체촬상장치 및 그러한 장치를 제조하는 방법에 관한 것이다.
고체촬상장치로서, CCD 이미지 센서나 CMOS 이미지 센서가 널리 사용되고 있다. 고체촬상소자에서는, 화소 밀도의 커다란 증가에 따라서 각 화소에 있어서의 배선이나 스위치용 트랜지스터의 점유비율이 증가하고 있다. 이에 따라, 수광 면적의 비율(개구율)이 저하되므로, 수광 감도가 낮아지고 있다. 그와 같은 문제를 회피하기 위하여, 각 화소에 마이크로렌즈를 탑재하는 기술이나, 미세패턴화 프로세스를 이용함으로써 배선비율을 저감하는 기술 등이 채용되고 있다.
고체촬상소자의 용도의 하나로서 망막칩(retina chip)이 있다. 이 용도에서는, 각 화소마다 입력정보를 처리하기 위한 고기능화나, 고속처리가 요구된다. 따라서, 각 화소에 메모리 및 신호처리회로를 부가하게 되므로, 개구율이 더욱 감소된다. 이 문제에 대한 유망한 대응책으로서, 고체촬상소자와 제어처리회로를 적층하는 소위 3차원 회로소자구성을 채용하는 것이 고려되고 있다.
3차원 회로소자에 관련된 선행기술문헌으로서 일본국 공개특허 평11-17107호 공보가 있다. 상기 일본국 공개특허 평11-17107호 공보에 개시된 3차원 회로소자의 제조방법은, 반도체 기판상에 다공질 층을 형성하는 공정과, 이 다공질 층 상에 단결정 반도체층을 형성하는 공정과, 해당 단결정 반도체층 상에 제 1의 2차원 회로소자를 형성하는 공정과, 해당 제 1의 2차원 회로소자를 지지기판에 붙인 후에 얻어진 결합체로부터 반도체 기판을 떼어내어, 해당 반도체 기판으로부터 상기 지지기판에 상기 제 1의 2차원 회로소자를 전사하는 공정과, 상기 제 1의 2차원 회로소자가 전사된 지지기판을 제 2의 2차원 회로소자를 지닌 기판에 붙이는 공정을 포함한다.
이하, 상기 일본국 공개특허 평11-17107호 공보에 기재된 3차원 회로소자의 제조방법을 설명한다.
먼저, 도 5a에 표시한 바와 같이, 반도체 기판상에 양극화성에 의해 다공질 층(2)을 형성한다. 그리고, 이 다공질 층(2) 상에 단결정 실리콘층(3)을 형성한다.
다음에, 도 5b에 표시한 바와 같이, 상기 다공질 층(2) 상에 형성된 단결정 실리콘층(3)에 제 1의 2차원 LSI(large scale integrated circuit)(4)를 형성한다. 이 2차원 LSI(4)에는, 소자분리용 산화막(5), MOSFET(metal oxide semiconductor field effect transistor)(6), 다결정 실리콘배선(7), 층간 절연막(8), 비어홀(via hole)(8a), 상부면 금속배선(9) 및 층간 절연막(10)이 포함된다.
이어서, 도 5c에 표시한 바와 같이, 상기 2차원 LSI(4)의 표면에 폴리이미드 (11)를 도포하고, 이 폴리이미드(11)에 지지기판(12)을 접합시킨다.
다음에, 도 5d에 표시한 바와 같이, 단결정 실리콘기판(1)으로부터, 지지기판(12)에 의해서 지지된 2차원 LSI(4)를 분리한다.
이어서, 도 5e에 표시한 바와 같이, 박리한 2차원 LSI(4)의 하부면 쪽의 단결정 실리콘층(3) 및 소자분리용 산화막(5)에, 다결정 실리콘배선(7)에 이르는 관통구멍(through hole)(13)을 형성한다. 이 관통구멍(13) 내에 산화막(14)을 형성한다. 그리고, 상기 산화막(14)을 부분적으로 에칭에 의해 제거해서 다결정 실리콘배선(7)을 재차 노출시킨다. 상기 다결정 실리콘 배선(7)과 접촉하는 하부면 금속배선(15)을 형성하고, 더욱 폴리이미드(16)를 도포한다. 또한, 상기 하부면 금속배선(15)의 오목부에 Au/In 풀(pool)(17)을 형성한다.
한편, 도 5f에 표시한 바와 같이, 별개의 단결정 실리콘기판(21)상에 상기와 마찬가지로 해서 다공질 실리콘층(22) 및 단결정 실리콘층(23)을 형성하고, 또한, 단결정 실리콘층(23)에 2차원 LSI(24)를 형성한다. 이 2차원 LSI(24)에는, 소자분리용 산화막(25), MOSFET(26), 다결정 실리콘 배선(27), 층간 절연막(28), 비어홀(28a), 상부면 금속배선(29), 층간 절연막(30), 비어홀(30a) 및 텅스텐 플러그(31)가 포함된다.
다음에, 도 5g에 표시한 바와 같이, 도 5f에 표시한 2차원 LSI(24)의 상부면에 도 5e에 표시한 2차원 LSI(4)의 하부면을 폴리이미드(16), (30)를 통해서 접합시킨다.
이어서, 도 5d와 마찬가지로 해서, 단결정 실리콘 기판(21)으로부터 2차원 LSI(14), (24)를 분리한다.
이와 같이 해서, 단결정 실리콘층에 각각 형성된 박막형상의 2차원 LSI를 필요한 층수만큼 순차 접착시킴으로써, 목적으로 하는 3차원 VLSI(very large scale integrated circuit)를 완성시키는 것이 가능하다.
상기 3차원 LSI의 제조방법에서는, 다공질 층(2)상에 형성된 2차원 LSI(4)를 지지기판(12)에 접착시킨다. 그 후에, 상기 지지기판(12)에 의해서 지지된 2차원 LSI(4)를 단결정 실리콘기판(1)으로부터 분리하고, 그 분리면에 반도체 프로세스를 실시해서, 하부면 금속배선(15)을 형성한다. 이 하부면 금속배선(15)에 별도의 단결정 실리콘 기판(21)에 형성된 2차원 LSI(24)의 표면을 접착시킨다. 그 후, 지지기판(12)을 연마 또는 에칭에 의해 제거한다. 즉, 층 형성 프로세스가 복잡하다.
본 발명은, 상기 상황을 고려해서 이루어진 것으로, 예를 들면, 고체촬상장치의 제조 프로세스를 간략화하는 것, 또는 간략화된 제조 프로세스에 의해 제조가능한 고체촬상장치를 제공하는 것을 목적으로 한다.
본 발명의 고체촬상장치는, 제 1부재 및 제 2부재를 포함하는 복수의 부재를 접합함으로써 형성된 고체촬상장치에 관한 것이다. 상기 제 1부재는, 해당 제 1부재와 상기 제 2부재와의 접합 계면 쪽에 제 1면을, 상기 접합 계면의 반대쪽에 제 2면을 지니고, 상기 제 2부재는, 상기 접합 계면 쪽에 제 3면을, 상기 접합 계면의 반대쪽에 제 4면을 지닌다. 상기 제 1부재는, 해당 제 1부재와 상기 제 2부재를 접합하기 전에 상기 제 1면에 형성된 광전변환소자군을 포함하고, 상기 제 2부재는, 상기 접합 전에 상기 제 3면에 형성된 회로소자군을 포함한다. 상기 제 1부재의 광전변환소자군과 상기 제 2부재의 회로소자군은, 전기적으로 접속되어 있다.
본 발명의 바람직한 측면에 의하면, 상기 제 2부재의 회로소자군은, 상기 광전변환소자군을 제어하는 회로 및/또는 상기 광전변환소자군으로부터 얻어진 신호를 처리하는 회로를 포함하는 것이 바람직하다. 또한, 상기 광전변환소자군이 2차원적으로 배열된 복수의 화소를 형성하도록 배치되고, 상기 제 2부재의 회로소자군이 상기 복수의 화소에 각각 대응해서 2차원적으로 배열된 복수의 회로를 형성하도록 배치되어 있는 것이 바람직하다.
본 발명의 바람직한 측면에 의하면, 상기 제 1부재는, 상기 제 2면을 통해서 상기 광전변환소자군에 광이 입사하도록 구성되어 있는 것이 바람직하다.
본 발명의 바람직한 측면에 의하면, 상기 장치는, 상기 제 1부재의 상기 제 2면 쪽에 반사방지막 및/또는 컬러필터를 구비하고 있는 것이 바람직하다.
본 발명의 바람직한 측면에 의하면, 상기 제 1부재와 상기 2부재와의 접합 계면에, 광을 차단 또는 감쇠시키는 막이 형성되어 있는 것이 바람직하다.
본 발명에 의한 고체촬상장치의 제조방법은, 제 1면 및 제 2면을 지니는 제 1부재의 상기 제 1면에 광전변환소자군을 형성하는 제 1공정과, 제 3면 및 제 4면을 지니는 제 2부재의 상기 제 3면에 회로소자군을 형성하는 제 2공정과, 상기 제 1부재의 상기 제 1면쪽과 상기 제 2부재의 제 3면쪽을 대면시켜서 배치하여, 상기 제 1부재와 상기 제 2부재와의 결합체를 형성하는 제 3공정을 포함한다.
본 발명의 바람직한 측면에 의하면, 상기 제 2공정에서 형성된 회로소자군은, 상기 광전변환소자군을 제어하는 회로 및/또는 상기 광전변환소자군으로부터 얻어진 신호를 처리하는 회로를 포함하는 것이 바람직하다.
본 발명의 바람직한 측면에 의하면, 상기 방법은, 상기 제 1부재의 상기 제 2면 쪽에 반사방지막 및/또는 컬러필터를 형성하는 공정을 더 구비하고 있는 것이 바람직하다.
본 발명의 바람직한 측면에 의하면, 상기 제 1공정은, 상기 제 1부재의 제 1면 쪽에 광을 차단 또는 감쇠시키는 막을 형성하는 공정을 포함하는 것이 바람직하다.
본 발명의 바람직한 측면에 의하면, 상기 제 2공정은, 상기 제 2부재의 제 3면 쪽에 광을 차단 또는 감쇠시키는 막을 형성하는 공정을 포함하는 것이 바람직하다.
본 발명의 바람직한 측면에 의하면, 상기 제 1공정은, 상기 제 1부재 위에 분리층을 형성하는 공정과, 상기 제 1부재의 상기 분리층의 위쪽에 회로소자군을 형성하는 공정을 포함하고, 상기 제조방법은, 상기 결합체가 형성된 후에 상기 제 1부재를 상기 분리층에 있어서 분리하는 공정을 더 포함하는 것이 바람직하다.
본 발명의 기타 특징과 이점은 첨부 도면과 관련하여 취한 이하의 설명으로부터 명백해질 것이며, 첨부도면 전체에 있어서 같은 참조부호는 동일 또는 유사한 부분을 의미한다.
발명을 실시하기
위한 최선의 형태
도 1a 내지 도 1f는, 본 발명의 바람직한 실시형태에 의한 3차원 반도체 장치의 제조공정을 표시하고 있다.
도 1a 내지 도 1f를 참조하면서 본 발명의 바람직한 실시형태에 의한 3차원 반도체 장치의 구조를 설명한다. 본 발명의 바람직한 실시형태에 의한 3차원 반도체 장치는, 제 1부재(예를 들면, 단결정 실리콘 등의 반도체)(104)와 제 2부재(예를 들면, 단결정 실리콘 등의 반도체)(108)를 접합해서 형성되어 있다. 제 1부재(104)는, 해당 제 1부재(104)와 제 2부재(108)와의 접합 계면 쪽에 제 1면을 지니고, 해당 접합 계면의 반대쪽에 제 2면을 지닌다. 제 2부재(108)는, 해당 접합 계면쪽에 제 3면을 지니고, 해당 접합 계면의 반대쪽에 제 4면을 지닌다. 제 1부재(104)는, 해당 제 1부재(104)를 제 2부재(108)에 접합하기 전에, 해당 제 1면에 형성된 회로소자군(예를 들면, 어레이 상에 배열된 수광부군)(105)을 포함하고, 제 2부재(108)는, 상기 제 1부재(104)와 해당 제 2부재(108)를 접합하기 전에 제 3면에 형성된 회로소자군(예를 들면, 수광부를 제어하기 위한 회로소자군 및/또는 수광부군으로부터 얻어지는 신호를 기억 및/또는 처리하기 위한 회로소자군 등)(106)을 포함한다.
이하, 도 1a 내지 도 1f를 참조하면서 본 발명의 바람직한 실시형태에 의한 3차원 반도체 장치 및 그 3차원 반도체 장치의 제조방법을 설명한다.
먼저, 도 1a에 표시한 바와 같이, 제 1반도체 기판으로서의 단결정 실리콘 기판(101)상에 양극화성법 등에 의해 분리층으로서 기능하는 1개 또는 복수개의 다공질 실리콘층을 형성한다. 이하에서는, 단결정 실리콘 기판(101)상에 2층의 다공질 실리콘층(102), (103)을 형성한 것으로 가정해서 설명한다. 양극화성법을 적용한 경우, 다공질 층은, 표면으로부터 깊은 부분을 향해서 형성된다. 2층 이상의 다공질 층을 형성해야만 할 경우, 먼저, 다공률이 낮은 다공질 층(103)을 형성하고, 이어서, 다공률이 높은 다공질 층(102)를 형성하는 것이 바람직하다. 이것에 의해, 표면 쪽에는 다공률이 낮은 다공질 층(103)이 형성된다. 그리고, 그 다공질 층(103) 밑에 다공률이 높은 다공질 층(102)이 형성된다. 이와 같이 특징 지워진 다층구조에 의하면, 에피택셜성장 전에 기판 표면에 존재하는 구멍을 채우는 공정을 용이하게 행할 수 있다. 또한, 2매의 반도체 기판을 접합한 후에 있어서의 단결정 실리콘기판(101)의 분할을 용이하게 하는 것이 가능하다.
여기서, 다공질 실리콘층을 형성하는 대신에, 제 1반도체 기판(제 1부재)(101)의 소정 깊이의 영역에 수소 이온 등을 주입함으로써 이온주입층을 형성해도 된다. 이러한 이온주입층도 분리층으로서 기능할 수 있다.
다음에, 고온 수소 어닐링 및 SiH4 또는 SiCl4를 원료가스로서 이용하는 CVD법에 의해, 다공질 실리콘층(103)의 표면에 존재하는 구멍을 막음으로써, 다공질 실리콘층(103)의 표면에 양호한 결정면을 형성한다. 또한, 도 1b에 표시한 바와 같이, 다공질 실리콘층(103) 상에 단결정 실리콘층(반도체층)(104)을 에피택셜성장시킨다.
에피택셜성장층인 단결정 실리콘층(104)의 불순물 농도 및 두께는, 형성해야할 디바이스(회로소자)의 설계에 의존한다. 전형적으로는, 불순물농도는 1014 내지 1017/㎤, 두께는 10㎛ 이하이다. 에피택셜성장층의 두께의 제어성은 매우 높으므로, 디바이스에 최적인 두께의 단결정 실리콘층(104)을 용이하게 얻는 것이 가능하다.
이어서, 도 1c에 표시한 바와 같이, 단결정 실리콘층(104)에, 통상의 반도체 프로세스에 의해, 고체촬상장치(예를 들면, CCD 이미지 센서 또는 CMOS 이미지 센서)의 수광부(105)를 형성한다. 여기서, 수광부(105)는 2차원적으로 배열된 회로소자군을 포함한다. 또, 수광부(105)는 CCD, 또는 CMOS구조를 지닌 광전변환소자를 포함한다.
한편, 도 1d에 표시한 바와 같이, 제 2반도체 기판(108)의 표면에도, 통상의 반도체 프로세스에 의해, 고체촬상장치의 수광부(105)를 제어 및/또는 수광부(105)로부터 얻어진 신호를 기억 및/또는 처리하는 기능을 지닌 회로(예를 들면, 수광부의 제어회로, 화상신호 처리회로, 메모리 등)(106)를 형성한다. 그리고, 제 2반도체 기판(108)의 표면에, 제 1반도체 기판(101)상에 형성된 수광부(105)를 페이스다운(face down)상태로 접합한다. 이 접합에 의해, 수광부(105)를 구성하는 회로소자군이 제 2반도체 기판(108)쪽의 회로(106)를 구성하는 회로소자군과 전기적으로 접속된다. 또, 이 접합은, 예를 들면, 350℃ 이하의 비교적 저온에서 실시가능하다. 이 온도는 각각의 기판에 형성되어 있는 회로소자군의 프로세스의 최고온도 이하이므로, 소자특성의 열화는 생기지 않는다. 수광부(105)를 구성하는 회로소자군과 제 2반도체 기판(108)쪽의 회로(106)를 구성하는 회로소자군은, 각각의 소자에 구비된 전극끼리를 접합함으로써 상호 전기적으로 접속될 수 있다. 이 경우, 종래예와 달리, 같은 층간의 전기접속을 위한 플러그는 불필요하다.
여기서, 제 1반도체 기판(101)상에, 수광부(105) 외에, 수광부(105)를 제어하거나/수광부(105)를 제어하고, 수광부(105)로부터 얻어지는 신호를 기억 및/또는 처리하는 기능회로의 일부를 형성하는 것도 가능하다. 제 1반도체 기판(101) 및 제 2반도체 기판(108)상에 형성해야할 회로의 배치는, 디바이스 설계, 프로세스 설계 및 회로 설계에 따라서 최적화된다.
각 수광부(105)를 CMOS센서구조로서 형성하고, 제 2반도체 기판(108)의 표면에, 각 픽셀마다 신호를 기억 및/또는 처리하는 기능을 지닌 회로를 형성하므로, 해당 회로에 대한 2차원의 입력신호를 병렬로 처리하는 것이 가능하다. 이러한 구성에 의하면, 고속동작 및 피드백제어가 가능해진다. 그러므로, 고성능 망막칩을 실현하는 것이 가능하다.
다음에, 서로 접합한 2매의 반도체 기판(101), (108)을 제 1반도체 기판(101)에 형성되어 있는 다공질 층(102), (103) 부근에서 분리(혹은 분할)한다. 이들 다공질 층에는, 큰 응력이 가해지고 있고, 또한 그들의 밀도가 낮으므로 에칭속도가 빠르다. 따라서, 다공질 층(102), (103)을 그들의 측면으로부터 에칭하는 방법이나, 다공질 층(102), (103)에 외부의 응력을 인가하는 방법 등에 의해, 제 1반도체 기판(101)을 분할할 수 있다. 그러나, 도 1e에 표시한 바와 같이, 다공질 실리콘층(102), (103) 부근에 고압류(워터 젯) 등의 집중된 유체를 주입함으로써 분리하는 방법은, 보다 신뢰성이 높아 우수한 방법이다.
제 1반도체 기판(101)을 다공질 층의 부분에서 분할하는 면은, 필요에 따라서, 다공질 실리콘층의 에칭에 의한 제거, 화학적 기계적 연마(CMP) 등에 의한 평탄화, 패시베이션막(passivation film)의 형성을 행할 수 있다.
또한, 고체촬상장치를 컬러화하는 경우에는, 광을 입사시키는 면에 컬러필터를 형성하는 공정을 추가할 수 있다.
제 2반도체 기판(108)에 형성된 회로(106)에 의해서 기억되거나 또는 처리된 신호는, 해당 회로(106)에 접속된 전극패드(107)를 통해서 인출하는 것이 가능하다. 상기 신호는, 예를 들면, 도 1f에 표시한 바와 같이, 전극패드(107)가 노출하도록 단결정 실리콘층(104)의 일부(수광부(105)가 형성된 영역 이외의 불필요한 영역)를 제거하고, 노출한 전극패드(107)에 와이어 본딩을 행함으로써 전극패드(107)로부터 인출될 수 있다. 혹은, 도 2에 표시한 바와 같이, 단결정실리콘층(104)의 상부면쪽(분리면쪽)에 전극패드(110)를 형성하고, 이 전극패드(110)와 전극패드(107)를 플러그(109)에 의해서 접속한다. 이 경우, 신호는 전극패드(110)를 통해서 인출되는 것도 가능하다.
이상과 같이 해서 제작될 수 있는 3차원 구조의 반도체 장치는, 수광부(105)가 형성된 제 1반도체 기판(101)(단결정 실리콘층(104))의 상부면(제 1면)쪽이 제 2반도체 기판(108)의 상부면(제 3면)쪽에 접합된다. 또, 제 1반도체 기판(101)의 단결정실리콘층(104)의 하부면(제 2면; 다결정 실리콘층과의 계면)쪽이 제 1반도체 기판(101)과 제 2반도체 기판(102)과의 접합 계면의 반대쪽(즉, 광의 입사면쪽)에 배치된다.
한편, 다공질 실리콘층(102)으로부터 분할된 제 1반도체 기판(101)에 대해서는, 표면에 잔류하고 있는 다공질 실리콘층을 제거한 후, 표면연마를 실시함으로써, 그 두께를 감소시킨다. 이와 같이 함으로써, 프로세스 전의 상태와 마찬가지의 상태가 얻어질 수 있으므로, 제 1반도체 기판은, 반복해서 사용하는 것이 가능하다. 따라서, 그만큼 제조비도 절감할 수 있다.
제 2반도체 기판으로서는, 실리콘기판 외에, 예를 들면, 게르마늄(Ge), 비화갈륨(GaAs), 인화갈륨(GaP), 인화인듐(InP) 등의 기판을 채용해도 되고, 또, 제 1반도체 기판과 제 2반도체 기판이 다른 소재로 이루어진 것이면, 이종 소재로 이루어진 디바이스를 실현하는 것이 가능하다.
제 1반도체 기판으로서는, 그 위에 다공질 층을 형성할 수 있고, 또한 이 다공질 층상에 단결정 층을 형성할 수 있다면 어떠한 기판이라도 사용가능하다. 또, 실리콘기판 이외에, 게르마늄기판을 사용해도 된다.
또한, 격자정수가 근사한 한, 기판의 결정에 관계없이 어떠한 에피택셜층도 다공질 층상에 형성될 수 있다. 예를 들면, 기판으로서 실리콘기판을 사용하고, 다공질 층 상에 에피택셜층으로서 게르마늄층 또는 실리콘-게르마늄 혼합결정층을 형성한다. 또는, 기판으로서 게르마늄기판을 사용하고, 에피택셜층으로서 비화갈륨층을 형성한다.
도 3은, 도 1f 및 도 2에 표시한 3차원 반도체장치의 변형예를 표시한 도면이다. 도 3에 표시한 바와 같이, 단결정 실리콘층(104)과 제 2반도체 기판(108)과의 사이에는, 제 2반도체 기판(108)에 형성된 회로(106)에 어떠한 광도 진입되는 것을 방지하기 위해, 광을 차폐 또는 감쇠시키는 막(111)이 형성되는 것이 바람직하다. 이 막(111)이 형성되면, 회로(106)의 어떠한 오동작도 방지하는 것이 가능하다. 여기서, 막(111)은, 제 2반도체 기판(108)의 전체 표면에 설치되어도 되고, 그 표면의 일부에만 설치되어도 된다. 막(111)은, 예를 들면, 제 1반도체 기판(101)상에 수광부(105)를 형성한 후 제 1반도체 기판(101)을 제 1반도체 기판(108)에 접합하기 전에 단결정 실리콘층(104) 상에 형성하는 것이 가능하다. 혹은, 막(111)은, 제 2반도체 기판(108)에 회로(106)를 형성한 후 제 1반도체 기판(101)을 제 2반도체 기판(108)에 접합하기 전에 제 2반도체 기판(108)의 표면에 형성되어도 된다.
도 4는 3차원 반도체장치의 다른 변형예를 표시한 도면이다. 도 4에 표시한 바와 같이, 3차원 반도체장치의 표면에는, 반사방지막 및/또는 컬러필터(112)가 형성될 수 있다.
상기와 같은 고체촬상소자를 포함하는 집적회로로서 구성된 반도체장치는, 예를 들면, 디지털 스틸 카메라 혹은 디지털 무비 카메라 등의 전자카메라를 포함하는 화상처리장치, 또는 그러한 화상처리장치에 의한 처리결과에 따라서 동작하는 자립시스템 또는 자립로봇의 구성부품으로서 적합하다.
명세서의 한 부분을 구성하고, 구체화하는 첨부도면이, 상세한 설명과 함께 본 발명의 실시형태를 설명하는 것은, 본 발명의 원리를 설명하는 역할을 한다.
도 1a 내지 도 1f는 본 발명의 바람직한 실시형태에 의한 3차원 반도체장치의 제조공정을 표시한 단면도
도 2는 본 발명의 바람직한 실시형태에 의한 3차원 반도체장치의 구성을 표시한 단면도
도 3은 본 발명의 바람직한 실시형태에 의한 3차원 반도체장치의 다른 구성을 표시한 단면도
도 4는 본 발명의 바람직한 실시형태에 의한 3차원 반도체장치의 또 다른 구성을 표시한 단면도
도 5a 내지 도 5g는 일본국 공개특허 평11-17107호 공보에 개시된 3차원 회로소자의 제조공정을 표시한 단면도.
이하, 본 발명의 구체적인 실시예로서, 도 1a 내지 도 1f를 참조하면서 CMOS 이미지 센서(고체촬상소자)의 제조방법을 설명한다.
먼저, 도 1a에 표시한 바와 같이, 제 1반도체 기판으로서 작용하는 단결정 실리콘기판(101)상에 양극화성에 의해 2층의 다공질 실리콘층(102), (103)을 형성한다. 이때, 먼저, 다공률이 낮은 다공질 층(103)을 형성한다. 이어서, 다공률 이 높은 다공질 층(102)를 형성한다. 이것에 의해, 에피택셜성장전에 있어서 기판 표면에 존재하는 구멍을 채우는 공정을 용이하게 행할 수 있다. 또한, 2매의 반도체 기판을 접합한 후에 있어서의 단결정 실리콘기판(101)을 용이하게 분할하는 것이 가능하다.
다음에, 고온 수소 어닐링 및 SiH4 또는 SiCl4를 원료가스로서 이용하는 CVD법에 의해, 다공질 실리콘층(103)의 표면에 존재하는 구멍을 채움으로써, 다공질 실리콘층(103)의 표면에 양호한 결정면을 형성한다. 또한, 도 1b에 표시한 바와 같이, 다공질 실리콘층(103) 상에 단결정 실리콘층(반도체층)(104)을 에피택셜성장시킨다.
에피택셜성장층(104)의 두께는, 개별의 CMOS 이미지 센서의 설계에 의존하지만, 그 두께는 10㎛ 이하 정도이다.
이어서, 도 1c에 표시한 바와 같이, 에피택셜층(104)에, 통상의 반도체 프로세스를 이용해서, CMOS 이미지 센서의 센서부(105)를 형성한다.
한편, 제 2반도체 기판으로서 작용하는 별도의 단결정 실리콘기판(108)의 표면에는, 통상의 반도체 프로세스에 의해, CMOS 이미지 센서의 센서부(105)를 구성하는 각 소자를 제어하고, 각 소자로부터 얻어진 화상신호를 처리하기 위하여, 각 소자에 대해 1 대 1로 대응하는 회로를 포함하는 회로군(106) 및 전극패드(107)를 형성한다. 또, 회로군(106)의 주위에는, 센서부(105)를 구성하는 각 소자에는 대응시키지 않고, 이미지 센서의 제어 및 신호출력 등에 필요한 주변회로가 형성된 다. 그리고, 도 1d에 표시한 바와 같이, 제 1반도체 기판(101)에 형성된 CMOS 이미지 센서의 센서부(105)를 제 2반도체 기판(108)의 표면에 형성된 회로군(106)에 페이스다운 상태로 접합한다.
여기서, CMOS 이미지 센서의 센서부(105)의 전극과 제어·처리 등을 행하기 위한 회로군(106)의 대응하는 전극을 직접 접속하기 위해, 각각의 전극(도시생략)을 볼록 형상으로 형성하는 것이 가능하다. 또, CMOS 이미지 센서의 센서부(105)를 통과한 입사광이, 회로군(106)의 내부에서 잡음원으로 되는 것을 방지하기 위해, 제 1반도체 기판(101)과 제 2반도체 기판(108)과의 접합에 앞서 또는 접합할 때, 도 3 또는 도 4에 표시한 바와 같은 차폐막(111)을 센서부(105)의 표면 또는 제 2반도체 기판(108)(회로군(106))의 표면에 설치하는 것이 바람직하다.
다음에, 도 1e에 표시한 바와 같이, 집중된 고압류(워터젯)를 서로 접합된 2매의 반도체 기판의 다공질 층(102), (103) 부근에 주입함으로써, 제 1반도체 기판(101)을 다공질 층(102), (103)의 부분에서 분리한다.
이어서, 이 분리면에 남아있는 다공질 실리콘을 에칭에 의해 제거한다. 그리고 나서, 도 1f에 표시한 바와 같이, 전극패드(107)의 상부를 단결정 실리콘층(104)으로부터 제거한다.
그 후, 도 4에 표시한 바와 같은 컬러 필터 및/또는 반사방지막(112)을 형성하고, 이어서, 기판으로부터 칩을 형성한다.
본 발명의 바람직한 응용예에 의한 3차원 구조를 지닌 고체촬상장치에 의하 면, 개구율 및 입사 입체각을 대폭 증가시키는 것이 가능하다. 따라서, 화소를 고밀도로 용이하게 형성하는 것이 가능하다. 또, 제 2반도체 기판상의 회로규모는, 화소 크기 이내이면 특히 제한되지 않는다. 따라서, 각각의 화소마다 메모리를 탑재할 수 있고, 또한, 2차원 병렬신호처리회로를 배치하는 것이 가능하므로, 다기능화 이미지 센서를 형성하는 것이 가능하다.
또, 본 발명의 바람직한 실시형태의 제조방법에 의하면, 제 1반도체 기판을 제 2반도체 기판에 접합하기 전에 제 1반도체 기판을 지지기판에 접합하는 공정 및 지지기판에 접합한 제 1반도체 기판을 제 2반도체 기판에 접합한 후에, 해당 지지기판을 제거하는 공정을 생략할 수 있다. 따라서, 제조공정이 대폭 간략화되어, 저비용으로 3차원 반도체장치를 제조하는 것이 가능하다.
이상 본 발명에 의하면, 예를 들면, 고체촬상소자의 제조프로세스를 간략화하는 것이 가능하다. 또, 간략화된 제조프로세스에 의해 제조가능한 고체촬상소자를 제공하는 것이 가능하다.
본 발명의 정신과 범위를 일탈함이 없이 본 발명의 다수의 명백하게 광범위한 다른 실시형태를 행할 수 있으므로, 본 발명은, 첨부된 특허청구범위에 규정된 것을 제외하고 그의 구체적인 실시형태로 한정되지 않는다.
Claims (12)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1면 및 제 2면을 지니는 제 1부재의 상기 제 1면에 분리층을 형성하고 또한 상기 분리층의 위쪽에 광전변환소자군을 포함하는 회로소자군을 형성하는 제 1공정과,제 3면 및 제 4면을 지니는 제 2부재의 상기 제 3면에 회로소자군을 형성하는 제 2공정과,상기 제 1부재의 상기 제 1면쪽과 상기 제 2부재의 상기 제 3면쪽을 대면시켜서 배치하여, 상기 제 1부재와 상기 제 2부재와의 결합체를 형성하는 제 3공정과,상기 결합체가 형성된 후에 상기 제1부재를 상기 분리층에 있어서 분리하는 공정을 포함하는 것을 특징으로 하는 고체촬상장치의 제조방법.
- 제 7항에 있어서, 상기 제 2공정에서 형성된 회로소자군은, 상기 광전변환소자군을 제어하는 회로 및 상기 광전변환소자군으로부터 얻어진 신호를 처리하는 회로 중의 어느 한쪽의 회로 또는 양쪽 모두의 회로를 포함하는 것을 특징으로 하는 고체촬상장치의 제조방법.
- 제 7항에 있어서, 상기 제 1부재의 상기 제 2면 쪽에 반사방지막 및 컬러필터 중의 어느 한쪽 또는 양쪽 모두를 형성하는 공정을 더 구비하고 있는 것을 특징으로 하는 고체촬상장치의 제조방법.
- 제 7항에 있어서, 상기 제 1공정은, 상기 제 1부재의 상기 제 1면 쪽에 광을 차단 또는 감쇠시키는 막을 형성하는 공정을 포함하는 것을 특징으로 하는 고체촬상장치의 제조방법.
- 제 7항에 있어서, 상기 제 2공정은, 상기 제 2부재의 상기 제 3면 쪽에 광을 차단 또는 감쇠시키는 막을 형성하는 공정을 포함하는 것을 특징으로 하는 고체촬상장치의 제조방법.
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2003-00154898 | 2003-05-30 | ||
| JP2003154898A JP4497844B2 (ja) | 2003-05-30 | 2003-05-30 | 固体撮像装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060022670A KR20060022670A (ko) | 2006-03-10 |
| KR100755597B1 true KR100755597B1 (ko) | 2007-09-06 |
Family
ID=33487340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057022871A KR100755597B1 (ko) | 2003-05-30 | 2004-05-11 | 고체촬상장치 및 그의 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US20050121707A1 (ko) |
| EP (1) | EP1629536A4 (ko) |
| JP (1) | JP4497844B2 (ko) |
| KR (1) | KR100755597B1 (ko) |
| CN (1) | CN100454563C (ko) |
| TW (1) | TWI248634B (ko) |
| WO (1) | WO2004107447A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110111389A1 (en) * | 2001-11-07 | 2011-05-12 | Diagcor Bioscience Incorporation Limited | Rapid genotyping analysis for human papillomavirus and the device thereof |
| KR100610481B1 (ko) * | 2004-12-30 | 2006-08-08 | 매그나칩 반도체 유한회사 | 수광영역을 넓힌 이미지센서 및 그 제조 방법 |
| JP4915107B2 (ja) * | 2006-02-28 | 2012-04-11 | ソニー株式会社 | 固体撮像装置および固体撮像装置の製造方法 |
| KR100954927B1 (ko) | 2007-12-14 | 2010-04-27 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| KR100922921B1 (ko) * | 2007-12-28 | 2009-10-22 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| JP2012064709A (ja) | 2010-09-15 | 2012-03-29 | Sony Corp | 固体撮像装置及び電子機器 |
| TWI595637B (zh) * | 2012-09-28 | 2017-08-11 | Sony Corp | 半導體裝置及電子機器 |
| JP6245474B2 (ja) | 2014-04-21 | 2017-12-13 | ソニー株式会社 | 固体撮像素子、固体撮像素子の製造方法、並びに、電子機器 |
| JP6079807B2 (ja) * | 2015-03-24 | 2017-02-15 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| JP2017183658A (ja) | 2016-03-31 | 2017-10-05 | ソニー株式会社 | 固体撮像素子、撮像装置、および電子機器 |
| JP6919154B2 (ja) | 2016-03-31 | 2021-08-18 | ソニーグループ株式会社 | 固体撮像素子、撮像装置、および電子機器 |
| US9955099B2 (en) | 2016-06-21 | 2018-04-24 | Hand Held Products, Inc. | Minimum height CMOS image sensor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413767A (en) * | 1987-07-07 | 1989-01-18 | Fujitsu Ltd | Semiconductor device |
| JPH05315578A (ja) * | 1992-05-06 | 1993-11-26 | Fujitsu Ltd | 固体撮像装置 |
| JPH0945886A (ja) * | 1995-08-01 | 1997-02-14 | Sharp Corp | 増幅型半導体撮像装置 |
| US5907767A (en) | 1996-06-11 | 1999-05-25 | Nec Corporation | Backside-illuminated charge-coupled device imager and method for making the same |
| JP2001077341A (ja) * | 1999-09-06 | 2001-03-23 | Shimadzu Corp | ２次元アレイ型検出装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812906B2 (ja) * | 1986-07-11 | 1996-02-07 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JPH0812905B2 (ja) * | 1986-07-11 | 1996-02-07 | キヤノン株式会社 | 光電変換装置及びその製造方法 |
| JP2505754B2 (ja) * | 1986-07-11 | 1996-06-12 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JPS6413767U (ko) | 1987-07-15 | 1989-01-24 | ||
| JPH10209433A (ja) | 1997-01-27 | 1998-08-07 | Toshiba Corp | 固体撮像素子 |
| JP4032454B2 (ja) * | 1997-06-27 | 2008-01-16 | ソニー株式会社 | 三次元回路素子の製造方法 |
| US6054370A (en) * | 1998-06-30 | 2000-04-25 | Intel Corporation | Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer |
| JP3619053B2 (ja) * | 1999-05-21 | 2005-02-09 | キヤノン株式会社 | 光電変換装置の製造方法 |
| US6285064B1 (en) * | 2000-03-28 | 2001-09-04 | Omnivision Technologies, Inc. | Chip scale packaging technique for optical image sensing integrated circuits |
| JP3759435B2 (ja) * | 2001-07-11 | 2006-03-22 | ソニー株式会社 | Ｘ−ｙアドレス型固体撮像素子 |
| FR2829292B1 (fr) * | 2001-08-31 | 2004-09-10 | Atmel Grenoble Sa | Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot |
-
2003
- 2003-05-30 JP JP2003154898A patent/JP4497844B2/ja not_active Expired - Lifetime
-
2004
- 2004-05-11 EP EP04732194A patent/EP1629536A4/en not_active Withdrawn
- 2004-05-11 WO PCT/JP2004/006593 patent/WO2004107447A1/en active Application Filing
- 2004-05-11 KR KR1020057022871A patent/KR100755597B1/ko active IP Right Grant
- 2004-05-11 CN CNB2004800006572A patent/CN100454563C/zh not_active Expired - Lifetime
- 2004-05-25 TW TW093114787A patent/TWI248634B/zh not_active IP Right Cessation
-
2005
- 2005-01-07 US US11/031,486 patent/US20050121707A1/en not_active Abandoned
-
2006
- 2006-05-02 US US11/381,267 patent/US7732238B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413767A (en) * | 1987-07-07 | 1989-01-18 | Fujitsu Ltd | Semiconductor device |
| JPH05315578A (ja) * | 1992-05-06 | 1993-11-26 | Fujitsu Ltd | 固体撮像装置 |
| JPH0945886A (ja) * | 1995-08-01 | 1997-02-14 | Sharp Corp | 増幅型半導体撮像装置 |
| US5907767A (en) | 1996-06-11 | 1999-05-25 | Nec Corporation | Backside-illuminated charge-coupled device imager and method for making the same |
| JP2001077341A (ja) * | 1999-09-06 | 2001-03-23 | Shimadzu Corp | ２次元アレイ型検出装置 |
| US6407374B1 (en) | 1999-09-06 | 2002-06-18 | Shimadzu Corporation | Two-dimensional array type detecting device having a common and individual electrodes |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1698207A (zh) | 2005-11-16 |
| US20050121707A1 (en) | 2005-06-09 |
| TWI248634B (en) | 2006-02-01 |
| CN100454563C (zh) | 2009-01-21 |
| JP2004356536A (ja) | 2004-12-16 |
| EP1629536A1 (en) | 2006-03-01 |
| TW200507022A (en) | 2005-02-16 |
| WO2004107447A1 (en) | 2004-12-09 |
| KR20060022670A (ko) | 2006-03-10 |
| JP4497844B2 (ja) | 2010-07-07 |
| US20060199296A1 (en) | 2006-09-07 |
| US7732238B2 (en) | 2010-06-08 |
| EP1629536A4 (en) | 2010-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11289527B2 (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
| US10262947B2 (en) | Active chip on carrier or laminated chip having microelectronic element embedded therein | |
| US7732238B2 (en) | Method of manufacturing an image sensing apparatus in which two members are bonded together | |
| US20220415956A1 (en) | Solid-state image sensor, method for producing solid-state image sensor, and electronic device | |
| US8912578B2 (en) | Solid-state image pickup device and image pickup system | |
| US20100237452A1 (en) | Semiconductor device and backside illumination solid-state imaging device | |
| KR20120097401A (ko) | 고체 촬상 장치 및 촬상 시스템 | |
| CN109360833B (zh) | 半导体装置、半导体装置的制造方法和电子装置 | |
| JP2019201171A (ja) | 撮像装置及びその製造方法 | |
| WO2023058336A1 (ja) | 半導体装置およびその製造方法 | |
| US20220415960A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| WO2013054739A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP4470409B2 (ja) | 固体撮像素子の製造方法 | |
| JP2023004854A (ja) | 半導体装置及びその製造方法 | |
| KR20240010401A (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120719 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130726 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140728 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150727 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160725 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170725 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 12 |