JP6079807B2 - 固体撮像装置及び電子機器 - Google Patents

Description

本発明は、固体撮像装置、及びこの固体撮像装置を備えたカメラ等の電子機器に関する。

近年、電子式カメラはますます普及が進んでおり、その中心部品である固体撮像装置（イメージセンサ）の需要はますます高まっている。性能面では高画質化、高機能化を実現するための技術開発が続けられている。一方、ビデオカメラや携帯型カメラはもとより、携帯電話やＰＤＡ(Personal Digital Assistant)、ノート型パーソナルコンピュータ等の普及が進んでいる。これらの普及が進むにつれて、固体撮像装置及びその部品についても、持ち運びを容易にするための小型化・軽量化・薄型化、普及拡大のための低コスト化が必須のものとなってきている。

一般的に、固体撮像装置、例えばＭＯＳ型固体撮像装置は、シリコン基板上の第１の主面（受光面）側に光電変換部や増幅回路、多層配線層を形成し、この上にオンチップマイクロレンズやカラーフィルタを形成したチップを有する。このチップの第１の主面上に、接着剤などのスペーサでカバーガラスを貼り合わせ、チップの第２の主面側に端子を形成して固体撮像装置が構成される。

この固体撮像装置に対し、出力された画像を処理するための信号処理回路を搭載したチップが接続されている。固体撮像装置の多機能化に伴い、信号処理回路で行う処理も増える傾向にある。

これら複数の機能、複数のチップを小型化していくために、様々な手段が取られている。例えば、複数のチップをＳＩＰ（Silicon in Package）技術により一つのパッケージに入れることで、小型化が行われる。この場合、既存のチップを組み合わせることで実現できることが利点であるが、チップ間を接続するために伝送距離が長くなり、高速接続が困難になるため、高速動作を実現しにくいといった弊害がある。

一方、特許文献１には、半導体基板の同一平面内に形成され出力回路となるソースフォロア回路と光電変換部との間に、出力回路内で発生したイオンインパクト化を原因とする発光光を遮蔽する遮光部材を配置した固体撮像装置が示されている。

特開２００２−４３５５６号公報

固体撮像装置においては、複数のチップ同士を貼り合わせて接合することで、信号を高速伝送できるようにする取り組みも始まっている。しかし、この場合、光電変換部と周辺回路部が至近距離に形成されるため、固体撮像装置特有の課題が発生する。光電変換部は微小なキャリア（例えば電子）を信号として扱うため、周辺にある回路からの熱や電磁場の影響が雑音として混入し易い。加えて、トランジスタの通常の回路動作ではほとんど問題にならない、トランジスタから出る微小なホットキャリア発光も固体撮像装置の特性に大きな影響を与える。

ホットキャリア発光は、ソース・ドレイン間で加速されたキャリアがドレイン端で衝突電離するときに出る電子と正孔の生成再結合、あるいはそのどちらかの状態遷移によって起きる発光である。この発光は、特性上何の問題もないトランジスタでも微小であるが定常的に発生している。発光は四方に拡散するため、トランジスタから離れると影響が非常に少ない。しかし、光電変換部とトランジスタで構成された回路とを非常に近くに配置した場合、発光はそれほど拡散せずに光電変換部に光子が相当数注入される。

拡散が不十分であることから、回路のトランジスタ配置密度やアクティブ率の違いから生じるホットキャリア発光の発光分布が２次元情報として画像に写り込む。そのため、光電変換部へのホットキャリア発光の注入量を検出限界以下に抑えるための遮光が必要である。

また、周辺回路内に、サージ電圧に対して回路素子を保護するための保護回路が内蔵されている。保護回路を構成する保護ダイオードでは、動作時に逆バイアス電圧がかかりブレークダウン状態で発光現象が起きる。この発光が光電変換部に入ると上述と同様に、固体撮像装置の特性に大きな影響を与える。

本発明は、上述の点に鑑み、基板内の上下に至近距離で画素領域と周辺回路が配置された固体撮像装置において、動作時のトランジスタやダイオード等の能動素子からの発光の光電変換部への侵入を抑制し、画質の向上を図った固体撮像装置を提供するものである。
本発明は、かかる固体撮像装置を備えたカメラなどの電子機器を提供するものである。

本発明に係る固体撮像装置は、基板の光入射側に形成され、光電変換部を含む画素が複数配列された画素領域と、画素領域の基板深さ方向の下部に形成された能動素子を含む周辺回路部と、前記画素領域と前記周辺回路部との間に形成されて、前記能動素子の動作時に能動素子から放射される光の前記光電変換部への入射を遮る遮光部材とを有し、前記基板は、多層配線層及び前記画素領域を含む第１の半導体チップ部と、多層配線層及び前記周辺回路部を含む第２の半導体チップ部とが貼り合わされて構成され、前記周辺回路は、ロジック回路を有し、前記第１の半導体チップ部と前記第２の半導体チップ部は、前記第１の半導体チップを貫通する接続導体により電気的に接続され、前記第１の半導体チップ部と前記第２の半導体チップ部とが、互いの前記多層配線を向き合わせて貼り合わされている。

本発明の固体撮像装置では、画素領域と周辺回路部が基板内の上下に立体的に配置される。この立体的に配置された画素領域と周辺回路部間に遮光部材が配置されるので、画素領域と周辺回路が至近距離で配置されていても、周辺回路部における能動素子の動作時に能動素子から放射される光は遮光部材で遮断され、光電変換部への光の侵入が抑制される。

本発明に係る電子機器は、上述した本発明の固体撮像装置を有する。

本発明の電子機器では、上記本発明の固体撮像装置を備えるので、固体撮像装置において、周辺回路部における能動素子の動作時に能動素子から放射される光が遮光部材で遮断され、光電変換部への光の侵入が抑制される。

本発明に係る固体撮像装置によれば、周辺回路部における能動素子の動作時に能動素子から放射される光が遮光部材で遮断され、光電変換部への光の侵入が抑制されるので、固体撮像装置の画質を向上することができる。

本発明に係る電子機器によれば、固体撮像装置の周辺回路部における能動素子の動作時に光が放射されるが、遮光部材により光の光電変換部へ侵入が抑制されるので、固体撮像装置の画質が向上する。これにより、高画質の画像が得られる電子機器を提供することができる。

本発明に適用されるＭＯＳ型固体撮像装置の一例を示す概略構成例図である。 本発明の実施の形態に係る固体撮像装置の模式図である。 本発明に係る固体撮像装置の第１実施の形態を示す概略構成図である。 Ａ，Ｂ 第１実施の形態の遮光部材の例を示す概略断面図及び概略平面図である。 Ａ，Ｂ 第１実施の形態の遮光部材の他の例を示す概略平面図及びＡ−Ａ線上の断面図である。 第１実施の形態の遮光部材の他の例を示す概略図である。 第１実施の形態の遮光部材の他の例を示す概略図である。 本発明に係る固体撮像装置の第２実施の形態を示す概略構成図である。 本発明に係る固体撮像装置の第３実施の形態を示す概略構成図である。 本発明に係る固体撮像装置の第４実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第５実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第６実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第７実施の形態を示す要部の概略構成図である。 第２実施の形態の変形例を示す要部の概略構成図である。 本発明に係る固体撮像装置の第８実施の形態を示す概略構成図である。 本発明に係る固体撮像装置の第９実施の形態を示す概略構成図である。 本発明の第１１実施の形態に係る電子機器を示す概略構成図である。

以下、図面を参照して発明を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．本発明に適用されるＭＯＳ型固体撮像装置の概略構成例
２．第１実施の形態（固体撮像装置の構成例）
３．第２実施の形態（固体撮像装置の構成例）
４．第３実施の形態（固体撮像装置の構成例）
５．第４実施の形態（固体撮像装置の構成例）
６．第５実施の形態（固体撮像装置の構成例）
７．第６実施の形態（固体撮像装置の構成例）
８．第７実施の形態（固体撮像装置の構成例）
９．第８実施の形態（固体撮像装置の構成例）
１０．第９実施の形態（固体撮像装置の構成例）
１１．第１０実施の形態（固体撮像装置の構成例）
１２．第１１実施の形態（電子機器の構成例）

＜１．本発明に適用されるＭＯＳ型固体撮像装置の概略構成例＞
図１に、本発明の固体撮像装置に適用されるＭＯＳ型固体撮像装置の概略構成を示す。このＭＯＳ型固体撮像装置は、各実施の形態の固体撮像装置に適用される。本例の固体撮
像装置１は、図示しない半導体基板例えばシリコン基板に複数の光電変換部を含む画素２が規則的に２次元アレイ状に配列された画素領域（いわゆる画素アレイ）３と、周辺回路部とを有して構成される。画素２は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタを追加して４つのトランジスタで構成することもできる。単位画素の等価回路は通常と同様であるので、詳細説明は省略する。画素２は、１つの単位画素として構成することができる。また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードが、転送トランジスタを構成するフローティングディフュージョン、及び転送トランジスタ以外の他のトランジスタを共有する構造である。

周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。

制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。

垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換部となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路５に供給する。

カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号に対して画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。

水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。

出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。

次に、本実施形態に係るＭＯＳ型固体撮像装置の構造について説明する。図２Ａは、従来のＭＯＳ型固体撮像装置の構造を示す概略構成図であり、図２Ｂ及び図２Ｃは、本実施形態に係るＭＯＳ型固体撮像装置の構造を示す概略構成図である。

従来のＭＯＳ型固体撮像装置１５１は、図２Ａに示すように、１つの半導体チップ１５２内に、画素領域１５３と、制御回路１５４と、信号処理するためのロジック回路１５５
とを搭載して構成される。通常、画素領域１５３と制御回路１５４でイメージセンサ１５６が構成される。

これに対して、本実施形態例のＭＯＳ型固体撮像装置２１は、図２Ｂに示すように、第１の半導体チップ部２２に画素領域２３を搭載し、第２の半導体チップ部２６に制御回路２４、信号処理回路を含むロジック回路２５を搭載する。この第１の半導体チップ部２２と第２の半導体チップ部２６を相互に電気的に接続して１つの半導体チップとしてＭＯＳ型固体撮像装置２１が構成される。

本発明の他の実施形態例におけるＭＯＳ型固体撮像装置２７は、図２Ｃに示すように、第１の半導体チップ部２２に画素領域２３と制御回路２４を搭載し、第２の半導体チップ部２６に信号処理するための信号処理回路を含むロジック回路２５を搭載する。この第１の半導体チップ部２２と第２の半導体チップ部２６を相互に電気的に接続して１つの半導体チップとしてＭＯＳ型固体撮像装置２７が構成される。

さらに図示しないが、本発明の他の実施形態例におけるＭＯＳ型固体撮像装置は、第１の半導体チップ部２２に、画素領域２３と、制御回路の一部となる画素領域の制御に適した制御回路部とを搭載する。また、第２の半導体チップ部２６に、ロジック回路２５と、制御回路の他部となるロジック回路の制御に適した制御回路部とを搭載する。この第１の半導体チップ部２２と第２の半導体チップ部２６を相互に電気的に接続して１つの半導体チップとしてＭＯＳ型固体撮像装置２７が構成される。

上述の実施形態例に係るＭＯＳ型固体撮像装置は、異種の半導体チップが積層した構造を有しており、後述する構成に特徴を有している。

［固体撮像装置の構成例］
図３に、本発明に係る固体撮像装置、特にＭＯＳ型固体撮像装置の第１実施の形態を示す。本実施の形態のＭＯＳ型固体撮像装置は、裏面照射型の固体撮像装置である。本実施の形態のＭＯＳ型固体撮像装置は、図２Ｃの構成を適用したが、他の図２Ｂの構成あるいは、制御回路をそれぞれの第１及び第２の半導体チップ部に分けて搭載した構成にも適用できる。第２実施の形態以下の各実施の形態においても、同様に、上記構成を適用できる。

第１実施の形態に係る固体撮像装置２８は、第１の半導体チップ部３１と、第２の半導体チップ部４５とが貼り合わされて構成される。第１の半導体チップ部３１には、光電変換部となるフォトダイオードＰＤと、複数の画素トランジスタとからなる画素が２次元的に複数配列された画素アレイ（以下、画素領域という）２３と、制御回路２４とが形成される。

フォトダイオードＰＤは、半導体ウェル領域３２内にｎ型半導体領域３４と基板表面側のｐ型半導体領域３５を有して形成される。画素を構成する基板表面上にはゲート絶縁膜を介してゲート電極３６を形成し、ゲート電極３６と対のソース／ドレイン領域３３により画素トランジスタＴｒ１、Ｔｒ２が形成される。図３では、複数の画素トランジスタを、２つの画素トランジスタＴｒ１，Ｔｒ２で代表して示す。フォトダイオードＰＤに隣接する画素トランジスタＴｒ１が転送トランジスタに相当し、そのソース／ドレイン領域がフローティングディフージョンＦＤに相当する。各単位画素が素子分離領域３８で分離される。

一方、制御回路２４は、半導体ウェル領域３２に形成した複数のＭＯＳトランジスタで構成される。図３では制御回路２４を構成する複数のＭＯＳトランジスタを、ＭＯＳトラ
ンジスタＴｒ３、Ｔｒ４で代表して示す。各ＭＯＳトランジスタＴｒ３、Ｔｒ４は、ｎ型のソース／ドレイン領域３３と、ゲート絶縁膜を介して形成したゲート電極３６とにより形成される。

基板表面側には、層間絶縁膜３９を介して複数層の配線４０を配置してなる多層配線層４１が形成される。配線４０は例えば銅配線で形成される。画素トランジスタ及び制御回路のＭＯＳトランジスタは、第１絶縁膜４３ａ及び第２絶縁膜４３ｂを貫通する接続導体４４を介して所要の配線４０に接続される。第１絶縁膜４３ａは例えばシリコン酸化膜で形成され、第２絶縁膜４３ｂはエッチングストッパとなる例えばシリコン窒化膜で形成される。

半導体ウェル領域３２の裏面上には反射防止膜６１が形成される。反射防止膜６１上の各フォトダイオードＰＤに対応する領域には、導波路材料膜（例えばＳｉＮ膜など）６９による導波路７０が形成される。半導体ウェル領域３２の裏面上の例えばＳｉＯ膜による絶縁膜６２内には、所要領域を遮光する遮光膜６３が形成される。さらに、平坦化膜７１を介して、各フォトダイオードＰＤに対応するように、カラーフィルタ７３及びオンチップマイクロレンズ７４が形成される。

一方、第２の半導体チップ部４５には、信号処理するための信号処理回路を含むロジッ
ク回路２５が形成される。ロジック回路２５は、例えばｐ型の半導体ウェル４６に、素子分離領域５０で分離されるように複数のＭＯＳトランジスタを形成して構成される。ここでは、複数のＭＯＳトランジスタを、ＭＯＳトランジスタＴｒ６、Ｔｒ７、Ｔｒ８で代表する。各ＭＯＳトランジスタＴｒ６、Ｔｒ７、Ｔｒ８は、夫々１対のｎ型のソース／ドレイン領域４７と、ゲート絶縁膜を介して形成されたゲート電極４８を有して形成される。

半導体ウェル領域４６上には、層間絶縁膜４９を介して複数層の配線５３、バリアメタル層５８を有する配線５７を配置してなる多層配線層５５が形成される。各ＭＯＳトランジスタＴｒ６、Ｔｒ７、Ｔｒ８は、第１絶縁膜４３ａ及び第２絶縁膜４３ｂを貫通する接続導体５４を介して所要の配線５３に接続される。

第１の半導体チップ部３１と第２の半導体チップ部４５は、互いの多層配線層４１及び５５が向かい合うようにして、例えば接着剤層６０を介して貼り合わされる。第２の半導体チップ部４５側の多層配線層５５の貼り合わせ面には、貼り合わせのストレスを軽減するためのストレス補正膜５９が形成されている。貼り合わせは、この他、プラズマ接合で貼り合わせることもできる。

さらに、第１の半導体チップ部３１と第２の半導体チップ部４５は、接続導体６８を介
して電気的に接続される。すなわち、第１の半導体チップ部３１の半導体ウェル領域３２を貫通して多層配線層４１の所要の配線４０に達する接続孔が形成される。また、第１の半導体チップ部３１の半導体ウェル領域３２及び多層配線層３９を貫通し、第２の半導体チップ部４５の多層配線層５５の所要の配線５３に達する接続孔が形成される。これらの接続孔に互いに連結する接続導体６８が埋め込まれて第１及び第２の半導体チップ部３１及び４５間が電気的に接続される。接続導体６８の周りは、半導体ウェル領域３２と絶縁するために、絶縁膜６７で覆われる。接続導体６８に接続された配線４０及び５７は、垂直信号線に相当する。接続導体６８は、電極パッド（図示せず）に接続され、あるいは電極パッドとすることもできる。

接続導体６８の形成は、第１の半導体チップ部３１及び第２の半導体チップ部４５を貼り合わせた後、第１の半導体チップ部３１の半導体ウェル領域３２を薄膜化した後に行われる。その後にキャップ膜７２，平坦化膜７１，カラーフィルタ７３及びオンチップマイ
クロレンズ７４が形成される。半導体ウェル領域３２には、接続導体６８を囲む領域に絶縁スペーサ層４２が形成される。

本実施の形態の固体撮像装置２８では、基板深さ方向の上下に画素領域２３と周辺回路部のロジック回路２５が配置され、しかもフォトダイオードＰＤとロジック回路２５のＭＯＳトランジスタＴｒ６〜Ｔｒ８とが互いに至近距離に位置している。

周辺回路部でロジック回路２５内には、保護用のダイオードが設けられる場合がある。

そして、本実施の形態においては、特に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードＰＤへ入射するのを遮る遮光部材が配置される。能動素子としては、ＭＯＳトランジスタ、あるいは保護用のダイオードなどである。本例では、画素領域２３と周辺回路部を構成するロジック回路２５との間に遮光部材８１が配置される。

本実施の形態では、第１の半導体チップ部３１の多層配線層４１の所要の複数層の配線４０で遮光部材８１が形成される。図示の例では、３層の配線４０としたとき、第２の半導体チップ部４５に近い２層目、３層目の配線４０で遮光部材８１を形成することができる。この場合、画素領域２３を隙間なく被覆するように、例えば図４Ａ、Ｂに示すように、２層目の配線４０２と３層目の配線４０３が互いに一部重なり合うようにして遮光部材８１が構成される。配線４０は金属で形成されるので、当然４０２，４０３も金属である。従って、配線４０を利用して構成した遮光部材８１は、反射・散乱部材になる。

図４において、２層目及び３層目の配線４０２及び４０３の重なり量ｄ２は、配線間の距離ｄ１と開口幅ｄ３とから定まる。例えばホットキャリア光は、点光源として発生するため、斜めから来る光も遮光する必要がある。そのため、重なる量ｄ２を少なくとも配線間の距離ｄ１より大きく取ることで、斜めからの光成分を遮光する。

遮光部材８１の他の例としては、図５Ａ、Ｂ（図５ＡのＡ−Ａ線上の断面）に示すように、３層目の配線４０３を格子状に形成し、２層目の配線４０２を、各格子目を塞ぎ配線４０３と一部重なるように形成して構成することもできる。

遮光部材８１の他の例としては、図６に示すように、一方向に延長する３層目の配線４０３と、同様に一方向に延長する２層目の配線４０２を互いに一部が重なるように配置して構成することができる。

遮光部材８１の更に他の例としては、図７に示す構成とすることができる。すなわち、一方向に延長する３層目の配線４０３と、配線４０３と直交する他方向に延長する２層目の配線４０２と、２層目及び３層目の配線４０３及び４０２が重ならない各開口を塞ぐ１層目の配線４０１とにより構成することができる。

遮光部材の形態としては、上記の例に限定されず、その他の種々の形態を取ることができる。複数層の配線４０を利用して光を反射・散乱させる遮光部材８１は、配線同士の組み合わせ、配線及び配線として用いないダミー配線の組み合わせ、ダミー配線同士の組み合わせで構成することができる。

上記の配線を利用した遮光部材８１は、第１の半導体チップ部３１の多層配線層の配線４０を用いて構成した。その他、図３の破線で示すように、第２の半導体チップ部４５の多層配線層５５の配線５３を上記のように配置して光を反射・散乱させる遮光部材８１′を構成することができる。遮光部材としては、第１の半導体チップ部３１側に形成した遮光部材８１，あるいは第２の半導体チップ部４５側に形成した遮光部材８１′、あるいは遮光部材８１及び８１′の組み合わせで構成することができる。

第１実施の形態に係る固体撮像装置２８によれば、画素領域２３のフォトダイオードＰＤと、その光入射側から見て、フォトダイオードＰＤの下方の至近距離に位置するロジック回路２５との間に、遮光部材８１が配置される。すなわち、光を反射・散乱させる遮光部材８１が配置される。ロジック回路２５のＭＯＳトランジスタで発生するホットキャリア光は、この遮光部材８１により遮られ、フォトダイオードＰＤに入射しない。特に、配線を一部重ね合わすようにして遮光部材８１を形成するときは、遮光部材８１により光の回折の影響を防ぎ、下部からのホットキャリア光のフォトダイオードＰＤへの入射を更に抑制することができる。遮光部材８１′、遮光部材８１及び８１′の組み合わせを用いるときも、同様にフォトダイオードＰＤへのホットキャリア光の入射を抑制することができる。従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。

保護用のダイオードの動作時に発生する光に対しても、フォトダイオードＰＤへの入射を抑制することができる。

配線を用いた遮光部材８１では、第２の半導体チップ部４５で発生する電磁場の減衰機能が得られる。

本実施の形態の固体撮像装置２８では、第１の半導体チップ部３１に画素領域２３及び制御回路２４を形成し、第２の半導体チップ部４５に信号処理するロジック回路２５を形成している。このように、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域２３，ロジック回路２５のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。

＜３．第２実施の形態＞
［固体撮像装置の構成例］
図８に、本発明に係る固体撮像装置、特にＭＯＳ型固体撮像装置の第２実施の形態を
示す。本実施の形態のＭＯＳ型固体撮像装置は、裏面照射型の固体撮像装置である。第２実施の形態に係る固体撮像装置８３は、前述と同様に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードＰＤへ入射するのを遮る遮光部材が配置される。能動素子としては、ＭＯＳトランジスタ、あるいは保護用のダイオードなどである。

本実施の形態では、画素領域２３と周辺回路部を構成するロジック回路２５との間に、画素領域２３を隙間なく被覆する金属の単一膜による遮光部材８４が配置される。本例で第１の半導体チップ部３１と第２の半導体チップ４５との接合面近傍、すなわち第１の半導体チップ部３１側の多層配線層４１上に、遮光部材８４が配置される。遮光部材８４を構成する金属材料としては、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、カーボン（Ｃ）等を用いることができる。例えば、タングステン（Ｗ）やチタン（Ｔｉ）の場合は、１００ｎｍ程度の膜厚で、２桁程度の遮光特性を得ることができる。

なお、遮光部材８４は、画素領域２３と、ロジック回路２５のＭＯＳトランジスタとの間であれば、どこに配置しても良い。

上記の遮光部材８４は、第１の半導体チップ部３２側の接合面近傍に配置した。その他
、図８の破線で示すように、第２の半導体チップ部４５側の接合面近傍に、金属の単一膜による遮光部材８４′を配置することもできる。さらに、遮光部材８４及び８４′の組み合わせでトータルの遮光部材を構成することもできる。金属の単一膜による遮光部材８４、８４′は、反射・散乱部材となる。

遮光部材８４、８４′は、電源に接続しても良く、グラウンドに接続しても良い。あるいは遮光部材８４、８４′は電気的にフローティングでも良い。

図８において、その他の構成は、第１実施の形態で説明したと同様であるので、図３と対応する部分には同一符号を付して詳細説明を省略する。

第２実施の形態に係る固体撮像装置８３によれば、画素領域２３とロジック回路２５との間、例えば第１及び第２の半導体チップ部３１及び４５の接合面近傍に、金属の単一膜による遮光部材８４が配置される。ロジック回路２５のＭＯＳトランジスタで発生するホットキャリア光は、この遮光部材８４により遮られ、フォトダイオードＰＤに入射しない。遮光部材８４′、遮光部材８４及び８４′の組み合わせを用いるときも、同様にフォトダイオードＰＤへのホットキャリア光の入射を抑制することができる。従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。

保護用のダイオードの動作時に発生する光に対しても、フォトダイオードＰＤへの入射を抑制することができる。

金属の単一膜による遮光部材８４では、ロジック回路を有する第２の半導体チップ部４５側からの発熱を拡散するヒートスプレッダーとしての機能、第２の半導体チップ部４５で発生する電磁場の減衰機能が得られる。遮光部材８４、８４′を電源に接続するときは、電源安定化容量として利用することもできる。

本実施の形態の固体撮像装置８３では、第１の半導体チップ部３１に画素領域２３及び制御回路２４を形成し、第２の半導体チップ部４５に信号処理するロジック回路２５を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域２３，ロジック回路２５のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。

［変形例］
第２実施の形態では、金属の単一膜で反射・散乱部材による遮光部材８４が形成される。このとき、金属の遮光部材８４と接続導体６８間の間隔は、光を通し難くするために出来るだけ狭くすることが望ましいが、間隔を狭くすると、寄生容量Ｃ（図１４参照）が大きくなり、好ましくない。

本変形例は、図１４に示すように、寄生容量Ｃが影響を与えない程度に、金属の単一膜による遮光部材８４が接続導体６８から離して形成される。一方、接続導体６８に接続する配線５７の上層に配線５７と一部重なるように、かつ接続導体６８を取り囲むもう一層のダミー配線５７′が形成され、このダミー配線５７′と配線５７間に封止用の筒状壁部材（いわゆるビア）５７Ａが形成される。この構成により、接続導体６８と遮光部材８４間の間隔が広げられても、筒状壁部材５７Ａにより、ロジック回路側からの光１０３は遮られ、フォトダイオードＰＤへの光の入射が抑制される。

＜４．第３実施の形態＞
［固体撮像装置の構成例］
図９に、本発明に係る固体撮像装置、特にＭＯＳ型固体撮像装置の第３実施の形態を示す。本実施の形態のＭＯＳ型固体撮像装置は、裏面照射型の固体撮像装置である。第３実施の形態に係る固体撮像装置８６は、前述と同様に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードＰＤへ入射されるのを遮る遮光部材が配置される。能動素子としては、ＭＯＳトランジスタ、あるいは保護用のダイオードなどである。

本実施の形態では、画素領域２３と周辺回路部を構成するロジック回路２５との間に、画素領域２３を隙間なく被覆して光を吸収する光吸収部材による遮光部材８７が配置される。本例で第１の半導体チップ部３１と第２の半導体チップ４５との接合面近傍、すなわち第１の半導体チップ部３１側の多層配線層４１上に、遮光部材８７が配置される。遮光部材８７は、ロジック回路のＭＯＳトランジスタからのホットキャリア光を吸収し、フォトダイオードＰＤに入射されないようにする機能を有する。遮光部材８７は、裏面照射の光が画素で吸収しきれずに透過し、第２の半導体チップ部４５の配線で反射し、他の画素のフォトダイオードＰＤへ入射して混色を起こすのを防ぐ混色防止機能を有する。

遮光部材８７を構成する光吸収部材としては、例えばゲルマニウム（Ｇｅ）や化合物系（例えばカルコパイライトCuInSe2）などのシリコンより狭バンドギャップを有する半導
体の単一膜を用いることができる。第1及び第2の半導体チップ部31及び４５では基板としてシリコンが用いられる。シリコンより狭バンドギャップの半導体膜は、近赤外領域の吸収係数が高く、例えばゲルマニウム（Ｇｅ）であればシリコン（Ｓｉ）より１０倍程度、吸収率が高い。すなわち、１／１０程度の膜厚で２桁程度の光子を吸収可能である。このことから、１μｍ〜数μｍの膜厚のＧｅ膜で近赤外領域の光を吸収することができる。

遮光部材８７を構成する光吸収部材としては、誘電率が異なる複数の誘電体膜を積層してなる反射防止膜を用いることができる。誘電率が異なる誘電体膜としては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。

上記の遮光部材８７は、第１の半導体チップ部３２側の接合面近傍に配置した。その他、図９の破線で示すように、第２の半導体チップ部４５側の接合面近傍に、光吸収部材による遮光部材８７′を配置することもできる。さらに、遮光部材８７及び８７′の組み合わせでトータルの遮光部材を構成することもできる。遮光部材８７、８７′は、光吸収部材である。

図９において、その他の構成は、第１実施の形態で説明したと同様であるので、図３と対応する部分には同一符号を付して詳細説明を省略する。

第３実施の形態に係る固体撮像装置８６によれば、画素領域２３とロジック回路２５との間、例えば第１及び第２の半導体チップ部３１及び４５の接合面近傍に、光吸収部材による遮光部材８７が配置される。ロジック回路２５のＭＯＳトランジスタで発生するホットキャリア光は、この遮光部材８７により吸収され、フォトダイオードＰＤに入射しない。遮光部材８７′、遮光部材８７及び８７′の組み合わせを用いるときも、同様にフォトダイオードＰＤへのホットキャリア光の入射を抑制することができる。また、ロジック回路側に配置された保護用のダイオードの動作時に発生する光に対しても、フォトダイオードＰＤへの入射を抑制することができる。従って、ホットキャリア光などの能動素子から発生する光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。

一方、裏面照射の光は画素に入射するが、画素で吸収しきれずに透過する長波長成分が
第２の半導体チップ部４５の配線などに反射して他の画素に再入射される恐れがあっても、光吸収部材による遮光部材８７，８７′により透過した長波長成分が吸収される。このため、混色の発生を抑制することができる。

本実施の形態の固体撮像装置８６では、第１の半導体チップ部３１に画素領域２３及び制御回路２４を形成し、第２の半導体チップ部４５に信号処理するロジック回路２５を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域２３，ロジック回路２５のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。

＜５．第４実施の形態＞
［固体撮像装置の構成例］
図１０に、本発明に係る固体撮像装置、特にＭＯＳ型固体撮像装置の第４実施の形態を示す。本実施の形態のＭＯＳ型固体撮像装置は、裏面照射型の固体撮像装置である。図１０は、遮光部材の領域のみを示した要部の構成のみを示し、他の構成は前述の第１実施の形態と同様であるので、詳細を省略した。

第４実施の形態に係る固体撮像装置８９は、前述と同様に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードＰＤへ入射されるのを遮る遮光部材が配置される。能動素子としては、ＭＯＳトランジスタ、あるいは保護用のダイオードなどである。

本実施の形態では、遮光部材９１、９１′が、第１実施の形態での多層配線層の配線を利用した遮光部材８１，８１′と、第２実施の形態での金属の単一膜による遮光部材８４，８４′との組み合わせで構成される。本実施の形態の遮光部材は、遮光部材９１、あるいは遮光部材９１′、あるいは遮光部材９１及び９１′の組み合わせで構成することができる。

その他の構成は、第１実施の形態で説明したと同様であるので、対応する部分には同一符号を付して詳細説明を省略する。

第４実施の形態に係る固体撮像装置８９によれば、画素領域２３とロジック回路２５との間に、配線を利用した遮光部材８１と、金属の単一膜による遮光部材８４とを組み合わせた遮光部材９１が配置される。これにより、ロジック回路２５のＭＯＳトランジスタからのホットキャリア光がフォトダイオードＰＤへ入射するのを抑制することがより確実にできる。遮光部材９１′、あるいは遮光部材９１及び９１′の組み合わせを用いた場合にも、上記と同様の効果を奏する。また、ロジック回路側に配置された保護用のダイオードの動作時に発生する光に対しても、フォトダイオードＰＤへの入射を抑制することができる。従って、ホットキャリア光などの能動素子から発生する光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。

本実施の形態の固体撮像装置８９では、前述と同様に、第１の半導体チップ部３１に画素領域２３及び制御回路２４を形成し、第２の半導体チップ部４５に信号処理するロジック回路２５を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域２３，ロジック回路２５のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。

＜６．第５実施の形態＞
［固体撮像装置の構成例］
図１１に、本発明に係る固体撮像装置、特にＭＯＳ型固体撮像装置の第５実施の形態を示す。本実施の形態のＭＯＳ型固体撮像装置は、裏面照射型の固体撮像装置である。図１１は、遮光部材の領域のみを示した要部の構成のみを示し、他の構成は前述の第１実施の形態と同様であるので、詳細を省略した。

第５実施の形態に係る固体撮像装置９３は、前述と同様に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードＰＤへ入射されるのを遮る遮光部材が配置される。能動素子としては、ＭＯＳトランジスタ、あるいは保護用のダイオードなどである。

本実施の形態では、遮光部材９４、９４′が、第１実施の形態での多層配線層の配線を利用した遮光部材８１，８１′と、第３実施の形態での光吸収部材による遮光部材８７，８７′との組み合わせで構成される。本実施の形態の遮光部材は、遮光部材９４、あるいは遮光部材９４′、あるいは遮光部材９４及び９４′の組み合わせで構成することができる。

その他の構成は、第１実施の形態で説明したと同様であるので、対応する部分には同一符号を付して詳細説明を省略する。

第５実施の形態に係る固体撮像装置９３によれば、画素領域２３とロジック回路２５との間に、配線を利用した遮光部材８１と、光吸収部材による遮光部材８７とを組み合わせた遮光部材９４が配置される。これにより、ロジック回路２５のＭＯＳトランジスタからのホットキャリア光がフォトダイオードＰＤへ入射するのを抑制することがより確実にできる。また、光吸収部材による遮光部材８７の存在により、画素を透過した光が第２の半導体チップ部４５の配線５３へ到達するのを抑制することができ、配線５３で反射する光に起因した混色を抑制することができる。遮光部材９４′、あるいは遮光部材９４及び９４′の組み合わせを用いた場合にも、上記と同様の効果を奏する。また、ロジック回路側に配置された保護用のダイオードの動作時に発生する光に対しても、フォトダイオードＰＤへの入射を抑制することができる。従って、ホットキャリア光などの能動素子から発生する光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。

本実施の形態の固体撮像装置９３では、前述と同様に、第１の半導体チップ部３１に画素領域２３及び制御回路２４を形成し、第２の半導体チップ部４５に信号処理するロジック回路２５を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域２３，ロジック回路２５のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。

＜７．第６実施の形態＞
［固体撮像装置の構成例］
図１２に、本発明に係る固体撮像装置、特にＭＯＳ型固体撮像装置の第６実施の形態を示す。本実施の形態のＭＯＳ型固体撮像装置は、裏面照射型の固体撮像装置である。図１２は、遮光部材の領域のみを示した要部の構成のみを示し、他の構成は前述の第１実施の形態と同様であるので、詳細を省略した。

第６実施の形態に係る固体撮像装置９５は、前述と同様に、画素領域と周辺回路部との
間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードＰＤへ入射されるのを遮る遮光部材が配置される。能動素子としては、ＭＯＳトランジスタ、あるいは保護用のダイオードなどである。

本実施の形態では、遮光部材９６、９６′が、第２実施の形態での金属の単一膜による遮光部材８４，８４′と、第３実施の形態での光吸収部材による遮光部材８７，８７′との組み合わせで構成される。本実施の形態の遮光部材は、遮光部材９６、あるいは遮光部材９６′、あるいは遮光部材９６及び９６′の組み合わせで構成することができる。第１の半導体チップ部３１側では、光吸収部材による遮光部材８７が金属の単一膜による遮光部材８４よりフォトダイオードＰＤ側に配置される。

その他の構成は、第１実施の形態で説明したと同様であるので、対応する部分には同一符号を付して詳細説明を省略する。

第６実施の形態に係る固体撮像装置９３によれば、画素領域２３とロジック回路２５との間に、金属の単一膜による遮光部材８４と、光吸収部材による遮光部材８７とを組み合わせた遮光部材９６が配置される。これにより、ロジック回路２５のＭＯＳトランジスタからのホットキャリア光がフォトダイオードＰＤへ入射するのを抑制することがより確実にできる。また、光吸収部材による遮光部材８７の存在により、画素を透過した光が第２の半導体チップ部４５の配線５３へ到達するのを抑制することができ、配線５３で反射する光に起因した混色を抑制することができる。遮光部材９６′、あるいは遮光部材９６及び９６′の組み合わせを用いた場合にも、上記と同様の効果を奏する。また、ロジック回路側に配置された保護用のダイオードの動作時に発生する光に対しても、フォトダイオードＰＤへの入射を抑制することができる。従って、ホットキャリア光などの能動素子から発生する光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。

ロジック回路２５側は、例えばホットキャリアの光子が反射してもロジック回路動作に影響する光子量でないことがら、光吸収部材８７′の形成は、必須事項ではないが、光吸収特性を上げるために形成しても良い。

本実施の形態の固体撮像装置９５では、前述と同様に、第１の半導体チップ部３１に画素領域２３及び制御回路２４を形成し、第２の半導体チップ部４５に信号処理するロジック回路２５を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域２３，ロジック回路２５のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。

＜８．第７実施の形態＞
［固体撮像装置の構成例］
図１３に、本発明に係る固体撮像装置、特にＭＯＳ型固体撮像装置の第７実施の形態を示す。本実施の形態のＭＯＳ型固体撮像装置は、裏面照射型の固体撮像装置である。図１３は、遮光部材の領域のみを示した要部の構成のみを示し、他の構成は前述の第１実施の形態と同様であるので、詳細を省略した。

第７実施の形態に係る固体撮像装置９７は、前述と同様に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードＰＤへ入射するのを遮る遮光部材が配置される。能動素子としては、ＭＯＳトランジスタ、あるいは保護用のダイオードなどである。

前述の第２実施の形態では、遮光部材８４を金属の単一膜で形成した。工程数を考慮すれば、遮光部材として単一膜であることが望ましい。しかし、金属膜のホール欠陥や第１及び第２の半導体チップ部の貼り合わせ面の平坦化を考慮すると、単層膜で形成することが困難であることもある。

本実施の形態では、第１及び第２の半導体チップ部３１及び４５の接合面近傍、本例では第２の半導体チップ部４５側に、２層の金属の単一膜による第１遮光部材９９及び第２遮光部材１０１を配置する。それぞれの遮光部材９９及び１０１は、それぞれ異なる位置において開口９９Ａ、１０１Ａを有するパターンに形成される。そして、開口９９Ａ、１０１Ａの周囲を囲むように、第１遮光部材９９と第２遮光部材１０１間に封止用の筒状壁部材（いわゆるビア）１０２が形成される。

本実施の形態では、破線で示すように、第１の半導体チップ部４５側に同様の構成の遮光部材９８′を配置することもできる。遮光部材９８′は、２層の金属の単一膜による第１遮光部材９９′及び第２遮光部材１０１′を配置する。それぞれの遮光部材９９′及び１０１′は、それぞれ異なる位置において開口９９Ａ′、１０１Ａ′を有するパターンに形成される。そして、開口９９Ａ′、１０１Ａ′の周囲を囲むように、第１遮光部材９９′と第２遮光部材１０１′に接続するような筒状壁部材（いわゆるビア）１０２′が設けられる。

本実施の形態の遮光部材は、遮光部材９８、あるいは遮光部材９８′、あるいは遮光部材９８及び９８′の組み合わせで構成することができる。

その他の構成は、第１実施の形態で説明したと同様であるので、対応する部分には同一符号を付して詳細説明を省略する。

第７実施の形態に係る固体撮像装置９７によれば、開口位置を異にした２層の金属の単一膜による第１遮光部材９９及び第２遮光部材１０１と、開口の周辺を囲み対向する第１、第２遮光部材に接続された筒状壁部材１０２とにより、遮光部材９８が構成される。この遮光部材９８は、第１、第２の遮光部材９９，１０１にホール欠陥などがあっても、２重構造であり、しかも筒状壁部材１０２が設けられているので、破線図示の下方からの光１０３は、確実に遮光され、フォトダイオードＰＤへの入射が抑制される。遮光部材９８′、あるいは遮光部材９８及び９８′の組み合わせを用いた場合にも上記と同様の効果を奏する。また、ロジック回路側に配置された保護用のダイオードの動作時に発生する光に対しても、フォトダイオードＰＤへの入射を抑制することができる。従って、ホットキャリア光などの能動素子から発生する光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。

本実施の形態の固体撮像装置９７では、前述と同様に、第１の半導体チップ部３１に画素領域２３及び制御回路２４を形成し、第２の半導体チップ部４５に信号処理するロジック回路２５を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域２３，ロジック回路２５のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。

＜９．第８実施の形態＞
［固体撮像装置の構成例］
図１５に、本発明に係る固体撮像装置、特にＭＯＳ型固体撮像装置の第８実施の形態を示す。第８実施の形態に係る固体撮像装置１０４は、前述の画素領域２３を含む第１の半導体チップ部２２と、ロジック回路２５を含む第２の半導体チップ部２６と、その間に光を吸収する遮光部材として機能する第３の半導体チップ部１０５とを接合して構成される。第３の半導体チップ部１０５は、例えばＧｅ等の狭バンドギャップを有する半導体で形成され、薄膜状に形成される。

固体撮像装置１０４は、裏面照射型として構成する場合、第３の半導体チップ部１０５を挟んで第１の半導体チップ部２２と第２の半導体チップ部２５が互いの多層配線層を向かい合わせて一体に接合される。固体撮像装置１０４は、表面照射型として構成する場合、第３の半導体チップ部１０５を挟んで第１の半導体チップ部２２の半導体層の裏面と第２の半導体チップ部２５の多層配線層とを互いに向かい合わせて一体に接合される。

第８実施の形態に係る固体撮像装置１０４によれば、少なくとも画素領域を含む第１の半導体チップ部２２と周辺回路を構成する少なくともロジック回路を含む第２の半導体チップ部２５とが、光を吸収する第３の半導体チップ部１０５を介して接合される。この構成により、第２の半導体チップ部２５側からホットキャリア光が発生しても、ホットキャリア光は第３の半導体チップ部１０５で遮られ、第１の半導体チップ部２２のフォトダイオードＰＤへ入射することがない。従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。保護用のダイオードの動作時に発生する光に対しても、フォトダイオードＰＤへの入射を抑制することができる。

＜１０．第９実施の形態＞
［固体撮像装置の構成例］
図１６に、本発明に係る固体撮像装置、特にＭＯＳ型固体撮像装置の第９実施の形態を示す。本実施の形態のＭＯＳ型固体撮像装置は、裏面照射型の固体撮像装置である。第１実施の形態等では、第１の半導体チップ部３１と第２の半導体チップ部４５を接合して、基板深さ方向の上下に画素領域と周辺回路を構成するロジック回路を配置した構成とした。第９実施の形態は、基板深さ方向の上下に、つまり立体的に画素領域と周辺回路を配置した構成の他の形態を示す。

第９実施の形態に係る固体撮像装置１０７は、シリコンの半導体基板１０８に周辺回路を構成する制御回路１０９及び信号処理するためのロジック回路１１０，さらに画素トランジスタ群１１１が形成される。この半導体基板１０８上に層間絶縁膜を介して複数層の配線を配置した多層配線層１１２が形成される。さらに、多層配線層１１２上にシリコンのエピタキシャル層１１３が形成され、このエピタキシャル層１１３に複数の光電変換部となるフォトダイオードＰＤのみが２次元配列された画素領域１１４が形成されて、本固体撮像装置１０７が構成される。画素は、エピタキシャル層内のフォトダイオードと半導体基板１０８内の複数の画素トランジスタとで構成される。

そして、本実施の形態では、画素領域１１４と少なくとも周辺回路部を構成するロジック回路１１０との間に、前述のいずれかの遮光部材で構成された遮光部材１１５が配置される。遮光部材１１５は多層配線層１１２に形成される。

第９実施の形態に係る固体撮像装置１０７によれば、基板内の上下に画素領域１１４と周辺回路部を構成するロジック回路１１０及び制御回路１０９が配置された構成において、画素領域１１４と周辺回路との間に遮光部材１１５が配置される。この構成により、周辺回路部からホットキャリア光が発生しても、ホットキャリア光は遮光部材１１５に遮られ、上方の画素領域１１４のフォトダイオードＰＤへ入射することがない。従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置
を提供することができる。保護用のダイオードの動作時に発生する光に対しても、フォトダイオードＰＤへの入射を抑制することができる。

＜１１．第１０実施の形態＞
［固体撮像装置の構成例］
本発明に係る固体撮像装置、特にＭＯＳ型固体撮像装置の第１０実施の形態を説明する。本実施の形態に係るＭＯＳ型固体撮像装置は、表面照射型の固体撮像装置である。第１０実施の形態に係る固体撮像装置は、図示しないが、第１の半導体チップ部と第２の半導体チップ部とが一体に接合して構成される。第１の半導体チップ部は、薄膜化されたシリコンの半導体層にフォトダイオードと複数の画素トランジスタからなる画素が複数配列された画素領域が形成され、半導体層の表面上に多層配線層、カラーフィルタ、オンチップマイクロレンズが形成されて成る。第２の半導体チップ部は、シリコンの半導体基板に信号処理するためのロジック回路、制御回路を含む周辺回路部が形成され、半導体基板上に多層配線層が形成されて成る。ロジック回路、制御回路は、ＭＯＳトランジスタ等の素子で構成される。

第１の半導体チップ部の半導体層と、第２の半導体チップ部の多層配線層とが向かい合うように、第１及び第２の半導体チップ部が接合される。第１の半導体チップ部と第２の半導体チップ部は、前述と同じような接続導体により電気的に接続される。

本実施の形態では、画素領域と周辺回路部との間に、前述したいずれかの遮光部材が配置される。遮光部材は、第１及び第２の半導体チップ部の接合面近傍で第２の半導体チップ部側に形成することができる。

第１０実施の形態に係る表面照射型の固体撮像装置によれば、上下に至近距離で配置された画素領域と周辺回路部との間に、遮光部材が配置される。この構成により、周辺回路部のロジック回路からホットキャリア光が発生しても、ホットキャリア光は遮光部材に遮られ、上方の画素領域のフォトダイオードへ入射することがない。従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。保護用のダイオードの動作時に発生する光に対しても、フォトダイオードＰＤへの入射を抑制することができる。

本実施の形態の固体撮像装置では、前述と同様に、第１の半導体チップ部に画素領域を形成し、第２の半導体チップ部に周辺回路部を形成している。前述と同様に、画素領域の機能と周辺回路部の機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域，周辺回路部のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、周辺回路部それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。

＜１２．第１１実施の形態＞
［電子機器の構成例］
上述の本発明に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。

図１７に、本発明に係る電子機器の一例としてカメラに適用した第１１実施の形態を示す。第１１実施の形態に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施の形態のカメラ１２１は、固体撮像装置１２２と、固体撮像装置１２２の受光センサ部に入射光を導く光学系１２３を有する。さらに、カメラ１２１は、シャッタ装置１２４と、固体撮像装置１２２を駆動する駆動回路１２５と、固体撮像装置
１２２の出力信号を処理する信号処理回路１２６とを有する。

固体撮像装置１２２は、上述した各実施の形態の固体撮像装置のいずれかが適用される。光学系（光学レンズ）１２３は、被写体からの像光（入射光）を固体撮像装置１２２の撮像面上に結像させる。これにより、固体撮像装置１２２内に、一定期間信号電荷が蓄積される。光学系１２３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置１２４は、固体撮像装置１２２への光照射期間及び遮光期間を制御する。駆動回路１２５は、固体撮像装置１２２の転送動作及びシャッタ装置１２４のシャッタ動作を制御する駆動信号を供給する。駆動回路１２５から供給される駆動信号（タイミング信号）により、固体撮像装置１２２の信号転送を行う。信号処理回路１２６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。

第１１実施の形態に係る電子機器によれば、固体撮像装置において、周辺回路部における動作時のＭＯＳトランジスタ、ダイオード等の能動素子からのホットキャリア光などの光のフォトダイオードへの入射を抑制することができる。従って、高画質の電子機器を提供することがでる。例えば、画質を向上させたカメラなどを提供することができる。

１・・固体撮像装置、２・・画素、３・・画素領域、４・・垂直駆動回路、５・・カラム信号処理回路、６・・水平駆動回路、７・・出力回路、８・・制御回路、９・・垂直信号線、１０・・水平信号線、１２・・入出力端子、２３・・画素領域、２４・・制御回路、２５・・ロジック回路、２８、８３、８６、８９、９３、９５、９７、１０４，１０７・・固体撮像装置、３１・・第１の半導体チップ部、３２・・半導体ウェル領域、３９・・層間絶縁膜、４０・・配線、４１・・多層配線層、４５・・第２の半導体チップ部、ＰＤ・・フォトダイオード、４９・・層間絶縁膜、５３、５７・・配線、５５・・多層配線層、６０・・接着剤層、６８・・接続導体、７３・・カラーフィルタ、７４・・オンチップマイクロレンズ、８１、８１′、６４、８４′、８７、８７′、９１、９１′、９４、９４′、９６、９６′９８、９８′・・遮光部材、１２１・・カメラ

Claims (5)

1. 基板の光入射側に形成され、光電変換部を含む画素が複数配列された画素領域と、
   前記画素領域の基板深さ方向の下部に形成され、能動素子を含む周辺回路部と、
   前記画素領域と前記周辺回路部との間に形成されて、前記能動素子の動作時に能動素子から放射される光の前記光電変換部への入射を遮る遮光部材とを有し、
   前記基板は、多層配線層及び前記画素領域を含む第１の半導体チップ部と、多層配線層及び前記周辺回路部を含む第２の半導体チップ部とが貼り合わされて構成され、
   前記周辺回路部は、ロジック回路を有し、
   前記第１の半導体チップ部と前記第２の半導体チップ部は、前記第１の半導体チップを貫通する接続導体により電気的に接続され、
   前記第１の半導体チップ部と前記第２の半導体チップ部とが、互いの前記多層配線層を向き合わせて貼り合わされ、 前記遮光部材は、銅（Ｃｕ）を用いて構成された前記第１の半導体チップの多層配線および前記第２の半導体チップの多層配線の少なくとも一方を構成する配線を互いに一部重ねあわせて形成されている光を反射・散乱させる反射・散乱部材と、光を吸収する光吸収部材との組み合わせで形成されている
   固体撮像装置。
2. 前記画素が、光電変換部と複数の画素トランジスタを含んで形成され、
   前記周辺回路部の能動素子が、ＭＯＳトランジスタ及び／又はダイオードで形成されている
   請求項１記載の固体撮像装置。
3. 前記第１の半導体チップの多層配線および前記第２の半導体チップの多層配線によって、前記遮光部材が構成されている
   請求項１または２に記載の固体撮像装置。
4. 前記遮光部材を構成する前記多層配線は、ダミー配線を含む
   請求項１〜３の何れかに記載の固体撮像装置。
5. 固体撮像装置と、
   前記固体撮像装置の光電変換部に入射光を導く光学系と、
   前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
   前記固体撮像装置は、請求項１〜４の何れかに記載の固体撮像装置で構成される
   電子機器。

Images