JP2015128187A - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
JP2015128187A
JP2015128187A JP2015060994A JP2015060994A JP2015128187A JP 2015128187 A JP2015128187 A JP 2015128187A JP 2015060994 A JP2015060994 A JP 2015060994A JP 2015060994 A JP2015060994 A JP 2015060994A JP 2015128187 A JP2015128187 A JP 2015128187A
Authority
JP
Japan
Prior art keywords
state imaging
imaging device
solid
light
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015060994A
Other languages
English (en)
Other versions
JP6079807B2 (ja
Inventor
小林 正治
Masaharu Kobayashi
正治 小林
義治 工藤
Yoshiharu Kudo
義治 工藤
拓也 佐野
Takuya Sano
拓也 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015060994A priority Critical patent/JP6079807B2/ja
Publication of JP2015128187A publication Critical patent/JP2015128187A/ja
Application granted granted Critical
Publication of JP6079807B2 publication Critical patent/JP6079807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】固体撮像装置において、動作時のトランジスタやダイオード等の能動素子からの発光の光電変換部への侵入を抑制し、画質の向上を図る。【解決手段】基板の光入射側に形成され、光電変換部を含む画素が複数配列された画素領域と、前記画素領域の基板深さ方向の下部に形成され、能動素子を含む周辺回路部と、前記画素領域と前記周辺回路部との間に形成されて、前記能動素子の動作時に能動素子から放射される光の前記光電変換部への入射を遮る遮光部材とを有し、前記基板は、多層配線層及び前記画素領域を含む第1の半導体チップ部と、多層配線層及び前記周辺回路部を含む第2の半導体チップ部とが貼り合わされて構成され、前記周辺回路は、ロジック回路を有し、前記第1の半導体チップ部と前記第2の半導体チップ部は、前記第1の半導体チップを貫通する接続導体により電気的に接続され、前記第1の半導体チップ部と前記第2の半導体チップ部とが、互いの前記多層配線を向き合わせて貼り合わされている固体撮像装置である。【選択図】図3

Description

本発明は、固体撮像装置、及びこの固体撮像装置を備えたカメラ等の電子機器に関する。
近年、電子式カメラはますます普及が進んでおり、その中心部品である固体撮像装置(イメージセンサ)の需要はますます高まっている。性能面では高画質化、高機能化を実現するための技術開発が続けられている。一方、ビデオカメラや携帯型カメラはもとより、携帯電話やPDA(Personal Digital Assistant)、ノート型パーソナルコンピュータ等の普及が進んでいる。これらの普及が進むにつれて、固体撮像装置及びその部品についても、持ち運びを容易にするための小型化・軽量化・薄型化、普及拡大のための低コスト化が必須のものとなってきている。
一般的に、固体撮像装置、例えばMOS型固体撮像装置は、シリコン基板上の第1の主面(受光面)側に光電変換部や増幅回路、多層配線層を形成し、この上にオンチップマイクロレンズやカラーフィルタを形成したチップを有する。このチップの第1の主面上に、接着剤などのスペーサでカバーガラスを貼り合わせ、チップの第2の主面側に端子を形成して固体撮像装置が構成される。
この固体撮像装置に対し、出力された画像を処理するための信号処理回路を搭載したチップが接続されている。固体撮像装置の多機能化に伴い、信号処理回路で行う処理も増える傾向にある。
これら複数の機能、複数のチップを小型化していくために、様々な手段が取られている。例えば、複数のチップをSIP(Silicon in Package)技術により一つのパッケージに入れることで、小型化が行われる。この場合、既存のチップを組み合わせることで実現できることが利点であるが、チップ間を接続するために伝送距離が長くなり、高速接続が困難になるため、高速動作を実現しにくいといった弊害がある。
一方、特許文献1には、半導体基板の同一平面内に形成され出力回路となるソースフォロア回路と光電変換部との間に、出力回路内で発生したイオンインパクト化を原因とする発光光を遮蔽する遮光部材を配置した固体撮像装置が示されている。
特開2002−43556号公報
固体撮像装置においては、複数のチップ同士を貼り合わせて接合することで、信号を高速伝送できるようにする取り組みも始まっている。しかし、この場合、光電変換部と周辺回路部が至近距離に形成されるため、固体撮像装置特有の課題が発生する。光電変換部は微小なキャリア(例えば電子)を信号として扱うため、周辺にある回路からの熱や電磁場の影響が雑音として混入し易い。加えて、トランジスタの通常の回路動作ではほとんど問題にならない、トランジスタから出る微小なホットキャリア発光も固体撮像装置の特性に大きな影響を与える。
ホットキャリア発光は、ソース・ドレイン間で加速されたキャリアがドレイン端で衝突電離するときに出る電子と正孔の生成再結合、あるいはそのどちらかの状態遷移によって起きる発光である。この発光は、特性上何の問題もないトランジスタでも微小であるが定常的に発生している。発光は四方に拡散するため、トランジスタから離れると影響が非常に少ない。しかし、光電変換部とトランジスタで構成された回路とを非常に近くに配置した場合、発光はそれほど拡散せずに光電変換部に光子が相当数注入される。
拡散が不十分であることから、回路のトランジスタ配置密度やアクティブ率の違いから生じるホットキャリア発光の発光分布が2次元情報として画像に写り込む。そのため、光電変換部へのホットキャリア発光の注入量を検出限界以下に抑えるための遮光が必要である。
また、周辺回路内に、サージ電圧に対して回路素子を保護するための保護回路が内蔵されている。保護回路を構成する保護ダイオードでは、動作時に逆バイアス電圧がかかりブレークダウン状態で発光現象が起きる。この発光が光電変換部に入ると上述と同様に、固体撮像装置の特性に大きな影響を与える。
本発明は、上述の点に鑑み、基板内の上下に至近距離で画素領域と周辺回路が配置された固体撮像装置において、動作時のトランジスタやダイオード等の能動素子からの発光の光電変換部への侵入を抑制し、画質の向上を図った固体撮像装置を提供するものである。
本発明は、かかる固体撮像装置を備えたカメラなどの電子機器を提供するものである。
本発明に係る固体撮像装置は、基板の光入射側に形成され、光電変換部を含む画素が複数配列された画素領域と、画素領域の基板深さ方向の下部に形成された能動素子を含む周辺回路部と、前記画素領域と前記周辺回路部との間に形成されて、前記能動素子の動作時に能動素子から放射される光の前記光電変換部への入射を遮る遮光部材とを有し、前記基板は、多層配線層及び前記画素領域を含む第1の半導体チップ部と、多層配線層及び前記周辺回路部を含む第2の半導体チップ部とが貼り合わされて構成され、前記周辺回路は、ロジック回路を有し、前記第1の半導体チップ部と前記第2の半導体チップ部は、前記第1の半導体チップを貫通する接続導体により電気的に接続され、前記第1の半導体チップ部と前記第2の半導体チップ部とが、互いの前記多層配線を向き合わせて貼り合わされている。
本発明の固体撮像装置では、画素領域と周辺回路部が基板内の上下に立体的に配置される。この立体的に配置された画素領域と周辺回路部間に遮光部材が配置されるので、画素領域と周辺回路が至近距離で配置されていても、周辺回路部における能動素子の動作時に能動素子から放射される光は遮光部材で遮断され、光電変換部への光の侵入が抑制される。
本発明に係る電子機器は、上述した本発明の固体撮像装置を有する。
本発明の電子機器では、上記本発明の固体撮像装置を備えるので、固体撮像装置において、周辺回路部における能動素子の動作時に能動素子から放射される光が遮光部材で遮断され、光電変換部への光の侵入が抑制される。
本発明に係る固体撮像装置によれば、周辺回路部における能動素子の動作時に能動素子から放射される光が遮光部材で遮断され、光電変換部への光の侵入が抑制されるので、固体撮像装置の画質を向上することができる。
本発明に係る電子機器によれば、固体撮像装置の周辺回路部における能動素子の動作時に光が放射されるが、遮光部材により光の光電変換部へ侵入が抑制されるので、固体撮像装置の画質が向上する。これにより、高画質の画像が得られる電子機器を提供することができる。
本発明に適用されるMOS型固体撮像装置の一例を示す概略構成例図である。 本発明の実施の形態に係る固体撮像装置の模式図である。 本発明に係る固体撮像装置の第1実施の形態を示す概略構成図である。 A,B 第1実施の形態の遮光部材の例を示す概略断面図及び概略平面図である。 A,B 第1実施の形態の遮光部材の他の例を示す概略平面図及びA−A線上の断面図である。 第1実施の形態の遮光部材の他の例を示す概略図である。 第1実施の形態の遮光部材の他の例を示す概略図である。 本発明に係る固体撮像装置の第2実施の形態を示す概略構成図である。 本発明に係る固体撮像装置の第3実施の形態を示す概略構成図である。 本発明に係る固体撮像装置の第4実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第5実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第6実施の形態を示す要部の概略構成図である。 本発明に係る固体撮像装置の第7実施の形態を示す要部の概略構成図である。 第2実施の形態の変形例を示す要部の概略構成図である。 本発明に係る固体撮像装置の第8実施の形態を示す概略構成図である。 本発明に係る固体撮像装置の第9実施の形態を示す概略構成図である。 本発明の第11実施の形態に係る電子機器を示す概略構成図である。
以下、図面を参照して発明を実施するための形態(以下実施の形態とする)について説明する。なお、説明は以下の順序で行う。
1.本発明に適用されるMOS型固体撮像装置の概略構成例
2.第1実施の形態(固体撮像装置の構成例)
3.第2実施の形態(固体撮像装置の構成例)
4.第3実施の形態(固体撮像装置の構成例)
5.第4実施の形態(固体撮像装置の構成例)
6.第5実施の形態(固体撮像装置の構成例)
7.第6実施の形態(固体撮像装置の構成例)
8.第7実施の形態(固体撮像装置の構成例)
9.第8実施の形態(固体撮像装置の構成例)
10.第9実施の形態(固体撮像装置の構成例)
11.第10実施の形態(固体撮像装置の構成例)
12.第11実施の形態(電子機器の構成例)
<1.本発明に適用されるMOS型固体撮像装置の概略構成例>
図1に、本発明の固体撮像装置に適用されるMOS型固体撮像装置の概略構成を示す。このMOS型固体撮像装置は、各実施の形態の固体撮像装置に適用される。本例の固体撮
像装置1は、図示しない半導体基板例えばシリコン基板に複数の光電変換部を含む画素2が規則的に2次元アレイ状に配列された画素領域(いわゆる画素アレイ)3と、周辺回路部とを有して構成される。画素2は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタ(いわゆるMOSトランジスタ)を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの3つのトランジスタで構成することができる。その他、選択トランジスタを追加して4つのトランジスタで構成することもできる。単位画素の等価回路は通常と同様であるので、詳細説明は省略する。画素2は、1つの単位画素として構成することができる。また、画素2は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードが、転送トランジスタを構成するフローティングディフュージョン、及び転送トランジスタ以外の他のトランジスタを共有する構造である。
周辺回路部は、垂直駆動回路4と、カラム信号処理回路5と、水平駆動回路6と、出力回路7と、制御回路8などを有して構成される。
制御回路8は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路8では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6等に入力する。
垂直駆動回路4は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路4は、画素領域3の各画素2を行単位で順次垂直方向に選択走査し、垂直信号線9を通して各画素2の光電変換部となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路5に供給する。
カラム信号処理回路5は、画素2の例えば列ごとに配置されており、1行分の画素2から出力される信号に対して画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路5は、画素2固有の固定パターンノイズを除去するためのCDSや、信号増幅、AD変換等の信号処理を行う。カラム信号処理回路5の出力段には水平選択スイッチ(図示せず)が水平信号線10との間に接続されて設けられる。
水平駆動回路6は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路5の各々から画素信号を水平信号線10に出力させる。
出力回路7は、カラム信号処理回路5の各々から水平信号線10を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子12は、外部と信号のやりとりをする。
次に、本実施形態に係るMOS型固体撮像装置の構造について説明する。図2Aは、従来のMOS型固体撮像装置の構造を示す概略構成図であり、図2B及び図2Cは、本実施形態に係るMOS型固体撮像装置の構造を示す概略構成図である。
従来のMOS型固体撮像装置151は、図2Aに示すように、1つの半導体チップ152内に、画素領域153と、制御回路154と、信号処理するためのロジック回路155
とを搭載して構成される。通常、画素領域153と制御回路154でイメージセンサ156が構成される。
これに対して、本実施形態例のMOS型固体撮像装置21は、図2Bに示すように、第1の半導体チップ部22に画素領域23を搭載し、第2の半導体チップ部26に制御回路24、信号処理回路を含むロジック回路25を搭載する。この第1の半導体チップ部22と第2の半導体チップ部26を相互に電気的に接続して1つの半導体チップとしてMOS型固体撮像装置21が構成される。
本発明の他の実施形態例におけるMOS型固体撮像装置27は、図2Cに示すように、第1の半導体チップ部22に画素領域23と制御回路24を搭載し、第2の半導体チップ部26に信号処理するための信号処理回路を含むロジック回路25を搭載する。この第1の半導体チップ部22と第2の半導体チップ部26を相互に電気的に接続して1つの半導体チップとしてMOS型固体撮像装置27が構成される。
さらに図示しないが、本発明の他の実施形態例におけるMOS型固体撮像装置は、第1の半導体チップ部22に、画素領域23と、制御回路の一部となる画素領域の制御に適した制御回路部とを搭載する。また、第2の半導体チップ部26に、ロジック回路25と、制御回路の他部となるロジック回路の制御に適した制御回路部とを搭載する。この第1の半導体チップ部22と第2の半導体チップ部26を相互に電気的に接続して1つの半導体チップとしてMOS型固体撮像装置27が構成される。
上述の実施形態例に係るMOS型固体撮像装置は、異種の半導体チップが積層した構造を有しており、後述する構成に特徴を有している。
[固体撮像装置の構成例]
図3に、本発明に係る固体撮像装置、特にMOS型固体撮像装置の第1実施の形態を示す。本実施の形態のMOS型固体撮像装置は、裏面照射型の固体撮像装置である。本実施の形態のMOS型固体撮像装置は、図2Cの構成を適用したが、他の図2Bの構成あるいは、制御回路をそれぞれの第1及び第2の半導体チップ部に分けて搭載した構成にも適用できる。第2実施の形態以下の各実施の形態においても、同様に、上記構成を適用できる。
第1実施の形態に係る固体撮像装置28は、第1の半導体チップ部31と、第2の半導体チップ部45とが貼り合わされて構成される。第1の半導体チップ部31には、光電変換部となるフォトダイオードPDと、複数の画素トランジスタとからなる画素が2次元的に複数配列された画素アレイ(以下、画素領域という)23と、制御回路24とが形成される。
フォトダイオードPDは、半導体ウェル領域32内にn型半導体領域34と基板表面側のp型半導体領域35を有して形成される。画素を構成する基板表面上にはゲート絶縁膜を介してゲート電極36を形成し、ゲート電極36と対のソース/ドレイン領域33により画素トランジスタTr1、Tr2が形成される。図3では、複数の画素トランジスタを、2つの画素トランジスタTr1,Tr2で代表して示す。フォトダイオードPDに隣接する画素トランジスタTr1が転送トランジスタに相当し、そのソース/ドレイン領域がフローティングディフージョンFDに相当する。各単位画素が素子分離領域38で分離される。
一方、制御回路24は、半導体ウェル領域32に形成した複数のMOSトランジスタで構成される。図3では制御回路24を構成する複数のMOSトランジスタを、MOSトラ
ンジスタTr3、Tr4で代表して示す。各MOSトランジスタTr3、Tr4は、n型のソース/ドレイン領域33と、ゲート絶縁膜を介して形成したゲート電極36とにより形成される。
基板表面側には、層間絶縁膜39を介して複数層の配線40を配置してなる多層配線層41が形成される。配線40は例えば銅配線で形成される。画素トランジスタ及び制御回路のMOSトランジスタは、第1絶縁膜43a及び第2絶縁膜43bを貫通する接続導体44を介して所要の配線40に接続される。第1絶縁膜43aは例えばシリコン酸化膜で形成され、第2絶縁膜43bはエッチングストッパとなる例えばシリコン窒化膜で形成される。
半導体ウェル領域32の裏面上には反射防止膜61が形成される。反射防止膜61上の各フォトダイオードPDに対応する領域には、導波路材料膜(例えばSiN膜など)69による導波路70が形成される。半導体ウェル領域32の裏面上の例えばSiO膜による絶縁膜62内には、所要領域を遮光する遮光膜63が形成される。さらに、平坦化膜71を介して、各フォトダイオードPDに対応するように、カラーフィルタ73及びオンチップマイクロレンズ74が形成される。
一方、第2の半導体チップ部45には、信号処理するための信号処理回路を含むロジッ
ク回路25が形成される。ロジック回路25は、例えばp型の半導体ウェル46に、素子分離領域50で分離されるように複数のMOSトランジスタを形成して構成される。ここでは、複数のMOSトランジスタを、MOSトランジスタTr6、Tr7、Tr8で代表する。各MOSトランジスタTr6、Tr7、Tr8は、夫々1対のn型のソース/ドレイン領域47と、ゲート絶縁膜を介して形成されたゲート電極48を有して形成される。
半導体ウェル領域46上には、層間絶縁膜49を介して複数層の配線53、バリアメタル層58を有する配線57を配置してなる多層配線層55が形成される。各MOSトランジスタTr6、Tr7、Tr8は、第1絶縁膜43a及び第2絶縁膜43bを貫通する接続導体54を介して所要の配線53に接続される。
第1の半導体チップ部31と第2の半導体チップ部45は、互いの多層配線層41及び55が向かい合うようにして、例えば接着剤層60を介して貼り合わされる。第2の半導体チップ部45側の多層配線層55の貼り合わせ面には、貼り合わせのストレスを軽減するためのストレス補正膜59が形成されている。貼り合わせは、この他、プラズマ接合で貼り合わせることもできる。
さらに、第1の半導体チップ部31と第2の半導体チップ部45は、接続導体68を介
して電気的に接続される。すなわち、第1の半導体チップ部31の半導体ウェル領域32を貫通して多層配線層41の所要の配線40に達する接続孔が形成される。また、第1の半導体チップ部31の半導体ウェル領域32及び多層配線層39を貫通し、第2の半導体チップ部45の多層配線層55の所要の配線53に達する接続孔が形成される。これらの接続孔に互いに連結する接続導体68が埋め込まれて第1及び第2の半導体チップ部31及び45間が電気的に接続される。接続導体68の周りは、半導体ウェル領域32と絶縁するために、絶縁膜67で覆われる。接続導体68に接続された配線40及び57は、垂直信号線に相当する。接続導体68は、電極パッド(図示せず)に接続され、あるいは電極パッドとすることもできる。
接続導体68の形成は、第1の半導体チップ部31及び第2の半導体チップ部45を貼り合わせた後、第1の半導体チップ部31の半導体ウェル領域32を薄膜化した後に行われる。その後にキャップ膜72,平坦化膜71,カラーフィルタ73及びオンチップマイ
クロレンズ74が形成される。半導体ウェル領域32には、接続導体68を囲む領域に絶縁スペーサ層42が形成される。
本実施の形態の固体撮像装置28では、基板深さ方向の上下に画素領域23と周辺回路部のロジック回路25が配置され、しかもフォトダイオードPDとロジック回路25のMOSトランジスタTr6〜Tr8とが互いに至近距離に位置している。
周辺回路部でロジック回路25内には、保護用のダイオードが設けられる場合がある。
そして、本実施の形態においては、特に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードPDへ入射するのを遮る遮光部材が配置される。能動素子としては、MOSトランジスタ、あるいは保護用のダイオードなどである。本例では、画素領域23と周辺回路部を構成するロジック回路25との間に遮光部材81が配置される。
本実施の形態では、第1の半導体チップ部31の多層配線層41の所要の複数層の配線40で遮光部材81が形成される。図示の例では、3層の配線40としたとき、第2の半導体チップ部45に近い2層目、3層目の配線40で遮光部材81を形成することができる。この場合、画素領域23を隙間なく被覆するように、例えば図4A、Bに示すように、2層目の配線402と3層目の配線403が互いに一部重なり合うようにして遮光部材81が構成される。配線40は金属で形成されるので、当然402,403も金属である。従って、配線40を利用して構成した遮光部材81は、反射・散乱部材になる。
図4において、2層目及び3層目の配線402及び403の重なり量d2は、配線間の距離d1と開口幅d3とから定まる。例えばホットキャリア光は、点光源として発生するため、斜めから来る光も遮光する必要がある。そのため、重なる量d2を少なくとも配線間の距離d1より大きく取ることで、斜めからの光成分を遮光する。
遮光部材81の他の例としては、図5A、B(図5AのA−A線上の断面)に示すように、3層目の配線403を格子状に形成し、2層目の配線402を、各格子目を塞ぎ配線403と一部重なるように形成して構成することもできる。
遮光部材81の他の例としては、図6に示すように、一方向に延長する3層目の配線403と、同様に一方向に延長する2層目の配線402を互いに一部が重なるように配置して構成することができる。
遮光部材81の更に他の例としては、図7に示す構成とすることができる。すなわち、一方向に延長する3層目の配線403と、配線403と直交する他方向に延長する2層目の配線402と、2層目及び3層目の配線403及び402が重ならない各開口を塞ぐ1層目の配線401とにより構成することができる。
遮光部材の形態としては、上記の例に限定されず、その他の種々の形態を取ることができる。複数層の配線40を利用して光を反射・散乱させる遮光部材81は、配線同士の組み合わせ、配線及び配線として用いないダミー配線の組み合わせ、ダミー配線同士の組み合わせで構成することができる。
上記の配線を利用した遮光部材81は、第1の半導体チップ部31の多層配線層の配線40を用いて構成した。その他、図3の破線で示すように、第2の半導体チップ部45の多層配線層55の配線53を上記のように配置して光を反射・散乱させる遮光部材81′を構成することができる。遮光部材としては、第1の半導体チップ部31側に形成した遮光部材81,あるいは第2の半導体チップ部45側に形成した遮光部材81′、あるいは遮光部材81及び81′の組み合わせで構成することができる。
第1実施の形態に係る固体撮像装置28によれば、画素領域23のフォトダイオードPDと、その光入射側から見て、フォトダイオードPDの下方の至近距離に位置するロジック回路25との間に、遮光部材81が配置される。すなわち、光を反射・散乱させる遮光部材81が配置される。ロジック回路25のMOSトランジスタで発生するホットキャリア光は、この遮光部材81により遮られ、フォトダイオードPDに入射しない。特に、配線を一部重ね合わすようにして遮光部材81を形成するときは、遮光部材81により光の回折の影響を防ぎ、下部からのホットキャリア光のフォトダイオードPDへの入射を更に抑制することができる。遮光部材81′、遮光部材81及び81′の組み合わせを用いるときも、同様にフォトダイオードPDへのホットキャリア光の入射を抑制することができる。従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。
保護用のダイオードの動作時に発生する光に対しても、フォトダイオードPDへの入射を抑制することができる。
配線を用いた遮光部材81では、第2の半導体チップ部45で発生する電磁場の減衰機能が得られる。
本実施の形態の固体撮像装置28では、第1の半導体チップ部31に画素領域23及び制御回路24を形成し、第2の半導体チップ部45に信号処理するロジック回路25を形成している。このように、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域23,ロジック回路25のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。
<3.第2実施の形態>
[固体撮像装置の構成例]
図8に、本発明に係る固体撮像装置、特にMOS型固体撮像装置の第2実施の形態を
示す。本実施の形態のMOS型固体撮像装置は、裏面照射型の固体撮像装置である。第2実施の形態に係る固体撮像装置83は、前述と同様に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードPDへ入射するのを遮る遮光部材が配置される。能動素子としては、MOSトランジスタ、あるいは保護用のダイオードなどである。
本実施の形態では、画素領域23と周辺回路部を構成するロジック回路25との間に、画素領域23を隙間なく被覆する金属の単一膜による遮光部材84が配置される。本例で第1の半導体チップ部31と第2の半導体チップ45との接合面近傍、すなわち第1の半導体チップ部31側の多層配線層41上に、遮光部材84が配置される。遮光部材84を構成する金属材料としては、タングステン(W)、銅(Cu)、チタン(Ti)、窒化チタン(TiN)、カーボン(C)等を用いることができる。例えば、タングステン(W)やチタン(Ti)の場合は、100nm程度の膜厚で、2桁程度の遮光特性を得ることができる。
なお、遮光部材84は、画素領域23と、ロジック回路25のMOSトランジスタとの間であれば、どこに配置しても良い。
上記の遮光部材84は、第1の半導体チップ部32側の接合面近傍に配置した。その他
、図8の破線で示すように、第2の半導体チップ部45側の接合面近傍に、金属の単一膜による遮光部材84′を配置することもできる。さらに、遮光部材84及び84′の組み合わせでトータルの遮光部材を構成することもできる。金属の単一膜による遮光部材84、84′は、反射・散乱部材となる。
遮光部材84、84′は、電源に接続しても良く、グラウンドに接続しても良い。あるいは遮光部材84、84′は電気的にフローティングでも良い。
図8において、その他の構成は、第1実施の形態で説明したと同様であるので、図3と対応する部分には同一符号を付して詳細説明を省略する。
第2実施の形態に係る固体撮像装置83によれば、画素領域23とロジック回路25との間、例えば第1及び第2の半導体チップ部31及び45の接合面近傍に、金属の単一膜による遮光部材84が配置される。ロジック回路25のMOSトランジスタで発生するホットキャリア光は、この遮光部材84により遮られ、フォトダイオードPDに入射しない。遮光部材84′、遮光部材84及び84′の組み合わせを用いるときも、同様にフォトダイオードPDへのホットキャリア光の入射を抑制することができる。従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。
保護用のダイオードの動作時に発生する光に対しても、フォトダイオードPDへの入射を抑制することができる。
金属の単一膜による遮光部材84では、ロジック回路を有する第2の半導体チップ部45側からの発熱を拡散するヒートスプレッダーとしての機能、第2の半導体チップ部45で発生する電磁場の減衰機能が得られる。遮光部材84、84′を電源に接続するときは、電源安定化容量として利用することもできる。
本実施の形態の固体撮像装置83では、第1の半導体チップ部31に画素領域23及び制御回路24を形成し、第2の半導体チップ部45に信号処理するロジック回路25を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域23,ロジック回路25のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。
[変形例]
第2実施の形態では、金属の単一膜で反射・散乱部材による遮光部材84が形成される。このとき、金属の遮光部材84と接続導体68間の間隔は、光を通し難くするために出来るだけ狭くすることが望ましいが、間隔を狭くすると、寄生容量C(図14参照)が大きくなり、好ましくない。
本変形例は、図14に示すように、寄生容量Cが影響を与えない程度に、金属の単一膜による遮光部材84が接続導体68から離して形成される。一方、接続導体68に接続する配線57の上層に配線57と一部重なるように、かつ接続導体68を取り囲むもう一層のダミー配線57′が形成され、このダミー配線57′と配線57間に封止用の筒状壁部材(いわゆるビア)57Aが形成される。この構成により、接続導体68と遮光部材84間の間隔が広げられても、筒状壁部材57Aにより、ロジック回路側からの光103は遮られ、フォトダイオードPDへの光の入射が抑制される。
<4.第3実施の形態>
[固体撮像装置の構成例]
図9に、本発明に係る固体撮像装置、特にMOS型固体撮像装置の第3実施の形態を示す。本実施の形態のMOS型固体撮像装置は、裏面照射型の固体撮像装置である。第3実施の形態に係る固体撮像装置86は、前述と同様に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードPDへ入射されるのを遮る遮光部材が配置される。能動素子としては、MOSトランジスタ、あるいは保護用のダイオードなどである。
本実施の形態では、画素領域23と周辺回路部を構成するロジック回路25との間に、画素領域23を隙間なく被覆して光を吸収する光吸収部材による遮光部材87が配置される。本例で第1の半導体チップ部31と第2の半導体チップ45との接合面近傍、すなわち第1の半導体チップ部31側の多層配線層41上に、遮光部材87が配置される。遮光部材87は、ロジック回路のMOSトランジスタからのホットキャリア光を吸収し、フォトダイオードPDに入射されないようにする機能を有する。遮光部材87は、裏面照射の光が画素で吸収しきれずに透過し、第2の半導体チップ部45の配線で反射し、他の画素のフォトダイオードPDへ入射して混色を起こすのを防ぐ混色防止機能を有する。
遮光部材87を構成する光吸収部材としては、例えばゲルマニウム(Ge)や化合物系(例えばカルコパイライトCuInSe2)などのシリコンより狭バンドギャップを有する半導
体の単一膜を用いることができる。第1及び第2の半導体チップ部31及び45では基板としてシリコンが用いられる。シリコンより狭バンドギャップの半導体膜は、近赤外領域の吸収係数が高く、例えばゲルマニウム(Ge)であればシリコン(Si)より10倍程度、吸収率が高い。すなわち、1/10程度の膜厚で2桁程度の光子を吸収可能である。このことから、1μm〜数μmの膜厚のGe膜で近赤外領域の光を吸収することができる。
遮光部材87を構成する光吸収部材としては、誘電率が異なる複数の誘電体膜を積層してなる反射防止膜を用いることができる。誘電率が異なる誘電体膜としては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。
上記の遮光部材87は、第1の半導体チップ部32側の接合面近傍に配置した。その他、図9の破線で示すように、第2の半導体チップ部45側の接合面近傍に、光吸収部材による遮光部材87′を配置することもできる。さらに、遮光部材87及び87′の組み合わせでトータルの遮光部材を構成することもできる。遮光部材87、87′は、光吸収部材である。
図9において、その他の構成は、第1実施の形態で説明したと同様であるので、図3と対応する部分には同一符号を付して詳細説明を省略する。
第3実施の形態に係る固体撮像装置86によれば、画素領域23とロジック回路25との間、例えば第1及び第2の半導体チップ部31及び45の接合面近傍に、光吸収部材による遮光部材87が配置される。ロジック回路25のMOSトランジスタで発生するホットキャリア光は、この遮光部材87により吸収され、フォトダイオードPDに入射しない。遮光部材87′、遮光部材87及び87′の組み合わせを用いるときも、同様にフォトダイオードPDへのホットキャリア光の入射を抑制することができる。また、ロジック回路側に配置された保護用のダイオードの動作時に発生する光に対しても、フォトダイオードPDへの入射を抑制することができる。従って、ホットキャリア光などの能動素子から発生する光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。
一方、裏面照射の光は画素に入射するが、画素で吸収しきれずに透過する長波長成分が
第2の半導体チップ部45の配線などに反射して他の画素に再入射される恐れがあっても、光吸収部材による遮光部材87,87′により透過した長波長成分が吸収される。このため、混色の発生を抑制することができる。
本実施の形態の固体撮像装置86では、第1の半導体チップ部31に画素領域23及び制御回路24を形成し、第2の半導体チップ部45に信号処理するロジック回路25を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域23,ロジック回路25のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。
<5.第4実施の形態>
[固体撮像装置の構成例]
図10に、本発明に係る固体撮像装置、特にMOS型固体撮像装置の第4実施の形態を示す。本実施の形態のMOS型固体撮像装置は、裏面照射型の固体撮像装置である。図10は、遮光部材の領域のみを示した要部の構成のみを示し、他の構成は前述の第1実施の形態と同様であるので、詳細を省略した。
第4実施の形態に係る固体撮像装置89は、前述と同様に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードPDへ入射されるのを遮る遮光部材が配置される。能動素子としては、MOSトランジスタ、あるいは保護用のダイオードなどである。
本実施の形態では、遮光部材91、91′が、第1実施の形態での多層配線層の配線を利用した遮光部材81,81′と、第2実施の形態での金属の単一膜による遮光部材84,84′との組み合わせで構成される。本実施の形態の遮光部材は、遮光部材91、あるいは遮光部材91′、あるいは遮光部材91及び91′の組み合わせで構成することができる。
その他の構成は、第1実施の形態で説明したと同様であるので、対応する部分には同一符号を付して詳細説明を省略する。
第4実施の形態に係る固体撮像装置89によれば、画素領域23とロジック回路25との間に、配線を利用した遮光部材81と、金属の単一膜による遮光部材84とを組み合わせた遮光部材91が配置される。これにより、ロジック回路25のMOSトランジスタからのホットキャリア光がフォトダイオードPDへ入射するのを抑制することがより確実にできる。遮光部材91′、あるいは遮光部材91及び91′の組み合わせを用いた場合にも、上記と同様の効果を奏する。また、ロジック回路側に配置された保護用のダイオードの動作時に発生する光に対しても、フォトダイオードPDへの入射を抑制することができる。従って、ホットキャリア光などの能動素子から発生する光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。
本実施の形態の固体撮像装置89では、前述と同様に、第1の半導体チップ部31に画素領域23及び制御回路24を形成し、第2の半導体チップ部45に信号処理するロジック回路25を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域23,ロジック回路25のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。
<6.第5実施の形態>
[固体撮像装置の構成例]
図11に、本発明に係る固体撮像装置、特にMOS型固体撮像装置の第5実施の形態を示す。本実施の形態のMOS型固体撮像装置は、裏面照射型の固体撮像装置である。図11は、遮光部材の領域のみを示した要部の構成のみを示し、他の構成は前述の第1実施の形態と同様であるので、詳細を省略した。
第5実施の形態に係る固体撮像装置93は、前述と同様に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードPDへ入射されるのを遮る遮光部材が配置される。能動素子としては、MOSトランジスタ、あるいは保護用のダイオードなどである。
本実施の形態では、遮光部材94、94′が、第1実施の形態での多層配線層の配線を利用した遮光部材81,81′と、第3実施の形態での光吸収部材による遮光部材87,87′との組み合わせで構成される。本実施の形態の遮光部材は、遮光部材94、あるいは遮光部材94′、あるいは遮光部材94及び94′の組み合わせで構成することができる。
その他の構成は、第1実施の形態で説明したと同様であるので、対応する部分には同一符号を付して詳細説明を省略する。
第5実施の形態に係る固体撮像装置93によれば、画素領域23とロジック回路25との間に、配線を利用した遮光部材81と、光吸収部材による遮光部材87とを組み合わせた遮光部材94が配置される。これにより、ロジック回路25のMOSトランジスタからのホットキャリア光がフォトダイオードPDへ入射するのを抑制することがより確実にできる。また、光吸収部材による遮光部材87の存在により、画素を透過した光が第2の半導体チップ部45の配線53へ到達するのを抑制することができ、配線53で反射する光に起因した混色を抑制することができる。遮光部材94′、あるいは遮光部材94及び94′の組み合わせを用いた場合にも、上記と同様の効果を奏する。また、ロジック回路側に配置された保護用のダイオードの動作時に発生する光に対しても、フォトダイオードPDへの入射を抑制することができる。従って、ホットキャリア光などの能動素子から発生する光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。
本実施の形態の固体撮像装置93では、前述と同様に、第1の半導体チップ部31に画素領域23及び制御回路24を形成し、第2の半導体チップ部45に信号処理するロジック回路25を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域23,ロジック回路25のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。
<7.第6実施の形態>
[固体撮像装置の構成例]
図12に、本発明に係る固体撮像装置、特にMOS型固体撮像装置の第6実施の形態を示す。本実施の形態のMOS型固体撮像装置は、裏面照射型の固体撮像装置である。図12は、遮光部材の領域のみを示した要部の構成のみを示し、他の構成は前述の第1実施の形態と同様であるので、詳細を省略した。
第6実施の形態に係る固体撮像装置95は、前述と同様に、画素領域と周辺回路部との
間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードPDへ入射されるのを遮る遮光部材が配置される。能動素子としては、MOSトランジスタ、あるいは保護用のダイオードなどである。
本実施の形態では、遮光部材96、96′が、第2実施の形態での金属の単一膜による遮光部材84,84′と、第3実施の形態での光吸収部材による遮光部材87,87′との組み合わせで構成される。本実施の形態の遮光部材は、遮光部材96、あるいは遮光部材96′、あるいは遮光部材96及び96′の組み合わせで構成することができる。第1の半導体チップ部31側では、光吸収部材による遮光部材87が金属の単一膜による遮光部材84よりフォトダイオードPD側に配置される。
その他の構成は、第1実施の形態で説明したと同様であるので、対応する部分には同一符号を付して詳細説明を省略する。
第6実施の形態に係る固体撮像装置93によれば、画素領域23とロジック回路25との間に、金属の単一膜による遮光部材84と、光吸収部材による遮光部材87とを組み合わせた遮光部材96が配置される。これにより、ロジック回路25のMOSトランジスタからのホットキャリア光がフォトダイオードPDへ入射するのを抑制することがより確実にできる。また、光吸収部材による遮光部材87の存在により、画素を透過した光が第2の半導体チップ部45の配線53へ到達するのを抑制することができ、配線53で反射する光に起因した混色を抑制することができる。遮光部材96′、あるいは遮光部材96及び96′の組み合わせを用いた場合にも、上記と同様の効果を奏する。また、ロジック回路側に配置された保護用のダイオードの動作時に発生する光に対しても、フォトダイオードPDへの入射を抑制することができる。従って、ホットキャリア光などの能動素子から発生する光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。
ロジック回路25側は、例えばホットキャリアの光子が反射してもロジック回路動作に影響する光子量でないことがら、光吸収部材87′の形成は、必須事項ではないが、光吸収特性を上げるために形成しても良い。
本実施の形態の固体撮像装置95では、前述と同様に、第1の半導体チップ部31に画素領域23及び制御回路24を形成し、第2の半導体チップ部45に信号処理するロジック回路25を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域23,ロジック回路25のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。
<8.第7実施の形態>
[固体撮像装置の構成例]
図13に、本発明に係る固体撮像装置、特にMOS型固体撮像装置の第7実施の形態を示す。本実施の形態のMOS型固体撮像装置は、裏面照射型の固体撮像装置である。図13は、遮光部材の領域のみを示した要部の構成のみを示し、他の構成は前述の第1実施の形態と同様であるので、詳細を省略した。
第7実施の形態に係る固体撮像装置97は、前述と同様に、画素領域と周辺回路部との間に、周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードPDへ入射するのを遮る遮光部材が配置される。能動素子としては、MOSトランジスタ、あるいは保護用のダイオードなどである。
前述の第2実施の形態では、遮光部材84を金属の単一膜で形成した。工程数を考慮すれば、遮光部材として単一膜であることが望ましい。しかし、金属膜のホール欠陥や第1及び第2の半導体チップ部の貼り合わせ面の平坦化を考慮すると、単層膜で形成することが困難であることもある。
本実施の形態では、第1及び第2の半導体チップ部31及び45の接合面近傍、本例では第2の半導体チップ部45側に、2層の金属の単一膜による第1遮光部材99及び第2遮光部材101を配置する。それぞれの遮光部材99及び101は、それぞれ異なる位置において開口99A、101Aを有するパターンに形成される。そして、開口99A、101Aの周囲を囲むように、第1遮光部材99と第2遮光部材101間に封止用の筒状壁部材(いわゆるビア)102が形成される。
本実施の形態では、破線で示すように、第1の半導体チップ部45側に同様の構成の遮光部材98′を配置することもできる。遮光部材98′は、2層の金属の単一膜による第1遮光部材99′及び第2遮光部材101′を配置する。それぞれの遮光部材99′及び101′は、それぞれ異なる位置において開口99A′、101A′を有するパターンに形成される。そして、開口99A′、101A′の周囲を囲むように、第1遮光部材99′と第2遮光部材101′に接続するような筒状壁部材(いわゆるビア)102′が設けられる。
本実施の形態の遮光部材は、遮光部材98、あるいは遮光部材98′、あるいは遮光部材98及び98′の組み合わせで構成することができる。
その他の構成は、第1実施の形態で説明したと同様であるので、対応する部分には同一符号を付して詳細説明を省略する。
第7実施の形態に係る固体撮像装置97によれば、開口位置を異にした2層の金属の単一膜による第1遮光部材99及び第2遮光部材101と、開口の周辺を囲み対向する第1、第2遮光部材に接続された筒状壁部材102とにより、遮光部材98が構成される。この遮光部材98は、第1、第2の遮光部材99,101にホール欠陥などがあっても、2重構造であり、しかも筒状壁部材102が設けられているので、破線図示の下方からの光103は、確実に遮光され、フォトダイオードPDへの入射が抑制される。遮光部材98′、あるいは遮光部材98及び98′の組み合わせを用いた場合にも上記と同様の効果を奏する。また、ロジック回路側に配置された保護用のダイオードの動作時に発生する光に対しても、フォトダイオードPDへの入射を抑制することができる。従って、ホットキャリア光などの能動素子から発生する光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。
本実施の形態の固体撮像装置97では、前述と同様に、第1の半導体チップ部31に画素領域23及び制御回路24を形成し、第2の半導体チップ部45に信号処理するロジック回路25を形成している。前述と同様に、画素領域の機能とロジック機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域23,ロジック回路25のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、ロジック回路それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。
<9.第8実施の形態>
[固体撮像装置の構成例]
図15に、本発明に係る固体撮像装置、特にMOS型固体撮像装置の第8実施の形態を示す。第8実施の形態に係る固体撮像装置104は、前述の画素領域23を含む第1の半導体チップ部22と、ロジック回路25を含む第2の半導体チップ部26と、その間に光を吸収する遮光部材として機能する第3の半導体チップ部105とを接合して構成される。第3の半導体チップ部105は、例えばGe等の狭バンドギャップを有する半導体で形成され、薄膜状に形成される。
固体撮像装置104は、裏面照射型として構成する場合、第3の半導体チップ部105を挟んで第1の半導体チップ部22と第2の半導体チップ部25が互いの多層配線層を向かい合わせて一体に接合される。固体撮像装置104は、表面照射型として構成する場合、第3の半導体チップ部105を挟んで第1の半導体チップ部22の半導体層の裏面と第2の半導体チップ部25の多層配線層とを互いに向かい合わせて一体に接合される。
第8実施の形態に係る固体撮像装置104によれば、少なくとも画素領域を含む第1の半導体チップ部22と周辺回路を構成する少なくともロジック回路を含む第2の半導体チップ部25とが、光を吸収する第3の半導体チップ部105を介して接合される。この構成により、第2の半導体チップ部25側からホットキャリア光が発生しても、ホットキャリア光は第3の半導体チップ部105で遮られ、第1の半導体チップ部22のフォトダイオードPDへ入射することがない。従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。保護用のダイオードの動作時に発生する光に対しても、フォトダイオードPDへの入射を抑制することができる。
<10.第9実施の形態>
[固体撮像装置の構成例]
図16に、本発明に係る固体撮像装置、特にMOS型固体撮像装置の第9実施の形態を示す。本実施の形態のMOS型固体撮像装置は、裏面照射型の固体撮像装置である。第1実施の形態等では、第1の半導体チップ部31と第2の半導体チップ部45を接合して、基板深さ方向の上下に画素領域と周辺回路を構成するロジック回路を配置した構成とした。第9実施の形態は、基板深さ方向の上下に、つまり立体的に画素領域と周辺回路を配置した構成の他の形態を示す。
第9実施の形態に係る固体撮像装置107は、シリコンの半導体基板108に周辺回路を構成する制御回路109及び信号処理するためのロジック回路110,さらに画素トランジスタ群111が形成される。この半導体基板108上に層間絶縁膜を介して複数層の配線を配置した多層配線層112が形成される。さらに、多層配線層112上にシリコンのエピタキシャル層113が形成され、このエピタキシャル層113に複数の光電変換部となるフォトダイオードPDのみが2次元配列された画素領域114が形成されて、本固体撮像装置107が構成される。画素は、エピタキシャル層内のフォトダイオードと半導体基板108内の複数の画素トランジスタとで構成される。
そして、本実施の形態では、画素領域114と少なくとも周辺回路部を構成するロジック回路110との間に、前述のいずれかの遮光部材で構成された遮光部材115が配置される。遮光部材115は多層配線層112に形成される。
第9実施の形態に係る固体撮像装置107によれば、基板内の上下に画素領域114と周辺回路部を構成するロジック回路110及び制御回路109が配置された構成において、画素領域114と周辺回路との間に遮光部材115が配置される。この構成により、周辺回路部からホットキャリア光が発生しても、ホットキャリア光は遮光部材115に遮られ、上方の画素領域114のフォトダイオードPDへ入射することがない。従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置
を提供することができる。保護用のダイオードの動作時に発生する光に対しても、フォトダイオードPDへの入射を抑制することができる。
<11.第10実施の形態>
[固体撮像装置の構成例]
本発明に係る固体撮像装置、特にMOS型固体撮像装置の第10実施の形態を説明する。本実施の形態に係るMOS型固体撮像装置は、表面照射型の固体撮像装置である。第10実施の形態に係る固体撮像装置は、図示しないが、第1の半導体チップ部と第2の半導体チップ部とが一体に接合して構成される。第1の半導体チップ部は、薄膜化されたシリコンの半導体層にフォトダイオードと複数の画素トランジスタからなる画素が複数配列された画素領域が形成され、半導体層の表面上に多層配線層、カラーフィルタ、オンチップマイクロレンズが形成されて成る。第2の半導体チップ部は、シリコンの半導体基板に信号処理するためのロジック回路、制御回路を含む周辺回路部が形成され、半導体基板上に多層配線層が形成されて成る。ロジック回路、制御回路は、MOSトランジスタ等の素子で構成される。
第1の半導体チップ部の半導体層と、第2の半導体チップ部の多層配線層とが向かい合うように、第1及び第2の半導体チップ部が接合される。第1の半導体チップ部と第2の半導体チップ部は、前述と同じような接続導体により電気的に接続される。
本実施の形態では、画素領域と周辺回路部との間に、前述したいずれかの遮光部材が配置される。遮光部材は、第1及び第2の半導体チップ部の接合面近傍で第2の半導体チップ部側に形成することができる。
第10実施の形態に係る表面照射型の固体撮像装置によれば、上下に至近距離で配置された画素領域と周辺回路部との間に、遮光部材が配置される。この構成により、周辺回路部のロジック回路からホットキャリア光が発生しても、ホットキャリア光は遮光部材に遮られ、上方の画素領域のフォトダイオードへ入射することがない。従って、ホットキャリア光が画素領域に写り込むことが回避され、よって画質が向上した固体撮像装置を提供することができる。保護用のダイオードの動作時に発生する光に対しても、フォトダイオードPDへの入射を抑制することができる。
本実施の形態の固体撮像装置では、前述と同様に、第1の半導体チップ部に画素領域を形成し、第2の半導体チップ部に周辺回路部を形成している。前述と同様に、画素領域の機能と周辺回路部の機能を異なる半導体チップ部に形成して接合する構成であるので、画素領域,周辺回路部のそれぞれに最適なプロセス形成技術を用いることができる。従って、画素領域、周辺回路部それぞれの性能を十分に発揮させることができ高性能の固体撮像装置を提供することができる。
<12.第11実施の形態>
[電子機器の構成例]
上述の本発明に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。
図17に、本発明に係る電子機器の一例としてカメラに適用した第11実施の形態を示す。第11実施の形態に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施の形態のカメラ121は、固体撮像装置122と、固体撮像装置122の受光センサ部に入射光を導く光学系123を有する。さらに、カメラ121は、シャッタ装置124と、固体撮像装置122を駆動する駆動回路125と、固体撮像装置
122の出力信号を処理する信号処理回路126とを有する。
固体撮像装置122は、上述した各実施の形態の固体撮像装置のいずれかが適用される。光学系(光学レンズ)123は、被写体からの像光(入射光)を固体撮像装置122の撮像面上に結像させる。これにより、固体撮像装置122内に、一定期間信号電荷が蓄積される。光学系123は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置124は、固体撮像装置122への光照射期間及び遮光期間を制御する。駆動回路125は、固体撮像装置122の転送動作及びシャッタ装置124のシャッタ動作を制御する駆動信号を供給する。駆動回路125から供給される駆動信号(タイミング信号)により、固体撮像装置122の信号転送を行う。信号処理回路126は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
第11実施の形態に係る電子機器によれば、固体撮像装置において、周辺回路部における動作時のMOSトランジスタ、ダイオード等の能動素子からのホットキャリア光などの光のフォトダイオードへの入射を抑制することができる。従って、高画質の電子機器を提供することがでる。例えば、画質を向上させたカメラなどを提供することができる。
1・・固体撮像装置、2・・画素、3・・画素領域、4・・垂直駆動回路、5・・カラム信号処理回路、6・・水平駆動回路、7・・出力回路、8・・制御回路、9・・垂直信号線、10・・水平信号線、12・・入出力端子、23・・画素領域、24・・制御回路、25・・ロジック回路、28、83、86、89、93、95、97、104,107・・固体撮像装置、31・・第1の半導体チップ部、32・・半導体ウェル領域、39・・層間絶縁膜、40・・配線、41・・多層配線層、45・・第2の半導体チップ部、PD・・フォトダイオード、49・・層間絶縁膜、53、57・・配線、55・・多層配線層、60・・接着剤層、68・・接続導体、73・・カラーフィルタ、74・・オンチップマイクロレンズ、81、81′、64、84′、87、87′、91、91′、94、94′、96、96′98、98′・・遮光部材、121・・カメラ

Claims (10)

  1. 基板の光入射側に形成され、光電変換部を含む画素が複数配列された画素領域と、
    前記画素領域の基板深さ方向の下部に形成され、能動素子を含む周辺回路部と、
    前記画素領域と前記周辺回路部との間に形成されて、前記能動素子の動作時に能動素子から放射される光の前記光電変換部への入射を遮る遮光部材とを有し、
    前記基板は、多層配線層及び前記画素領域を含む第1の半導体チップ部と、多層配線層及び前記周辺回路部を含む第2の半導体チップ部とが貼り合わされて構成され、
    前記周辺回路は、ロジック回路を有し、
    前記第1の半導体チップ部と前記第2の半導体チップ部は、前記第1の半導体チップを貫通する接続導体により電気的に接続され、
    前記第1の半導体チップ部と前記第2の半導体チップ部とが、互いの前記多層配線を向き合わせて貼り合わされている
    固体撮像装置。
  2. 前記画素が、光電変換部と複数の画素トランジスタを含んで形成され、
    前記周辺回路部の能動素子が、MOSトランジスタ及び/又はダイオードで形成されている
    請求項1記載の固体撮像装置。
  3. 前記遮光部材は、光を反射・散乱させる反射・散乱部材で形成されている
    請求項1または2に記載の固体撮像装置。
  4. 前記遮光部材は、光を吸収する光吸収部材で形成されている
    請求項1または2に記載の固体撮像装置。
  5. 前記遮光部材は、
    光を反射・散乱させる反射・散乱部材と、
    光を吸収する光吸収部材と
    の組み合わせで形成されている
    請求項1または2に記載の固体撮像装置。
  6. 前記反射・散乱部材は、金属の単一膜で形成されている
    請求項3記載の固体撮像装置。
  7. 前記反射・散乱部材は、前記多層配線層の互いに一部重ね合わせた複数層の配線、あるいは複数層のダミー配線、あるいは複数層の配線とダミー配線の組み合わせで形成されている
    請求項3記載の固体撮像装置。
  8. 前記反射・散乱部材は、
    金属の単一膜と、
    前記多層配線層の、複数層の配線、あるいは複数層のダミー配線、あるいは複数層の配線とダミー配線との組み合わせとの組み合わせで形成されている
    請求項3記載の固体撮像装置。
  9. 前記光吸収部材は、バンドギャップが小さい半導体による単一膜で形成されている
    請求項4記載の固体撮像装置。
  10. 固体撮像装置と、
    前記固体撮像装置の光電変換部に入射光を導く光学系と、
    前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
    前記固体撮像装置は、請求項1乃至9のいずれかに記載の固体撮像装置で構成される
    電子機器。
JP2015060994A 2015-03-24 2015-03-24 固体撮像装置及び電子機器 Active JP6079807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015060994A JP6079807B2 (ja) 2015-03-24 2015-03-24 固体撮像装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060994A JP6079807B2 (ja) 2015-03-24 2015-03-24 固体撮像装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010206890A Division JP2012064709A (ja) 2010-09-15 2010-09-15 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2015128187A true JP2015128187A (ja) 2015-07-09
JP6079807B2 JP6079807B2 (ja) 2017-02-15

Family

ID=53838015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060994A Active JP6079807B2 (ja) 2015-03-24 2015-03-24 固体撮像装置及び電子機器

Country Status (1)

Country Link
JP (1) JP6079807B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170042940A (ko) * 2015-10-12 2017-04-20 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2017135384A (ja) * 2016-01-29 2017-08-03 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. 金属ブロックと接合パッド構造
JP2018011031A (ja) * 2016-07-15 2018-01-18 株式会社ニコン 撮像素子及び撮像装置
CN108701697A (zh) * 2016-03-30 2018-10-23 索尼公司 固态图像传感器、固态图像传感器的制造方法以及电子设备
WO2020158216A1 (ja) * 2019-01-28 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN113497071A (zh) * 2020-04-06 2021-10-12 爱思开海力士有限公司 图像感测装置
WO2021215299A1 (ja) * 2020-04-21 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2021256114A1 (ja) * 2020-06-17 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
CN114566198A (zh) * 2022-03-03 2022-05-31 长鑫存储技术有限公司 半导体存储装置及其标识方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60192361A (ja) * 1984-03-13 1985-09-30 Nec Corp カラ−イメ−ジセンサ
JPS63161667A (ja) * 1986-12-25 1988-07-05 Nec Corp 固体撮像素子
JP2004356536A (ja) * 2003-05-30 2004-12-16 Canon Inc 固体撮像装置及びその製造方法
JP2009541990A (ja) * 2006-06-19 2009-11-26 シリコンファイル・テクノロジーズ・インコーポレイテッド 背面照射型フォトダイオードを用いたイメージセンサ及びその製造方法
JP2009290000A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 固体撮像装置
JP2010514177A (ja) * 2006-12-20 2010-04-30 ウードゥヴェ セミコンダクターズ 高集積密度画像センサの製造プロセス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60192361A (ja) * 1984-03-13 1985-09-30 Nec Corp カラ−イメ−ジセンサ
JPS63161667A (ja) * 1986-12-25 1988-07-05 Nec Corp 固体撮像素子
JP2004356536A (ja) * 2003-05-30 2004-12-16 Canon Inc 固体撮像装置及びその製造方法
JP2009541990A (ja) * 2006-06-19 2009-11-26 シリコンファイル・テクノロジーズ・インコーポレイテッド 背面照射型フォトダイオードを用いたイメージセンサ及びその製造方法
JP2010514177A (ja) * 2006-12-20 2010-04-30 ウードゥヴェ セミコンダクターズ 高集積密度画像センサの製造プロセス
JP2009290000A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 固体撮像装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471159B1 (ko) * 2015-10-12 2022-11-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20170042940A (ko) * 2015-10-12 2017-04-20 삼성전자주식회사 이미지 센서 및 그 제조 방법
US11088192B2 (en) 2016-01-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal block and bond pad structure
JP2017135384A (ja) * 2016-01-29 2017-08-03 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. 金属ブロックと接合パッド構造
US10297631B2 (en) 2016-01-29 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Metal block and bond pad structure
CN108701697A (zh) * 2016-03-30 2018-10-23 索尼公司 固态图像传感器、固态图像传感器的制造方法以及电子设备
CN108701697B (zh) * 2016-03-30 2022-12-16 索尼公司 固态图像传感器、固态图像传感器的制造方法以及电子设备
JP2018011031A (ja) * 2016-07-15 2018-01-18 株式会社ニコン 撮像素子及び撮像装置
WO2020158216A1 (ja) * 2019-01-28 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN113497071A (zh) * 2020-04-06 2021-10-12 爱思开海力士有限公司 图像感测装置
WO2021215299A1 (ja) * 2020-04-21 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2021256114A1 (ja) * 2020-06-17 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
CN114566198A (zh) * 2022-03-03 2022-05-31 长鑫存储技术有限公司 半导体存储装置及其标识方法

Also Published As

Publication number Publication date
JP6079807B2 (ja) 2017-02-15

Similar Documents

Publication Publication Date Title
KR102115649B1 (ko) 고체 촬상 장치 및 전자 기기
JP6079807B2 (ja) 固体撮像装置及び電子機器
KR102582122B1 (ko) 이미지 센서 및 이를 포함하는 전자 장치
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
JP6126593B2 (ja) 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP6044847B2 (ja) 半導体装置及び電子機器
JP2013187360A (ja) 固体撮像装置、及び、電子機器
JP2012169530A (ja) 固体撮像装置、および、その製造方法、電子機器
JP2015111604A (ja) 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP6197901B2 (ja) 固体撮像装置、及び、電子機器
JP6804395B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170102

R151 Written notification of patent or utility model registration

Ref document number: 6079807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250