JP4470409B2 - 固体撮像素子の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子の製造方法に係わり、いわゆる裏面照射型の固体撮像素子の製造方法に係わる。
【０００２】
【従来の技術】
図８に従来のＣＭＯＳ型固体撮像素子（ＣＭＯＳセンサー）の概略断面図を示す。
このＣＭＯＳ型固体撮像素子５０は、シリコン基板５１の表面付近に受光センサー部５２を構成する半導体領域６０が形成され、受光センサー部５２の上方に、層間絶縁層６１を介して複数層の配線層６２が形成された配線部５３が形成され、さらにその上に、カラーフィルター６３及びオンチップレンズ６４を含むレンズ部５４が形成されている。
【０００３】
そして、光をレンズ部５４側から入射させて、受光センサー部５２の半導体領域６０において、光電変換させて得られる電荷を蓄積した後、受光センサー部５２に蓄積された電荷を、図示しない画素選択手段や信号検出手段を用いて、検出する。
【０００４】
ところで、半導体デバイスの高集積化に伴い、トランジスタ及び他の半導体素子をより縮小して実装密度をさらに高める傾向にある。
このため、ＣＭＯＳセンサーにおいても、素子を高集積化することが求められる。
【０００５】
しかしながら、図８に示した従来のＣＭＯＳセンサーでは、配線部５３上に形成されたレンズ部５４から、配線部５３を通して受光センサー部５２に光を照射して検出する構成となっているため、デバイスの高集積化が進むことにより、配線層６２等の障害物により入射光のケラレを生じて、充分な光を受光センサー部５２に照射することができなくなる。
【０００６】
そこで、裏面側（配線部とは反対側）より受光センサー部に光を照射することにより、配線層等の障害物の影響を受けず、実効開口率１００％を達成することが可能になり、大幅に感度を上げることができる。
このことから、裏面側（配線部とは反対側）より受光センサー部に光を照射する構成のＣＭＳセンサー、いわゆる裏面照射型ＣＭＯＳセンサーの開発が行われている（例えば特許文献１参照。）。
【０００７】
【特許文献１】
特開２００３−３１７８５号公報
【０００８】
【発明が解決しようとする課題】
上述した裏面照射型のＣＭＯＳセンサーでは、光の検出感度を上げるために、なるべく裏面側のシリコン層を薄膜化する必要がある。
【０００９】
そして、一般的な半導体装置では、バックグラインダーを使用することにより、シリコン基板のウエハーの裏面を研磨して薄膜化している。
【００１０】
これに対して、裏面照射型ＣＭＯＳセンサーの場合には、充分な感度を得るために、裏面側のシリコン層を残す膜厚を数μｍ程度とする必要がある。即ち、一般的な半導体と比較して、裏面側のシリコン層をかなり薄くする必要がある。
さらに、裏面側のシリコン層の膜厚の均一性が充分でないと、感度にバラツキが生じるので、シリコン層の膜厚の均一性が要求される。
【００１１】
しかしながら、上述したバックグラインダーによる研磨を行う方法では、研磨の厚さの精度や平坦性が充分でなく、７５０μｍのシリコン基板を研磨して、均一に数μｍのシリコン層を残すことが困難である。
【００１２】
上述した問題の解決のために、本発明においては、感度のバラツキが少なく、充分な感度が得られる固体撮像素子を製造することを可能にする固体撮像素子の製造方法を提供するものである。
【００１３】
【課題を解決するための手段】
本発明の固体撮像素子の製造方法は、半導体基板と中間層と半導体層とを積層させて成る基板のウエハーに対して、半導体層に受光センサー部の半導体領域を形成する工程と、この半導体層の表面上に配線層を形成する工程と、ウエハーの裏面側の半導体基板に溝を形成する工程と、この溝からエッチング液を供給して中間層をエッチングすることにより、中間層及び半導体基板を除去する工程とを有するものである。
【００１４】
上述の本発明の固体撮像素子の製造方法によれば、半導体層に受光センサー部の半導体領域を形成し、ウエハーの裏面側の半導体基板に溝を形成し、溝からエッチング液を供給して中間層をエッチングすることにより中間層及び半導体基板を除去するので、受光センサー部の半導体領域が形成された半導体層が残る。
そして、残った半導体層の裏面側に、例えばカラーフィルターやオンチップレンズ等を含むレンズ部を形成することができ、半導体層の裏面側（配線層が形成されている、半導体層の表面側とは反対側）から光を入射させる構成（裏面照射型）の固体撮像素子を製造することができる。
また、エッチング液により中間層を除去して半導体層を残すので、残る半導体層を薄くすることが可能になる。これにより、受光センサー部の半導体領域と、半導体層の裏面との間を薄くすることが可能になる。
さらに、残る半導体層の裏面は、元の積層構造の基板の状態と同様であり、均一な面となるため、受光センサー部の半導体領域と、半導体層の裏面との間の膜厚を均一にすることが可能になる。
【００１５】
【発明の実施の形態】
本発明は、半導体基板と中間層と半導体層とを積層させて成る基板のウエハーに対して、半導体層に受光センサー部の半導体領域を形成する工程と、この半導体層の表面上に配線層を形成する工程と、ウエハーの裏面側の半導体基板に溝を形成する工程と、この溝からエッチング液を供給して中間層をエッチングすることにより、中間層及び半導体基板を除去する工程とを有する固体撮像素子の製造方法である。
【００１６】
また本発明は、上記固体撮像素子の製造方法において、溝を、中間層に到達するように形成する。
【００１７】
また本発明は、上記固体撮像素子の製造方法において、溝を半導体基板内に形成した後に、半導体基板をエッチングするエッチング液により、溝を中間層まで到達させる。
【００１８】
また本発明は、上記固体撮像素子の製造方法において、中間層の膜厚を１０μｍ以下とする。
【００１９】
また本発明は、上記固体撮像素子の製造方法において、中間層及び半導体基板を除去する工程の後、半導体層の裏面上に、少なくともオンチップレンズを形成する。
【００２０】
また本発明は、上記固体撮像素子の製造方法において、溝をダイサーを用いて形成する。
【００２１】
また本発明は、上記固体撮像素子の製造方法において、溝をウエハーの裏面に格子状に形成する。
【００２２】
まず、本発明製法を適用する固体撮像素子の一形態の概略構成図を図１に示す。
この固体撮像素子１は、ＣＭＯＳ型固体撮像素子（いわゆるＣＭＯＳセンサー）を構成するものである。
この固体撮像素子１は、支持基板２の上に、層間絶縁層１２を介して複数層の配線層１３が形成されて成る配線部３が配置され、その上の半導体層に受光センサー部４を構成する半導体領域１４が形成され、受光センサー部４の上方に、カラーフィルター１５及びオンチップレンズ１６を含むレンズ部５が形成されている。
支持基板２と配線部３とは、それぞれの界面付近に形成された接着層１７，１８により接着されている。
そして、光をレンズ部５側、即ち配線部３とは反対の裏面側から入射させるので、いわゆる裏面照射型のＣＭＯＳセンサーが構成されている。
【００２３】
受光センサー部４を構成する半導体領域１４は、例えばフォトダイオードから成り、光が入射する側の方が広くなるように形成されている。これにより、入射光を効率よく取り込める。
【００２４】
図８に示した従来の構成では、配線層６２を、オンチップレンズ６４と受光センサー部５２の半導体領域６０との間を通る入射光の光路を妨げないように配置形成する必要がある。
これに対して、この図１に示す固体撮像素子１では、レンズ部５と受光センサー部４との間に配線層がなく、配線層による入射光のケラレを生じないため、感度の向上を図ることができる。
そして、図１に示す固体撮像素子１では、レンズ部５と受光センサー部４との距離を短くすることができるため、この点でも感度の向上を図ることができると共に、隣接画素への入射による混色の発生や周辺画素におけるシェーディングの発生を抑制することができる。
【００２５】
また、この図１に示す固体撮像素子１では、配線部３に光を通す必要がないため、配線層１３の配置レイアウトや設計の自由度が大きくなることから、例えば配線層１３の膜厚や抵抗を最適化することができる。
そして、各画素の固体撮像素子１をより縮小化して、高集積化や小型化を図ることができる。
【００２６】
次に、本発明の一実施の形態として、本発明の製造方法によって、図１の固体撮像素子１を製造する方法を説明する。
【００２７】
本実施の形態では、シリコン基板２３に、中間層２２としてシリコン酸化膜（ＳｉＯ₂膜）を介してシリコン層２１を形成して成るＳＯＩ基板２４（図２Ｂ参照）を使用する。
そして、本実施の形態では、図２Ａにウエハーの平面図を示すように、ウエハー２０の裏面側に、ダイサーにより、格子状に溝２５を形成する。
この溝２５は、図２Ｂに断面図を示すように、ＳＯＩ基板２４のうち、シリコン基板２３を貫通して、シリコン酸化膜から成る中間層２２に到達するように、形成する。
【００２８】
このように、ウエハー２０の裏面側に、シリコン基板２３を貫通して、シリコン酸化膜から成る中間層２２に到達する溝２５を形成することにより、その後に溝２５を通じてシリコン酸化膜用のエッチング液を供給して、中間層（ＳｉＯ₂膜）２２をエッチングすることによって、中間層（ＳｉＯ₂膜）とシリコン基板２３とを除去することができる。これにより、受光センサー部４が形成されているシリコン層２１のみを残すことができる。
【００２９】
ＳＯＩ基板２４の各層の厚さは、シリコン基板２３を例えば７５０μｍ程度、中間層（ＳｉＯ₂膜）２２を例えば１０μｍ以下、シリコン層２１を例えば数μｍ（好ましくは例えば３〜５μｍ）とすることができる。
【００３０】
続いて、図２に示した本発明製法による工程を含んで、図１に示した固体撮像素子１を製造する工程を説明する。
まず、ＳＯＩ基板２４のシリコン層２１に、受光センサー部４を構成する半導体領域１４を、例えばイオン注入により形成する。
次に、シリコン層２１の上に、ＣＶＤ法等により、層間絶縁層１２を介して多層の配線層１３が形成されて成る配線部３を形成する（以上図３Ａ参照）。
【００３１】
その後に、配線部３の表面側に接着層１８を形成し、支持基板２のウエハーにも接着層１７を形成する。そして、図３Ｂに示すように、配線部３側の接着層１８と、支持基板２側の接着層１７とにより、両者のウエハーを張り合わせる。
【００３２】
次に、図４Ｃに示すように、得られたウエハーを反転させる。
そして、図４Ｄに示すように、ウエハーの裏面側、即ち配線部３とは反対側にあるシリコン基板２３内へ、ダイサーによりＳｉＯ₂膜から成る中間層２２まで到達する格子状の溝２５を形成する。
【００３３】
その後、ウエハーの裏面側に形成された格子状の溝２５へ、シリコンとＳｉＯ₂の選択比のある薬液を供給することにより、図５Ｅに示すように、ＳＯＩ基板２４のＳｉＯ₂膜２２をエッチングして、ウエハーの裏面側の余分なシリコン基板２３及びＳｉＯ₂膜２２を除去する。
これにより、図５Ｆに示すように、ＳＯＩ基板２４のうち、受光センサー部４となるシリコン層２１のみが残る。
【００３４】
その後は、図示しないが、レンズ部５のカラーフィルター１５やオンチップレンズ１６の形成工程を行うことにより、図１に示した固体撮像素子１を製造することができる。
【００３５】
なお、図１に示した固体撮像素子１のようなＣＭＯＳセンサーでは、撮像部を構成する固体撮像素子１と共に、固体撮像素子１の駆動や制御等を行うための周辺回路部が同一の半導体チップに形成される。
従って、図示しないが、受光センサー部４の半導体領域１４を形成する際に、周辺回路部のトランジスタ等の半導体領域も形成される。同様に、固体撮像素子１の配線層１３を形成する際に、周辺回路部の配線層も形成される。
【００３６】
上述の本実施の形態によれば、ウエハー２０の裏面側のＳＯＩ基板２４のうち、シリコン基板２３内を貫通して、中間層（ＳｉＯ₂膜）２２に到達する溝２５を形成し、この溝２５からエッチング液を供給して中間層（ＳｉＯ₂膜）２２をエッチングすることにより、中間層（ＳｉＯ₂膜）２２及びシリコン基板２３を除去するので、受光センサー部４の半導体領域１４が形成されたシリコン層２１が残る。そして、この残ったシリコン層２１の裏面側に、カラーフィルター１５やオンチップレンズ１６等を含むレンズ部５を形成することにより、裏面照射型の固体撮像素子１を製造することができる。
【００３７】
また、エッチング液により中間層（ＳｉＯ₂膜）２２を除去して、受光センサー部４の半導体領域１４が形成されたシリコン層２１を残すので、残るシリコン層２１を数μｍ程度に薄くすることが可能になる。しかも、残るシリコン層２１の裏面は、元のＳＯＩ基板２４の状態と同様であり、均一な面となる。
従って、受光センサー部４の半導体領域１４と、シリコン層２１の裏面との間の膜厚を薄くかつ均一にすることができる。これにより、受光センサー部４における感度を良好にかつ均一にすることができるので、画素毎の感度のばらつきやウエハー２０内の位置による感度のばらつきを抑制し、良好な感度を有する裏面照射型の固体撮像素子１を製造することができる。
従って、画素を微細化して、集積化や小型化を図った場合でも、充分な感度を有する固体撮像素子１を実現することが可能になる。
【００３８】
特に、受光センサー部４のシリコン層２１の膜厚を数μｍ以下とするときには、バックグラインダーによって研磨を行う方法では均一に薄くすることが困難になるので、本実施の形態の製造方法を採用することの有用性が高くなる。
【００３９】
また、ウエハー２０の状態で、ダイサーにより溝２５を形成し、溝２５からエッチング液を供給しているので、スループットが早い。
【００４０】
また、ＣＭＯＳセンサーにおいては、固体撮像素子だけでなく、周辺回路部も含めたデバイスが、同じシリコン層に形成される。
ところが、バックグラインダーを用いてウエハーの裏面を研磨する方法は、ウエハーの裏面全体をこするため、デバイスにダメージが与えられる可能性がある。
これに対して、本実施の形態の製造方法によれば、ダイサーで溝２５を形成して、湿式エッチングを行っているため、デバイスへのダメージを少なくすることができる。
【００４１】
さらに、本実施の形態では、ＳＯＩ基板２４を使用しているため、例えば既存の（市販されている）安価なＳＯＩ基板２４を用いて、より安いコストで固体撮像素子１を製造することも可能になる。
【００４２】
ところで、バックグラインダーによって裏面を研磨する方法において、シリコン基板の裏面を研磨して、シリコン基板のうち受光センサー部の半導体領域が形成された部分が残るように、シリコン基板を薄くする、という工程を行う代わりに、ＳＯＩ基板を用いて、中間層（ＳｉＯ₂膜）をバッファ層として利用することにより、中間層まで達するように研磨を行い、その後中間層を除去する工程を行うことも考えられる。
しかしながら、バックグラインダーによって裏面を研磨する方法では、研磨の厚さの精度や平坦性が充分に得られないため、バッファ層とするには中間層を厚くする必要がある。このため、既存のＳＯＩ基板を用いた場合に充分な膜厚の中間層がなくてシリコン層が一部研磨されてしまうことや、中間層が厚いＳＯＩ基板を用意した場合に中間層を除去するのに時間がかかってしまうこと等の問題を生じる。
特に、中間層２２の膜厚が１０μｍ以下であるときには、バックグラインダーによって研磨を行う方法では中間層２２をバッファ層として使用することが困難になるので、本実施の形態の製造方法を採用することの有用性がさらに高まることになる。
【００４３】
なお、上述の実施の形態では、ＳＯＩ基板２４のウエハーを使用したが、本発明製法においては、ＳＯＩ基板に限定されるものではなく、半導体基板と、中間層と、半導体層とを積層した構造の基板のウエハーを用いればよい。
【００４４】
半導体基板には、シリコン基板や、その他の半導体から成る基板を用いることができる。
中間層は、半導体基板に対して湿式エッチングの選択性が取れるように、材料を選定する。シリコン基板に対しては、例えば、ＳｉＯ₂、ＳｉＮ、Ｔｉ、ＴｉＮ、ＷＮ、Ｗ、Ｃｕ、Ａｌ、並びにその合金等を、中間層の材料として用いることができる。
半導体層には、シリコン層や、その他の半導体層を用いることができる。半導体層の結晶状態は、特に限定されるものではなく、３層を積層させたウエハーの製造方法により、半導体基板、単結晶半導体層（半導体エピタキシャル層を含む）、多結晶半導体層のいずれの構成も考えられる。このうち、半導体基板又は単結晶半導体層により半導体層を構成した場合には、例えばイオン注入等によって半導体層に受光センサー部の半導体領域を容易に形成することができる利点を有する。
【００４５】
そして、中間層の材料に対応するエッチング液を用いて、溝からエッチング液を供給することにより、中間層を除去すると共に、溝が形成された半導体基板も同時に除去することができる。
【００４６】
例えばＳＯＩ基板の代わりに、Ｓｉ／ＳｉＮ／Ｓｉの積層構造の基板を使用した場合には、熱リン酸により中間層のＳｉＮを湿式エッチングする。
同様に、例えば、Ｓｉ／Ｔｉ／Ｓｉの積層構造の基板を使用した場合には、ＡＰＭ（アンモニア過水）により中間層のＴｉを湿式エッチングする。
例えば、Ｓｉ／ＴｉＮ／Ｓｉの積層構造の基板を使用した場合には、ＡＰＭ（アンモニア過水）により中間層のＴｉＮを湿式エッチングする。
例えば、Ｓｉ／ＷＮ／Ｓｉの積層構造の基板を使用した場合には、Ｈ₂Ｏ₂により中間層のＷＮを湿式エッチングする。
【００４７】
なお、上述の実施の形態では、格子状に多数の溝２５を形成したが、少なくとも１本以上の溝（例えばウエハーの直径に沿った１本の溝）を形成すれば、本発明の効果を得ることができる。
図２Ａに示したように、格子状に多数の溝２５を形成した場合には、ウエハー２０全体の中間層２２にすばやくエッチング液を浸透させることができ、エッチング工程に要する時間を短くすることができる利点を有する。
【００４８】
また、上述の実施の形態では、中間層２２に到達する溝２５を形成したが、中間層に到達しない溝を形成した後、湿式エッチングにより溝を中間層に到達させることも可能である。その場合を次に示す。
本発明の製造方法の他の実施の形態として、図１の固体撮像素子１の製造工程の一部の工程図を図６Ａ及び図６Ｂに示す。
【００４９】
まず、図３Ａ〜図４Ｃに示したと同じ工程を経た後に、図６Ａに示すように、ダイサーによりウエハーの裏面側のシリコン基板２３に溝３１を形成する。このとき、溝３１は中間層２２に到達していない。
【００５０】
次に、シリコン基板２３用の湿式エッチング液、例えばＨＦ＋ＨＮＯ₃を用いて、図６Ｂに示すように、シリコン基板２３をエッチングして、溝３１を中間層２２に到達させる。
【００５１】
続いて、中間層２２用の湿式エッチング液を用いて、図５Ｅに示したと同様に、溝３１からエッチング液を供給することにより、中間層２２をエッチングして、中間層２２及びシリコン基板２３を除去する。
その後は、図５Ｆに示したと同様の工程、並びにレンズ部５を形成する工程を経て、図１に示した固体撮像素子１を製造することができる。
【００５２】
なお、図６Ａに示した工程においては、全ての溝３１が半導体基板２３内にとどまっている場合だけでなく、一部の溝３１が中間層２２に到達している場合も、以降の工程を問題なく行うことができる。
【００５３】
上述の本実施の形態によれば、先の実施の形態と同様に、受光センサー部４の半導体領域１４と、シリコン層２１の裏面との間の膜厚を薄くかつ均一にすることができる。これにより、受光センサー部４における感度を良好にかつ均一にすることができるので、画素毎の感度のばらつきやウエハー２０内の位置による感度のばらつきを抑制し、良好な感度を有する裏面照射型の固体撮像素子１を製造することができる。
従って、画素を微細化して、集積化や小型化を図った場合でも、充分な感度を有する固体撮像素子１を実現することが可能になる。
また、ウエハーの状態で溝３１を形成し、溝３１からエッチング液を供給するため、スループットが早い。
また、ダイサーで溝３１を形成して、湿式エッチングを行っているため、デバイスへのダメージを少なくすることができる。
【００５４】
そして、本実施の形態のように、最初の溝３１を形成する工程では溝３１をシリコン基板２３内にとどめて、中間層（ＳｉＯ₂膜）２２に到達させないことにより、受光センサー部４が形成されるシリコン層２１にまで溝３１が到達してしまうことを防ぐことができる。
【００５５】
従って、特に、用いたＳＯＩ基板２４のＳｉＯ₂膜等の中間層２２が薄い場合において有効である。
そして、ダイサー等、溝３１を形成する手段のバラツキよりも、中間層２２の膜厚が薄い場合には、本実施の形態の方法を採用することが望ましい。
【００５６】
なお、上述の各実施の形態では、ダイサーにより溝を形成するとして、説明を行ったが、溝を形成する手段は特に限定されるものではない。ダイサーを用いて溝を形成した場合には、安いコストで、かつ溝の深さのばらつきを比較的少なく（数μｍの精度に）することが可能である。
【００５７】
また、上述の各実施の形態では、本発明製法をＣＭＯＳ型固体撮像素子に適用した場合を説明しているが、本発明はその他の構成の固体撮像素子に適用することが可能である。例えば、裏面側から光を入射させる構成としたＣＣＤ固体撮像素子にも、同様に適用することが可能である。
上述の各実施の形態に示したように、ＣＭＯＳ型固体撮像素子は、構成上多層の配線層が必要になるので、裏面側から光を入射させる構成として、かつ本発明製法を採用することによる効果が大きい。
【００５８】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００５９】
【発明の効果】
上述の本発明によれば、受光センサー部の半導体領域と、半導体層の裏面との間の膜厚を薄くかつ均一にすることができる。これにより、受光センサー部における感度を良好にかつ均一にすることができるため、画素毎の感度のばらつきやウエハー内の位置による感度のばらつきを抑制し、良好な感度を有する裏面照射型の固体撮像素子を製造することができる。
従って、画素を微細化して、集積化や小型化を図った場合でも、充分な感度を有する固体撮像素子を実現することが可能になる。
【００６０】
また、本発明によれば、ウエハーの状態で半導体基板に溝を形成し、溝からエッチング液を供給するため、スループットを早くすることができる。
さらに、デバイスへのダメージを少なくすることができる。
【図面の簡単な説明】
【図１】本発明を適用する固体撮像素子の一形態の概略構成図（断面図）である。
【図２】本発明製法の一実施の形態を示す図である。
Ａ 一製造工程におけるウエハーの平面図である。
Ｂ 一製造工程における断面図である。
【図３】Ａ、Ｂ 本発明製法による図１の固体撮像素子の製造工程の一形態を示す工程図である。
【図４】Ｃ、Ｄ 本発明製法による図１の固体撮像素子の製造工程の一形態を示す工程図である。
【図５】Ｅ、Ｆ 本発明製法による図１の固体撮像素子の製造工程の一形態を示す工程図である。
【図６】Ａ、Ｂ 本発明製法による図１の固体撮像素子の製造工程の他の形態を示す工程図である。
【図７】従来のＣＭＯＳ型の固体撮像素子の概略断面図である。
【符号の説明】
１ 固体撮像素子、２ 支持基板、３ 配線部、４ 受光センサー部、５ レンズ部、１３ 配線層、１４ 半導体領域、１５ カラーフィルター、１６ オンチップレンズ、１７，１８ 接着層、２０ ウエハー、２１ シリコン層、２２中間層（ＳｉＯ₂膜）、２３ シリコン基板、２４ ＳＯＩ基板、２５，３１溝

Claims (7)

1. 半導体基板と中間層と半導体層とを積層させて成る基板のウエハーに対して、前記半導体層に受光センサー部の半導体領域を形成する工程と、
   前記半導体層の表面上に、配線層を形成する工程と、
   前記ウエハーの裏面側の前記半導体基板に溝を形成する工程と、
   前記溝からエッチング液を供給して前記中間層をエッチングすることにより、前記中間層及び前記半導体基板を除去する工程とを有する
   ことを特徴とする固体撮像素子の製造方法。
2. 前記溝を、前記中間層に到達するように形成することを特徴とする請求項１に記載の固体撮像素子の製造方法。
3. 前記溝を前記半導体基板内に形成した後に、前記半導体基板をエッチングするエッチング液により、前記溝を前記中間層まで到達させることを特徴とする請求項１に記載の固体撮像素子の製造方法。
4. 前記中間層の膜厚を１０μｍ以下とすることを特徴とする請求項１に記載の固体撮像素子の製造方法。
5. 前記中間層及び前記半導体基板を除去する工程の後、前記半導体層の裏面上に、少なくともオンチップレンズを形成することを特徴とする請求項１に記載の固体撮像素子の製造方法。
6. 前記溝を、ダイサーを用いて形成することを特徴とする請求項１に記載の固体撮像素子の製造方法。
7. 前記溝を前記ウエハーの前記裏面に格子状に形成することを特徴とする請求項１に記載の固体撮像素子の製造方法。

Images