CN105489512A - 临时半导体结构键合方法和相关的键合半导体结构 - Google Patents

临时半导体结构键合方法和相关的键合半导体结构 Download PDF

Info

Publication number
CN105489512A
CN105489512A CN201510873777.3A CN201510873777A CN105489512A CN 105489512 A CN105489512 A CN 105489512A CN 201510873777 A CN201510873777 A CN 201510873777A CN 105489512 A CN105489512 A CN 105489512A
Authority
CN
China
Prior art keywords
semiconductor structure
wafer
bearing wafer
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510873777.3A
Other languages
English (en)
Other versions
CN105489512B (zh
Inventor
玛丽亚姆·萨达卡
约努茨·拉杜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/839,203 external-priority patent/US8461017B2/en
Priority claimed from FR1056122A external-priority patent/FR2963162B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN105489512A publication Critical patent/CN105489512A/zh
Application granted granted Critical
Publication of CN105489512B publication Critical patent/CN105489512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及临时半导体结构键合方法和相关的键合半导体结构。制造半导体结构的方法包括以下步骤：将原子组分注入承载裸片或晶片中以在该承载裸片或晶片内形成弱化区域，并将该承载裸片或晶片键合到半导体结构。在利用承载裸片或晶片来操作半导体结构的同时，可以该处理半导体结构。该半导体结构可以键合到另一个半导体结构，并且可以沿承载裸片或晶片中的弱化区域分割承载裸片或晶片。利用这样的方法制造半导体结构。

Description

临时半导体结构键合方法和相关的键合半导体结构
本申请是申请号为201110201962.X、申请日为2011年7月19日、发明名称为“临时半导体结构键合方法和相关的键合半导体结构”的发明专利申请的分案申请。
技术领域
本发明总体上涉及在形成三维半导体结构中有用的临时半导体裸片和/或晶片键合方法、使用临时半导体裸片和/或晶片键合方法形成的中间结构以及在临时半导体晶片键合方法中使用的包括离子注入区的半导体裸片和/或晶片。
背景技术
两个或更多个半导体结构的三维(3D)集成可以对微电子应用产生多种益处。例如，对微电子组件的3D集成可以获得改善的电性能和功耗，同时减少器件覆盖区域的面积。例如参见P.Garrou等人的“TheHandbookof3DIntegration,”Wiley-VCH(2008)。
半导体结构的3D集成可以通过将半导体裸片附接到一个或更多个其它的半导体裸片(即，裸片到裸片(D2D))、将半导体裸片附接到一个或更多个半导体晶片(即，裸片到晶片(D2W))以及将半导体晶片附接到一个或更多个其它的半导体晶片(即，晶片到晶片(W2W))或它们的组合来进行。
已经开发出多个工艺步骤以方便形成3D集成的半导体结构，这些工艺步骤例如包括单独半导体结构的电连接、将一个或更多个半导体结构薄化以及单独半导体结构的对准和键合等。具体地说，可能由于多个原因而对包括3D集成的半导体结构中的一个或更多个半导体结构进行薄化，这些原因例如包括改善散热和降低电阻。但是，通过将构成3D集成的半导体结构的一个或更多个半导体结构薄化而可以产生的好处也可能引入工艺的复杂化，例如，半导体结构可能由于变薄而变得易碎，并且因而可能在使用现有器件和材料的处理期间易于受到断裂、破裂或其他损害的影响。
针对该问题提出的一个解决方案是将诸如半导体晶片的半导体结构键合到如另一个晶片(例如，承载晶片)的加强基片，以在半导体晶片的处理(例如，薄化)期间提供机械强度。将半导体晶片键合到加强基片的工艺常常被称为“晶片键合”。在处理半导体晶片后，加强基片可以与半导体分开。
例如，使用粘合剂材料将半导体晶片临时接合到加强基片。粘合剂材料承受了在半导体晶片的处理期间与将半导体晶片和加强基片保持在一起有关的力。此外，粘合剂材料和加强基片可以充当机械支承，以在半导体晶片的处理期间为半导体晶片提供结构稳定性。已经使用诸如聚酰亚胺、苯并环丁烯(BCB)、和光刻胶的许多旋涂的非晶态聚合物作为晶片键合的粘合剂材料。
但是，在提高的温度下，粘合剂材料可能不稳定，这可以能限制可以执行半导体器件制造的温度。此外，在升高的温度下，可以从这些粘合剂材料释放出溶剂或溶剂蒸汽。该工艺常常被称为“除气”。除气可以导致在粘合剂材料中形成气泡或空隙。这样的气泡或空隙可以导致半导体晶片和加强基片之间的不均匀接合，并可以损害接合的完整性。在半导体晶片处理后，使用化学去除工艺(例如，在溶剂中溶解)来完全去除粘合剂材料。化学去除工艺可能是耗时的，并对半导体器件以及在半导体晶片上形成的集成电路器件有害。因而，如果在将半导体晶片临时接合到加强基片时中使用粘合剂接合，则粘合剂接合可能是有问题的。
在处理期间为半导体晶片提供支承的另一种方法包括以下步骤：使用所谓的“直接”晶片键合工艺，将两个半导体基片直接键合在一起。直接的晶片键合工艺常规地用于形成受到三维(3D)器件集成的高级IC的制造所关注的绝缘体上半导体(SeOI)结构(例如，绝缘体上硅(SOI)结构)。在常规的直接晶片键合工艺中，可以在至少一个晶片上形成表面氧化层。接着，将表面氧化层键合到另一个晶片表面上的硅材料或另一种氧化物材料。例如，半导体晶片上的氧化物材料的表面可以与加强基片的表面相接触，并且这两个结构可以通过原子和/或分子粘附而键合在一起。为了实现两个半导体晶片之间的键合，半导体晶片应该具有与表面化学性质(即，亲水性和疏水性)相符的低表面粗糙度，并且应该至少大体上没有灰尘和其他碎片。
发明内容
在一些实施方式中，本公开包括制造半导体结构的方法。在第一基片上形成包括的集成电路的至少一部分的第一半导体结构。将离子注入到承载晶片中以在所述承载晶片内形成弱化区域。将所述承载晶片直接键合到所述第一半导体结构的第一侧。在将所述承载晶片附接到所述第一半导体处理的同时处理所述第一半导体结构，所述承载晶片用于操作所述第一半导体结构。将包括集成电路的至少一部分的第二半导体结构直接键合到所述第一半导体结构的第二侧，所述第二侧与所述第一半导体结构的被直接键合所述承载晶片的所述第一侧相反。沿所述承载晶片中的所述弱化区域将来自所述承载晶片的材料层与所述承载晶片的其余部分分开。
本发明还包括制造半导体结构的方法的其它实施方式。将离子注入第一半导体结构以在所述第一半导体结构中形成弱化区域，并且将所述第一半导体结构的表面直接键合到所述第二半导体结构的表面，以形成包括所述第一半导体结构和所述第二半导体结构的键合的半导体结构。利用所述第一半导体结构来操作所述键合的半导体结构，同时去除所述第二半导体结构的一部分并露出至少部分地延伸穿过所述第二半导体结构的至少一个导电结构。将穿过所述第二半导体结构而露出的所述至少一个导电结构与第三半导体结构的至少一个导电结构对准。将所述键合的半导体结构和所述第三半导体结构加热，并且响应于对所述键合半导体结构和所述第三半导体结构的加热，将穿过所述第二半导体结构而露出的所述至少一个导电结构直接键合到所述第三半导体结构的所述至少一个导电结构。响应于对所述键合半导体结构和所述第三半导体结构的加热，还可以沿所述弱化区域分割第一半导体结构并将所述第一半导体结构的一部分留在所述第二半导体结构上。
本发明的另外的实施方式包括在如上所述的制造半导体结构期间形成的键合的半导体结构。例如，键合的半导体结构可以包括多个键合的经处理的半导体结构以及键合到所述多个键合的经处理的半导体结构中的至少一个经处理的半导体结构的承载裸片或晶片。所述承载裸片或晶片可以具有弱化区域，所述弱化区域包括从所述承载裸片或晶片的被键合到所述多个键合的经处理的半导体结构中的所述至少一个经处理的半导体结构的表面开始介于10nm和1000nm之间的平均深度的多个注入离子。
附图说明
尽管说明书以特别指出并清楚地要求被认为是本发明的实施方式的权利要求而得出结论，但结合附图进行阅读时，本发明的实施方式的优点可以更容易地从本发明的特定示例的描述中确定，在附图中：
图1是包括晶片通孔互连的经处理的半导体结构的示意性横截面图；
图2是包括根据本发明的方法的实施方式被直接键合到包括承载晶片的另一个半导体结构的图1中的经处理的半导体结构的键合半导体结构的示意性横截面图；
图3是图2中示出的承载晶片在被键合到经处理的半导体结构前的示意性横截面图；
图4是图2的键合半导体结构在利用承载晶片来操作经处理的半导体结构的同时将经处理的半导体结构薄化后使用承载晶片以操作经处理的半导体结构后的示意性横截面图；
图5是图4中示出的键合半导体结构被颠倒并与另一个经处理的半导体结构对准后的示意性横截面图，该键合半导体结构可以根据本发明的方法的实施方式附接到该另一个经处理的半导体结构；
图6是可以通过将图5中示出的对准的半导体结构键合在一起而形成的键合半导体结构的示意性横截面图，并且还示出了在将半导体结构键合在一起后对承载晶片的分离；
图7是根据本发明的实施方式可以形成的三维半导体结构的示意性横截面图；以及
图8是半导体结构的示意性横截面图并用于示出本发明的方法的的包括在三维(3D)集成工艺中将单独的半导体裸片键合到更大的半导体晶片的实施方式。
具体实施方式
为了提供对本公开的实施方式及其实现的全面描述，下面的描述提供了诸如材料类型和处理条件的具体细节。但是，本领域的普通技术人员将理解，本公开的实施方式可以在不采用这些具体细节并结合常规制造技术的情况下实践。另外，这里提供的描述并不形成用于制造半导体器件或系统的完整的工艺流程。这里仅详细地描述为了理解本发明的实施方式所必需的那些工艺动作和结构。这里描述的材料可以由任何适当的技术形成(例如，沉积或生长)，这样的技术包括但不限于旋涂、辊涂(blanketcoating)、Bridgeman和Czochralski工艺、化学气相沉积(“CVD”)、等离子体增强化学气相沉积(“PECVD”)、原子层沉积(“ALD”)、等离子体增强ALD以及物理气相沉积(“PVD”)。尽管这里描述并示出的材料可以形成为层，但材料不限于层，并且可以以其他三维构造形成。
如本文中所使用的，词语“水平”和“垂直”限定了元件或结构相对于晶片或基片的主平面或表面的相对位置，与晶片或基片的方向无关，并且词语“水平”和“垂直”是针对所描述的结构的方向解释的正交维度，如在描述该结构时参照附图所示出的那样。如本文中所使用的，词语“垂直”表示并包括与示出的基片或晶片的主表面大体垂直的维度，并且词语“水平”表示与示出的基片或晶片的主表面大体平行并在图的左右侧之间延伸的维度。如本文中所使用的，诸如“上”、“上面”、“上方”和“下”的介词是与正在描述的结构的垂直方向相对应的相关词语。
如本文中使用的，术语“半导体结构”表示并包括了在形成半导体器件过程中使用的任何结构。例如，半导体结构包括裸片和晶片(例如，承载基片和器件基片)以及包括彼此三维集成起来的两个或更多个裸片和/或晶片的组合件或复合结构。半导体结构还包括完全制造完成的半导体器件以及在半导体器件的制造期间形成的中间结构。半导体结构可以包括导体材料、半导体材料和/或非导体材料。
如本文中使用的，术语“经处理的半导体结构”表示并包括具有一个或更多个部分地形成的器件结构的任何半导体结构。经处理的半导体结构是半导体结构的子集，并且所有经处理的半导体结构均是半导体结构。
如本文中使用的，术语“键合的半导体结构”表示并包括具有附接在一起的两个或更多个半导体结构的任何结构。键合的半导体结构是半导体结构的子集，并且所有键合的半导体结构均是半导体结构。此外，包括一个或更多个经处理的半导体结构的键合的半导体结构也是经处理的半导体结构。
如本文中使用的，术语“器件结构”表示并包括经处理的半导体结构的任何部分，即，包括或限定了要在半导体结构上或在半导体结构中形成的半导体器件的有源或无源组件的至少一部分。例如，器件结构包括集成电路的有源或无源组件，诸如晶体管、转换器、电阻器、导线、导电通孔和导电接触焊盘。
如本文中使用的，术语“晶片通孔互连(throughwaferinterconnect”或“TWI”表示并包括延伸穿过第一半导体结构的至少一部分的任何导电通孔，其用于跨过第一半导体结构与第二半导体结构之间的界面地在第一半导体结构和第二半导体结构之间提供结构性互连和/或电互连。晶片通孔互连在本技术领域中也以其他术语表示，诸如“硅通孔”或“基片通孔(TSV)以及“晶片通孔”或“TWV”的这些术语的缩写。TWI通常沿总体上与半导体器件的大体平坦的主表面垂直的方向(例如，沿与Z轴平行的方向)延伸穿过半导体结构。
如本文中使用的，当与经处理的半导体结构关联地使用时，术语“有效面”表示并包括经处理的半导体结构的露出的主表面，已在或将在经处理的半导体结构的露出的主表面中和/或上面形成的一个或更多个器件结构。
如本文中使用的，当与经处理的半导体结构关联地使用时，术语“背面”表示并包括了在经处理的半导体结构的与半导体结构的有效面的相反侧上的经处理的半导体结构的露出的主表面。
如这里使用的，术语“Ⅲ-Ⅴ类型半导体材料”表示并包括主要由来自周期表的族ⅢA的一个或更多个元素(B、Al、Ga、In和Tl)以及来自周期表的族ⅤA的一个或更多个元素(N、P、As、Sb和Bi)组成的任何材料。
参照图1，示出了包括器件区域102的经处理的半导体结构100，器件区域102可以延伸到基片106中并延伸到基片106的表面上和/或上面。经处理的半导体结构100包括有效面104和相反的背面108。有效面104包括经处理的半导体结构100的器件区域102的露出的主表面，而背面108包括基片106的露出的主表面。基片106例如可以包括诸如硅(Si)、锗(Ge)、III-V半导体材料等的半导体材料。此外，基片106可以包括单晶半导体材料或者在底部基片上的一个或更多个外延层的半导体材料。在其它实施方式中，基片106可以包括一种或更多种介电材料，诸如氧化物(例如，二氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(例如，氮化硅(Si3N4)、氮化硼(BN)或氮化铝(AlN))等。
基片106可以被选择为具有在直接晶片键合工艺中使用的期望特性，将进一步详细讨论。例如，基片106可以包括具有低的弓形、翘曲和总厚度变化(TTV)的硅晶片。如在本文中所使用的，术语“弓形”表示并包括与任何厚度变化无关的半导体基片在中心线处的中间表面的凹度、曲率或变形的测量。如在本文中所使用的，术语“翘曲”表示并包括中间表面相对于半导体基片的背面基准面的最大偏差和最小偏差之间的差异。如在本文中所使用的，术语“总厚度变化”和“TTV”均表示并包括半导体基片的厚度中的最大变化，并通常被定义为在半导体基片上测得的最小厚度和最大厚度之间的差异。例如，半导体基片的总厚度变化可以通过在半导体基片上的十字图案中的五(5)个或更多个位置处测量半导体基片并计算厚度的最大测量差异来确定。
由于多个原因，可能不希望在直接晶片键合工艺中使用具有高的翘曲、弓形和总厚度变化的半导体基片。例如，在直接晶片键合工艺期间，高的翘曲、弓形和总厚度变化水平可以导致键合的半导体基片之间的不均匀接触。这样的不均匀接触可在直接晶片键合工艺期间导致分子粘附时的热变化和分裂。此外，由于在将晶片粘附到真空夹盘时所产生的应力，高的翘曲和弓形值可以增加器件制造期间半导体基片破裂的风险。因此，具有低的弓形、翘曲和总厚度变化的硅晶片可以用作基片106，以为晶片键合工艺提供充分的均匀性和平坦。作为非限制示例，基片106可以是具有小于大约30微米(30μm)的翘曲、小于大约10微米(10μm)的弓形和小于大约1微米(1μm)的总厚度变化的高质量硅晶片。
器件区域102例如包括一个或更多个器件结构110，器件结构110可以包括嵌入介电材料114中的导体和/或半导体元件。器件结构110可以包括金属氧化物半导体(MOS)晶体管、双极晶体管、场效应晶体管(FET)、二极管、电阻器、半导体闸流管、整流器等。器件结构110还可以包括例如由诸如铜(Cu)、铝(Al)或钨(W)中的一种或更多种金属形成的导线、迹线、通路和焊盘。器件结构110还包括晶片通孔互连116。晶片通孔互连116可以通过在通孔中沉积诸如铜(Cu)、铝(Al)、钨(W)、多晶硅或金(Au)的导电材料而形成。例如，晶片通孔互连116可以从另一个器件结构110延伸并穿过介电材料114的至少一部分。晶片通孔互连116还可以部分地延伸穿过基片106。
在形成器件区域102后，可以可选地在经处理的半导体结构100的主表面上形成以虚线示出的键合材料118。键合材料118可以由在直接键合工艺中展现出与另一种材料的良好粘附性的材料形成。例如，键合材料118可以包括诸如氧化物(例如，二氧化硅(SiO2))、氧氮化物(例如氧氮化硅((SiON))、或氮化物(例如，氮化硅(Si3N4)的介电材料。键合材料118可以具有例如介于大约一百纳米(100nm)和大约两微米(2μm)之间的厚度。例如使用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、或等离子体增强化学气相沉积(PECVD)，可以将键合材料118沉积在器件区域102上的有效面104上。例如可以将键合材料118平坦化，以降低键合材料118的表面形貌。可以利用例如刻蚀、研磨和化学机械抛光中的一种或更多种来平坦化键合材料118。
如图2所示，在参照图2描述的实施方式中，可以颠倒图1中示出的经处理的半导体结构100并将其键合到包括承载晶片200的另一个半导体结构。介电材料114或键合材料118(如果存在的话)的主表面与承载晶片200的主表面紧密接触。
如前面在本文中已针对基片106描述的那样，承载晶片200可以包括具有低的弓形、翘曲和总厚度变化的晶片，以为晶片键合工艺提供充分的均匀性和平坦。作为非限制示例，承载晶片200可以是具有小于大约三十微米(30μm)的翘曲、小于大约十微米(10μm)的弓形和小于大约一微米(1μm)的总厚度变化的高质量硅晶片。
在使经处理的半导体结构100的键合材料118的表面与承载晶片200的表面接触之前，可以可选地执行常规的表面清洁工艺以去除表面碎片并形成至少一个亲水表面。作为非限制性示例，可以将经处理的半导体结构100的介电材料114或键合材料118(如果存在的话)和承载晶片200的露出表面分别放入包括5：1：1的比例的水(H2O)、氢氧化铵(NH4OH)、和过氧化氢(H2O2)的混合物的溶剂中，以清洁并且将亲水性给予经处理的半导体结构100的介电材料114或键合材料118(如果存在的话)以及承载晶片200的露出表面。
还可以可选地在经处理的半导体结构100的介电材料114或键合材料118(如果存在的话)以及承载晶片200的露出表面中的至少一方上执行在本领域中被称为“RCA清洁”的常规清洁步骤，以去除可能妨碍表面键合的有机污染物、离子污染物和金属污染物。可以在键合前在去离子(DI)的水中反复地漂洗经处理的半导体结构100的介电材料114或键合材料118(如果存在的话)和承载晶片200的表面，以防止表面颗粒并维持亲水性。利用诸如热键合、热压缩键合或热超声波键合的技术，可以将经处理的半导体结构100的介电材料114或键合材料118(如果存在的话)键合到承载晶片200。
在一些实施方式中，经处理的半导体结构100可以直接地键合到承载晶片200，在它们之间不使用任何中间的粘合剂材料。经处理的半导体结构100和承载晶片200之间的原子或分子键合的性质将取决于经处理的半导体结构100和承载晶片200中的每一方的材料组成。因而，根据一些实施方式，可以例如在氧化硅和氮化硅中的至少一个与硅、氧化硅和氮化硅中的至少一个之间提供直接的原子或分子键合。
参照图3，在如图2所示地将经处理的半导体结构100键合到承载晶片200之前，可以将承载晶片200制造成包括具有转移区204的半导体材料202，转移区204由以虚线表示的注入区206限定。通过将离子组分注入承载晶片200的半导体材料202中以形成注入区206，可以形成转移区204。例如，离子组分可以是氢离子、惰性气体离子或氟离子。可以将离子组分注入到承载晶片200中以沿具有承载晶片200的离子峰值浓度的区域形成注入区206。离子注入可以在承载晶片200内形成弱化区域，当承载晶片200受到升高的温度或被施加了诸如剪力的机械力时，沿该弱化区域，承载晶片200容易受到断裂或分离的影响。可以调整离子注入参数以防止承载晶片200在将经处理的半导体结构100键合到承载晶片200期间沿注入区206的分离或断裂(图2)。这使得能够如将要描述的那样在稍后阶段的处理期间将承载晶片200分为两个单独的部分。
作为非限制示例，离子组分可以包括氢离子、氦离子或硼离子中的一种或更多种。可以按照大约1016离子/cm2和2×1017离子/cm2之间、或1×1016离子/cm2和1×1017离子/cm2之间的剂量注入一种或更多种离子组分。可以以大约十千电子伏特(10KeV)和一百五十千电子伏特(150KeV)之间的能量注入一种或更多种离子组分。离子注入承载晶片200以形成注入区域206的深度至少部分是离子注入承载晶片200的能量的函数。因而，通过选择性地控制注入离子的能量，可以在承载晶片200中的期望深度处形成注入区206。如下面进一步详细地描述的，承载晶片200内的注入区206的深度D1可以对应于随后可以转移到经处理的半导体结构100的半导体材料202的层的期望厚度和/或量。作为非限制性示例，可以利用选择的能量将原子组分注入到承载晶片200中，以按照介于大约十纳米(10nm)和大约一千纳米(1000nm)之间的深度D1(即，大约到大约)以形成注入区206。
另一种键合材料218可以可选地形成在承载晶片200的最靠近注入区206的主表面上，并且还可以在形成注入区206之前形成在承载晶片200的主表面上。键合材料218可以由展现出与覆盖经处理的半导体结构100(图1和图2)的介电材料114或键合材料118(如果存在的话)具有良好分子粘附性的材料形成。键合材料218可以由诸如二氧化硅(SiO2)、氧氮化硅(SiOxNy)或氮化硅(Si3N4)的一种或更多种介电材料形成。键合材料218可以具有介于大约一百纳米(100nm)和大约两微米(2μm)之间的厚度。作为非限制性示例，承载晶片200可以由硅材料形成，并且通过执行常规的热氧化工艺，可以在承载晶片200上形成包括二氧化硅(SiO2)的键合材料218。键合材料218还可以例如利用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或等离子体增强化学气相沉积(PECVD)来沉积。
再参照图2，通过将承载晶片200的露出表面(即，半导体材料202或键合材料218(如果存在的话)的露出表面)紧靠经处理的半导体结构100的露出表面(即，介电材料114或键合材料118(如果存在的话))，可以将承载晶片200键合到经处理的半导体结构100以形成键合的半导体结构300。在室温或升高的温度(例如，至少在一百摄氏度(100℃)以上)和足够长时间的压力下，可以将承载晶片200键合到半导体结构100，以将键合材料118与半导体材料202或键合材料218(如果存在的话)键合起来。作为非限制性示例，通过将经处理的半导体结构100和承载晶片200暴露到介于大约一百摄氏度(100℃)和大约四百摄氏度(400℃)之间的温度达介于大约30分钟和120分钟之间的时间，可以执行退火处理，以将承载晶片200和经处理的半导体结构100键合起来。在一些实施方式中，可以不使用粘合剂材料地将经处理的半导体结构100键合到承载晶片200，这可以减少或消除使用这种粘合剂可能导致的对进一步处理动作的温度和压力限制。
参照图4，在将承载晶片200和经处理的半导体结构100键合以形成键合的半导体结构300后，可以从经处理的半导体结构100主表面(例如，背面108)去除基片106的一部分，以露出穿过基片106的晶片通孔互连116的表面。例如，可以使用研磨工艺、常规的化学机械抛光工艺、各向异性刻蚀工艺或它们的组合来去除基片106的一部分。在一些实施方式中，基片106可以可选地包括以虚线示出的刻蚀阻止材料120，如氧化物材料。刻蚀阻止材料120可以竖直地设置在基片106内的不同位置处。例如，刻蚀阻止材料120可以位于基片106内，并且位于晶片通孔互连部116的上方、下面或与其垂直。
作为非限制示例，通过将例如承载晶片200固定在真空夹盘上并抵靠旋转的抛光板按压基片106的露出表面，同时化学地和/或物理地有效(即，研磨剂)浆去除基片106的材料，可以执行研磨和化学机械抛光处理以相对于晶片通孔互连部116和刻蚀阻止材料120(如果存在的话)去除基片106的一部分。
作为另一个非限制性示例，通过将包括氢氧化钾(KOH)或四甲基氢氧化铵(TMAH)的溶剂注入到基片106的露出表面，可以执行湿式腐蚀工艺以相对于晶片通孔互连116和刻蚀阻止材料(如果存在的话)去除基片106的一部分。承载晶片200被用于操作经处理的半导体结构100，并且在薄化基片106以露出晶片通孔互连116的表面期间提供对经处理的半导体结构100的支承。基片106的其余部分可以具有从大约二分之一微米(0.5μm)到大约一百微米(100μm)的厚度D2。
如图5所示，如通过指向箭头所表示的那样，可以颠倒键合的半导体结构300，将其与另一个经处理的平面半导体结构400对准并接触。例如，半导体结构300的晶片通孔互连116的露出表面可以与经处理的半导体结构400的有效面404上的露出的导电焊盘420接触并键合。
类似于经处理的半导体结构100，经处理的半导体结构400可以包括器件区域402，该器件区域402包括器件结构410。器件区域402可以延伸到基片406中和基片406的表面上和/或上面。基片406可以包括前面联系基片106描述的基片。同样，器件区域402的器件结构410可以包括前面联系图1的器件结构110描述的器件结构。在一些实施方式中，经处理的半导体结构400的器件区域402可以具有与经处理的半导体结构100的器件区域102至少大体相同的结构。
在形成经处理的半导体结构400的器件区域402后，可以在器件区域402上面形成如导电焊盘420的一个或更多个导电结构。导电焊盘420可以包括一种或更多种导电材料，诸如一种或更多种金属(例如，铜(Cu)、铝(Al)或钨(W)、多晶硅和/或金(Au))。例如，导电焊盘420可以在后端(BEOL)工序中形成在经处理的半导体结构400上。在一些实施方式中，导电焊盘420可以通过在介电材料414上沉积导电材料(未示出)并使用光刻技术对导电材料构图而形成。在其他实施方式中，导电焊盘420可以通过将导电材料沉积到介电材料414中的多个开口(未示出)中并执行化学机械抛光(CMP)工艺以去除导电材料的覆盖在开口上的部分(通常称为“大马士革工艺(DamasceneProcess)”)而形成。通过将经处理的半导体结构100的晶片通孔互连116与经处理的半导体结构400的导电焊盘420对准并键合，可以使键合的半导体结构300与经处理的半导体结构400彼此在结构上连接并且电连接。
参照图6，经处理的半导体结构100可以键合到经处理的半导体结构400以形成另一个键合的半导体结构500，在键合的半导体结构500中，经处理的半导体结构100的晶片通孔互连116与经处理的半导体结构400的导电焊盘420结构上连接并且电连接。在一些实施方式中，使用诸如热压缩键合工艺、非热压缩键合或共晶键合工艺的直接金属到金属键合工艺，可以将晶片通孔互连116直接键合到导电焊盘420。例如，晶片通孔互连部116和导电焊盘420可以都由铜形成，并且通过在用于将晶片通孔互连部116和导电焊盘彼此键合起来而言足够的时间内将键合的半导体结构300和经处理的半导体结构400暴露于大约一百摄氏度(100℃)和大约四百摄氏度(400℃)之间的温度，可以执行低温的铜到铜的键合工艺。
在其他实施方式中，利用直接晶片键合工艺，可以将相应的经处理的半导体结构100和400的有效面108和404(图5)彼此键合，其中，有效面108和404可以包括导电(例如，金属)区域和不导电(例如，介电)区域，并且直接晶片键合工艺同时将金属键合到金属并且将介电材料键合到介电材料。
在一个或更多个有效面108和404上，可以形成可选的键合材料。如由图5的非限制性示例所示，以虚线示出的可选介电键合材料(例如，包括二氧化硅(SiO2)材料122)可以利用如低温等离子体沉积工艺的氧化物沉积工艺可选地形成在基片106上。可选的键合材料122还可以被平坦化以露出导电焊盘420；这样的平坦化例如可以通过化学机械抛光工艺来执行。
利用如参照图4描述的氧化物到氧化物键合工艺，二氧化硅材料122可以键合到经处理的半导体结构400的介电材料414。例如，二氧化硅材料122可以在室温下或升高的温度(例如，至少在一百摄氏度(100℃)以上)下键合到介电材料414。金属到金属键合工艺和氧化物到氧化物键合工艺可以在低温(即，低于大约四百摄氏度(400℃)的温度)下执行，并且因而避免对经处理的半导体结构100和400的器件区域102和402的损害。根据本公开的方法，在执行后端(BEOL)工序后垂直地堆叠的经处理的半导体结构100和400使得能够在键合工艺期间形成经处理的半导体结构100和400之间的导电互连(例如，晶片通孔互连116和导电焊盘420的连接)。
在键合半导体结构100和400期间或键合完成之后，承载基片200(图5)的材料202′的一部分可以与键合的半导体结构500分离(即，分开)，从而将材料202"的转移层留在经处理的半导体结构100上。承载基片200的材料202′的部分的分离可以通过各种化学工艺、热工艺或机械工艺来执行，诸如通过研磨工艺、刻蚀工艺、抛光工艺或剥离工艺来执行。例如，可以执行单个退火工艺以彼此键合半导体结构100和400并同时分离(即，分开)承载基片200的材料202′以形成材料202"的转移层。通过使经处理的半导体结构100的主表面(即，基片106的露出的主表面和通孔插塞(viaplug)110的露出表面)接触经处理的半导体结构400的主表面(即，介电材料406的露出的主表面和导电焊盘420的露出表面)并在大约二百摄氏度(200℃)和大约四百摄氏度(400℃)之间的温度进行退火，可以执行退火工艺。退火工艺可以同时地键合半导体结构100和400(即，将晶片通孔互连116键合到导电焊盘420)并从转移的半导体层202"分离承载基片200的材料202′的部分。
作为非限制性示例，本领域中如SMART-CUTTM的已知工艺可以用于从材料202"的转移层分离或分开材料202′的部分。例如，在授予Bruel的美国专利No.RE39,484、授予Aspar等的美国专利No.5,374,564、授予Aspar等的美国专利No.6,303,468、授予Aspar等的美国专利No.6,335,258、授予Moriceau等的美国专利No.6,756,286、授予Aspar等的美国专利No.6,809,044和授予Aspar等的美国专利No.6,946,365中详细地描述了这种工艺，以引用的方式将它们每一个的公开内容全部并入本文中。
材料202"的转移层的厚度D2可以大体上等于在图2和图3中示出的承载晶片200的注入区206的深度D1。在一些实施方式中，材料202"的转移层可以用作形成另外的器件结构的底部或基片，其中，另外的器件结构可以与经处理的半导体结构100和经处理的半导体结构400的器件结构电连通。在从承载晶片200分离材料202"的转移层后，材料202"的转移层的露出表面可能不合需要地粗糙。例如，材料202"的转移层的表面可以具有介于大约一纳米(1nm)和大约二十纳米(20nm)之间的平均粗糙度。例如根据本领域中已知的技术(诸如研磨工艺、湿法腐蚀工艺和化学机械抛光(CMP)工艺中的一种或更多种)，可以使材料202"的转移层的表面平滑到期望程度，以便于下面描述的进一步处理。因而，材料202"的转移层的厚度D2可以足够实现将材料202"的转移层的一部分去除以大体上平滑材料202"的转移层的表面。例如，材料202"的转移层的厚度D2可以介于十纳米(10nm)和大约一千纳米(1000nm)之间。
在其他实施方式中，可以将一个或更多个其他经处理的半导体结构(如经由键合工艺)键合成键合的半导体结构500，其中一个或更多个其他经处理的半导体结构可以利用上面描述的方法来形成，并且可以与材料202"的转移层中和/或上面形成的额外的器件结构电连接，并且还与经处理的半导体结构100和经处理的半导体结构400的器件结构电连接。
在其他实施方式中，在处理之后，利用各向异性刻蚀工艺、化学机械抛光工艺或它们的组合，可以从键合的半导体结构500去除材料202"的转移层。在这样的实施方式中，可以不考虑材料202"的转移层的表面粗糙度，并且材料202"的转移层可以形成为很薄的层。例如，材料202"的转移层的厚度D2可以介于大约十纳米(10nm)和大约六百纳米(600nm)之间。
被分开的承载晶片200的材料202′的其余部分可以在另外的处理中循环并重新使用。
可以使用已知的设备来采用所公开的方法，并因而可以在半导体结构的大批量制造(HVM)中采用所公开的方法。因而，所公开的方法可以使能在越来越薄的半导体结构上制造电子器件，并且在制造三维集成的半导体器件期间使能器件结构的互连。
本发明的实施方式可以在任何类型的半导体结构的三维集成中使用，包括裸片到裸片(D2D)集成、裸片到晶片(D2W)、晶片到晶片(W2W)集成或这些集成工艺的组合。
例如，在图7所示，可以将包括多个单独半导体裸片602的半导体晶片600切成单颗，以形成单独的裸片602。可以利用诸如锯、刻和折断或激光切除的技术来切割半导体晶片600。可以从多个半导体裸片602中识别出已知合格裸片。
从多个半导体裸片602中识别出的已知合格裸片可以单独地并单个地附接到承载裸片并被处理(例如，薄化)，同时根据本文中前面描述的方法来利用承载裸片来操作已知合格裸片。
参照图8，根据本文中前面描述的方法，已知合格裸片接着可以在结构上连接到另一个晶片800并与该晶片800电连接。晶片800可以包括至少部分在其上制造的多个裸片。例如，已知合格半导体裸片602的晶片通孔互连610可以与晶片800上的裸片的导电焊盘820对准并键合。如前面参照图6描述的，可以执行退火工艺以沿承载裸片内的弱化区域604分开承载裸片的部分602′，同时在已知合格裸片602的晶片通孔互连610和在晶片800上至少部分形成的裸片的导电焊盘820之间形成金属到金属键合。在一些实施方式中，承载裸片602"的其余部分可以使用刻蚀工艺或化学机械抛光工艺来去除。在其他实施方式中，承载裸片602"的其余部分可以用作制造其它器件结构的基础层。在一些实施方式中，裸片所附接到的多个已知合格裸片602可以在结构上连接到晶片800并与晶片800电连接，以在晶片800上至少大体上重新构造类似图7中示出的晶片600的晶片，并且可以大体同时地在一道工艺中分开承载裸片的602′。重新构造像半导体晶片600的晶片可以包括利用已知合格裸片来构成晶片，随后沉积氧化物材料并平坦化以利用嵌入氧化物材料内的已知合格裸片来形成连续的表面。
下面描述本发明的另外的非限制性示例实施方式。
实施方式1：一种制造半导体结构的方法，该方法包括以下步骤：在第一基片上形成包括集成电路的至少一部分的第一半导体结构；将离子注入承载晶片中以在承载晶片内形成弱化区域；将承载晶片直接键合到第一半导体结构的第一侧；在将承载晶片附接到第一半导体的同时，利用承载晶片来操作第一半导体结构以处理第一半导体结构；将包括集成电路的至少一部分的第二半导体结构直接键合到第一半导体结构的第二侧，该第二侧与第一半导体结构的被直接键合了承载晶片的第一侧相反；以及沿承载晶片中的弱化区域将来自承载晶片的材料层与承载晶片的其余部分分开。
实施方式2：根据实施方式1的方法，该方法还包括以下步骤：形成至少部分穿过第一基片的至少一个晶片通孔互连(TWI)。
实施方式3：根据实施方式1或实施方式2的方法，其中，处理第一半导体结构的步骤包括以下步骤：从第一半导体结构的第二侧去除第一基片的一部分，并露出第一半导体结构的集成电路的至少一部分的至少一个导电结构。
实施方式4：根据实施方式3的方法，其中，露出第一半导体结构的集成电路的至少一部分的至少一个导电结构的步骤包括以下步骤：露出第一半导体结构中的晶片通孔互连(TWI)。
实施方式5：根据实施方式4的方法，其中，将第二半导体结构直接键合到第一半导体结构的第二侧的步骤包括以下步骤：将第一半导体结构的晶片通孔互连直接键合到第二半导体结构的至少一个导电元件。
实施方式6：根据实施方式1至5中任一项的方法，其中，将第二半导体结构直接键合到第一半导体结构的第二侧的步骤包括以下步骤：将第一半导体结构的至少一个导电元件的金属直接键合到第二半导体结构的至少一个导电元件的金属。
实施方式7：根据实施方式1至6中任一项的方法，其中，将第二半导体结构直接键合到第一半导体结构的第二侧的步骤包括以下步骤：将第二半导体结构的半导体材料和氧化物材料中的至少一方直接键合到第一半导体结构的半导体材料和氧化物材料中的至少一方。
实施方式8：根据实施方式1至7中任一项的方法，其中，沿承载晶片中的弱化区域将来自承载晶片的材料层与承载晶片的其余部分分开的步骤包括以下步骤：在至少100℃的温度下对承载晶片进行退火，并且将承载晶片的覆盖弱化区域的部分与该承载晶片的仍然附接到第一半导体结构的另一部分分开。
实施方式9：根据实施方式1至8中任一项的方法，其中，沿承载晶片中的弱化区域将来自承载晶片的材料层与承载晶片的其余部分分开的步骤包括以下步骤：使所述承载基片的厚度在大约10nm到大约1000nm之间的材料层仍然附接到所述第一半导体结构。
实施方式10：根据实施方式1至9中任一项的方法，其中，第二半导体结构到第一半导体结构的第二侧的直接键合导致沿承载晶片中的弱化区域从承载晶片分离材料层。
实施方式11：根据实施方式10的方法，其中，将承载晶片直接键合到第一半导体结构的第一侧的步骤包括以下步骤：沿承载晶片中的弱化区域弱化该承载晶片，但不沿承载晶片中的弱化区域分开该承载晶片。
实施方式12：一种制造半导体结构的方法，该方法包括以下步骤：将离子注入第一半导体结构中并在第一半导体结构中形成弱化区域；将第一半导体结构的表面直接键合到第二半导体结构的表面以形成包括第一半导体结构和第二半导体结构的键合的半导体结构；利用第一半导体结构来操作键合的半导体结构，同时去除第二半导体结构的一部分并露出至少部分地延伸穿过第二半导体结构的至少一个导电结构；将穿过第二半导体结构而露出的至少一个导电结构与第三半导体结构的至少一个导电结构对准；对键合的半导体结构和第三半导体结构进行加热；响应于对键合的半导体结构和第三半导体结构的加热，将穿过第二半导体结构而露出的至少一个导电结构直接键合到第三半导体结构的至少一个导电结构；响应于对键合的半导体结构和第三半导体结构的加热，沿弱化区域分割第一半导体结构，并在第二半导体结构上留下第一半导体结构的一部分。
实施方式13：根据实施方式12的方法，该方法还包括以下步骤：形成穿过第二半导体结构而露出的至少一个导电结构，以包括晶片通孔互连(TWI)。
实施方式14：根据实施方式12或实施方式13的方法，其中，将离子注入第一半导体结构中的步骤包括以下步骤：使半导体晶片的表面暴露于1016离子/cm2和2×1017离子/cm2之间的剂量以及10KeV和150KeV之间的能量的离子。
实施方式15：根据实施方式12至14中任一项的方法，其中，将离子注入第一半导体结构中的步骤包括以下步骤：将离子注入承载晶片中并在承载晶片内按照从该承载晶片的平坦主表面开始介于大约10nm至大约1000nm的深度形成弱化区域。
实施方式16：根据实施方式12至15中任一项的方法，其中，将第一半导体结构的表面直接键合到第二半导体结构的表面以形成键合的半导体结构的步骤包括以下步骤：将硅承载晶片的表面键合到第二半导体结构的硅或二氧化硅材料的表面。
实施方式17：根据实施方式12至16中任一项的方法，其中，将第一半导体结构的表面直接键合到第二半导体结构的表面以形成键合的半导体结构的步骤包括以下步骤：将硅承载晶片上的二氧化硅材料的表面键合到所述第二半导体结构的硅或二氧化硅材料的表面。
实施方式18：根据实施方式12至17中任一项的方法，其中，将穿过第二半导体结构而露出的至少一个导电结构与第三半导体结构的至少一个导电结构对准的步骤包括以下步骤：将穿过第二半导体结构而露出的至少一个晶片铜通孔互连(TWI)与第三半导体结构的至少一个铜键合焊盘对准。
实施方式19：根据实施方式18的方法，其中，对键合的半导体结构和第三半导体结构进行加热的步骤包括以下步骤：将键合的半导体结构和第三半导体结构加热到介于大约100℃和大约400℃之间的温度。
实施方式20：根据实施方式12至19中任一项的方法，该方法还包括以下步骤：在沿弱化区域分割第一半导体结构并在第一半导体结构的位于第二半导体结构上的部分上或在该部分中形成至少一个器件结构后，处理第一半导体结构的位于第二半导体结构上的部分。
实施方式21：根据实施方式12至19中任一项的方法，该方法还包括以下步骤：在沿弱化区域分割第一半导体结构后，从第二半导体结构去除第一半导体结构的部分。
实施方式22：一种键合的半导体结构，该键合的半导体结构包括：多个键合的经处理的半导体结构；以及承载裸片或晶片，其键合到多个键合的经处理的半导体结构中的至少一个经处理的半导体结构，承载裸片或晶片具有弱化区域，弱化区域包括按照从承载裸片或晶片的被键合到多个键合的经处理的半导体结构中的至少一个经处理的半导体结构的表面开始位于介于大约10nm和1000nm之间的平均深度处的多个注入离子。
实施方式23：根据实施方式22的键合的半导体结构，其中，多个键合的经处理的半导体结构通过晶片通孔互连至少部分地在结构上连接在一起并且电连接在一起。
实施方式24：根据实施方式22或23的键合的半导体结构，其中，多个键合的经处理的半导体结构在它们之间不使用粘合剂材料的情况下直接键合在一起。
实施方式25：根据实施方式22至24中任一项的键合的半导体结构，其中，承载裸片或晶片直接键合到多个键合的经处理的半导体结构中的至少一个经处理的半导体结构。
尽管本文中已使用特定示例描述了本发明的实施方式，但本领域普通技术人员将认识并理解，本发明不限于示例实施方式的细节。相反，在不偏离下面所要求的本发明的范围的情况下，可以做出许多添加、删除和修改。例如，一个实施方式的特征可以与其他实施方式的特征组合，并且仍然包括在由本发明人所预期的本发明的范围内。

Claims (15)

1.一种制造半导体结构的方法，该方法包括以下步骤：
在第一基片上形成包括集成电路的至少一部分的第一半导体结构；
将离子注入承载晶片中以在所述承载晶片内形成弱化区域；
将所述承载晶片直接键合到所述第一半导体结构的第一侧；
在将所述承载晶片附接到所述第一半导体结构的同时，利用所述承载晶片操作所述第一半导体结构以处理所述第一半导体结构，其中所述承载晶片提供对经处理的第一半导体结构的支承；
将包括集成电路的至少一部分的第二半导体结构直接键合到所述第一半导体结构的第二侧，该第二侧与所述第一半导体结构的被直接键合了所述承载晶片的所述第一侧相反；以及
沿所述承载晶片中的所述弱化区域使来自所述承载晶片的材料层与所述承载晶片的其余部分分离，使所述承载基片的厚度在大约10nm到大约1000nm之间的材料层仍然附接到所述第一半导体结构，其中，仍然附接到所述第一半导体结构的材料层用作形成另外的器件结构的基础层。
2.根据权利要求1所述的方法，该方法还包括以下步骤：形成至少部分延伸穿过所述第一基片的至少一个晶片通孔互连。
3.根据权利要求1所述的方法，其中，所述处理所述第一半导体结构的步骤包括以下步骤：从所述第一半导体结构的所述第二侧去除所述第一基片的一部分，并且露出所述第一半导体结构的所述集成电路的所述至少一部分的至少一个导电结构。
4.根据权利要求3所述的方法，其中，所述露出所述第一半导体结构的所述集成电路的所述至少一部分的至少一个导电结构的步骤包括以下步骤：露出所述第一半导体结构中的晶片通孔互连。
5.根据权利要求4所述的方法，其中，所述将所述第二半导体结构直接键合到所述第一半导体结构的第二侧的步骤包括以下步骤：将所述第一半导体结构的所述晶片通孔互连直接键合到所述第二半导体结构的至少一个导电元件。
6.根据权利要求1所述的方法，其中，所述将所述第二半导体结构直接键合到所述第一半导体结构的第二侧的步骤包括以下步骤：将所述第一半导体结构的至少一个导电元件的金属直接键合到所述第二半导体结构的至少一个导电元件的金属。
7.根据权利要求1所述的方法，其中，所述将所述第二半导体结构直接键合到所述第一半导体结构的第二侧的步骤包括以下步骤：将所述第二半导体结构的半导体材料和氧化物材料中的至少一方直接键合到所述第一半导体结构的半导体材料和氧化物材料中的至少一方。
8.根据权利要求1所述的方法，其中，所述沿所述承载晶片中的所述弱化区域使来自所述承载晶片的材料层与所述承载晶片的其余部分分离的步骤包括以下步骤：在至少100℃的温度对所述承载晶片进行退火，并且将所述承载晶片的覆盖所述弱化区域的部分与所述承载晶片的仍然附接到所述第一半导体结构的另一部分分开。
9.根据权利要求1所述的方法，其中，所述第二半导体结构到所述第一半导体结构的所述第二侧的直接键合导致沿所述承载晶片中的所述弱化区域从所述承载晶片分离所述材料层。
10.根据权利要求9所述的方法，其中，所述将所述承载晶片直接键合到所述第一半导体结构的所述第一侧的步骤包括以下步骤：沿所述承载晶片中的所述弱化区域弱化所述承载晶片，但不沿所述承载晶片中的所述弱化区域分割所述承载晶片。
11.一种制造半导体结构的方法，该方法包括以下步骤：
将离子注入第一半导体结构中并在第一半导体结构中形成弱化区域；
将第一半导体结构的表面直接键合到第二半导体结构的表面以形成包括第一半导体结构和第二半导体结构的键合的半导体结构；
利用第一半导体结构来操作键合的半导体结构，同时去除第二半导体结构的一部分并露出至少部分地延伸穿过第二半导体结构的至少一个导电结构；
将穿过第二半导体结构而露出的至少一个导电结构与第三半导体结构的至少一个导电结构对准；
对键合的半导体结构和第三半导体结构进行加热；
响应于对键合的半导体结构和第三半导体结构的加热，将所述穿过第二半导体结构而露出的至少一个导电结构直接键合到所述第三半导体结构的至少一个导电结构；
响应于对键合的半导体结构和第三半导体结构的加热，沿弱化区域分割第一半导体结构，并在第二半导体结构上留下第一半导体结构的一部分，其中，留下的第一半导体结构的一部分用作形成另外的器件结构的基础层。
12.根据权利要求11所述的方法，该方法还包括以下步骤：形成所述穿过第二半导体结构而露出的至少一个导电结构，以包括晶片通孔互连(TWI)。
13.根据权利要求11或12所述的方法，其中，将离子注入第一半导体结构中的步骤包括以下步骤：使半导体晶片的表面暴露于1016离子/cm2和2×1017离子/cm2之间的剂量以及10KeV和150KeV之间的能量的离子。
14.根据权利要求11或12所述的方法，其中，将离子注入第一半导体结构中的步骤包括以下步骤：将离子注入承载晶片中并在承载晶片内按照从该承载晶片的平坦主表面开始介于大约10nm至大约1000nm的深度形成弱化区域。
15.根据权利要求11或12所述的方法，其中，将第一半导体结构的表面直接键合到第二半导体结构的表面以形成键合的半导体结构的步骤包括以下步骤：将硅承载晶片的表面键合到第二半导体结构的硅或二氧化硅材料的表面。
CN201510873777.3A 2010-07-19 2011-07-19 临时半导体结构键合方法和相关的键合半导体结构 Active CN105489512B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/839,203 US8461017B2 (en) 2010-07-19 2010-07-19 Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
US12/839,203 2010-07-19
FR1056122 2010-07-26
FR1056122A FR2963162B1 (fr) 2010-07-26 2010-07-26 Procedes de collage de structure semi-conductrice temporaire et structures semi-conductrices collees correspondantes
CN201110201962XA CN102339769A (zh) 2010-07-19 2011-07-19 临时半导体结构键合方法和相关的键合半导体结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110201962XA Division CN102339769A (zh) 2010-07-19 2011-07-19 临时半导体结构键合方法和相关的键合半导体结构

Publications (2)

Publication Number Publication Date
CN105489512A true CN105489512A (zh) 2016-04-13
CN105489512B CN105489512B (zh) 2018-01-30

Family

ID=45515418

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510873777.3A Active CN105489512B (zh) 2010-07-19 2011-07-19 临时半导体结构键合方法和相关的键合半导体结构
CN201110201962XA Pending CN102339769A (zh) 2010-07-19 2011-07-19 临时半导体结构键合方法和相关的键合半导体结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110201962XA Pending CN102339769A (zh) 2010-07-19 2011-07-19 临时半导体结构键合方法和相关的键合半导体结构

Country Status (4)

Country Link
KR (1) KR101311332B1 (zh)
CN (2) CN105489512B (zh)
SG (1) SG177817A1 (zh)
TW (1) TWI445101B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346746A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107946186A (zh) * 2017-11-01 2018-04-20 中国电子科技集团公司第五十五研究所 一种金刚石基GaN‑HEMTs制备方法
CN109390303A (zh) * 2018-09-28 2019-02-26 长江存储科技有限责任公司 硅穿孔工艺及三维存储器结构的制造方法
CN110078017A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法
WO2021168948A1 (zh) * 2020-02-25 2021-09-02 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2978605B1 (fr) * 2011-07-28 2015-10-16 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
US9041206B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
JP6429388B2 (ja) * 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
US10867834B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
EP3590130A1 (de) 2017-03-02 2020-01-08 EV Group E. Thallner GmbH Verfahren und vorrichtung zum bonden von chips
TWI791013B (zh) * 2017-03-13 2023-02-01 美商庫利克和索夫工業公司 用於對半導體元件進行超音波接合的方法
CN110164978B (zh) * 2018-02-14 2022-06-21 联华电子股份有限公司 半导体装置以及其制作方法
CN109449137A (zh) * 2018-11-15 2019-03-08 德淮半导体有限公司 半导体装置及其制造方法
CN110299348A (zh) * 2019-07-02 2019-10-01 贵州大学 一种大功率同步整流器结构的三维集成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492481A (zh) * 2002-09-25 2004-04-28 ������������ʽ���� 单晶硅及soi基板、半导体装置及其制造方法、显示装置
US20040157407A1 (en) * 2003-02-07 2004-08-12 Ziptronix Room temperature metal direct bonding
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法
CN101197297A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 晶片压焊键合方法及其结构
US20100068868A1 (en) * 2008-09-18 2010-03-18 Samsung Electronics Co., Ltd. Wafer temporary bonding method using silicon direct bonding

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618837B1 (ko) * 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
KR100621960B1 (ko) * 2005-05-19 2006-09-08 인터내셔널 비지네스 머신즈 코포레이션 3차원 디바이스 제조 방법
US8618670B2 (en) * 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法
CN1492481A (zh) * 2002-09-25 2004-04-28 ������������ʽ���� 单晶硅及soi基板、半导体装置及其制造方法、显示装置
US20040157407A1 (en) * 2003-02-07 2004-08-12 Ziptronix Room temperature metal direct bonding
CN101197297A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 晶片压焊键合方法及其结构
US20100068868A1 (en) * 2008-09-18 2010-03-18 Samsung Electronics Co., Ltd. Wafer temporary bonding method using silicon direct bonding

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346746A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107946186A (zh) * 2017-11-01 2018-04-20 中国电子科技集团公司第五十五研究所 一种金刚石基GaN‑HEMTs制备方法
CN110078017A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法
CN110078017B (zh) * 2018-01-26 2021-11-05 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法
CN109390303A (zh) * 2018-09-28 2019-02-26 长江存储科技有限责任公司 硅穿孔工艺及三维存储器结构的制造方法
WO2021168948A1 (zh) * 2020-02-25 2021-09-02 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法

Also Published As

Publication number Publication date
TW201205688A (en) 2012-02-01
KR20120010120A (ko) 2012-02-02
TWI445101B (zh) 2014-07-11
KR101311332B1 (ko) 2013-09-27
SG177817A1 (en) 2012-02-28
CN102339769A (zh) 2012-02-01
CN105489512B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
CN105489512A (zh) 临时半导体结构键合方法和相关的键合半导体结构
US10553562B2 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US10607937B2 (en) Increased contact alignment tolerance for direct bonding
US9553014B2 (en) Bonded processed semiconductor structures and carriers
US9922956B2 (en) Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration
TWI509713B (zh) 形成結合的半導體結構之方法及用該方法所形成之半導體結構
CN101558483B (zh) 三维ic方法和器件
US10128142B2 (en) Semiconductor structures including carrier wafers and attached device wafers, and methods of forming such semiconductor structures
US20070207592A1 (en) Wafer bonding of damascene-patterned metal/adhesive redistribution layers
CN102339768B (zh) 形成键合半导体结构的方法及该方法形成的半导体结构
WO2004071700A2 (en) Room temperature metal direct bonding
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
KR101398080B1 (ko) 접합 반도체 구조물 및 그 형성방법
JP2013537363A (ja) 犠牲材料を使用して半導体構造体中にウェーハ貫通相互接続部を形成する方法、及びかかる方法により形成される半導体構造体
US8841742B2 (en) Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
Hosali et al. Through-silicon via fabrication, backgrind, and handle wafer technologies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant