CN107346746A

CN107346746A - 一种半导体器件及其制造方法和电子装置

Info

Publication number: CN107346746A
Application number: CN201610293388.8A
Authority: CN
Inventors: 李海艇; 葛洪涛; 孙晓; 房苏阳
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: China Core Integrated Circuit Ningbo Co Ltd
Priority date: 2016-05-05
Filing date: 2016-05-05
Publication date: 2017-11-14
Anticipated expiration: 2036-05-05
Also published as: CN107346746B

Abstract

本发明涉及一种半导体器件及其制造方法和电子装置。所述方法包括：提供第一衬底，在所述第一衬底的第一表面一侧形成包括晶体管和第一互连结构的前端器件，以及位于所述晶体管外侧的第二互连结构，在所述第一表面上还形成有接合材料层；提供第二衬底，在所述第二衬底的表面上形成有捕获层；通过键合工艺将所述捕获层与所述接合材料层键合，以使所述第二衬底与所述第一衬底相接合。其中所述捕获层和所述接合材料层之间具有良好的接合性能，从而使所述第一衬底和所述第二衬底的键合性能进一步提高，因此提高了器件的性能和良率。

Description

一种半导体器件及其制造方法和电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

在半导体技术领域中，随着射频电路(RF)工作频率和集成度的提高，衬底材料对电路性能的影响越来越大。绝缘体上硅(SOI)衬底因其良好的电学性能和与CMOS工艺兼容的特点，在射频电路等领域得到了广泛的应用。

现有的双面薄SOI工艺中，由于承载晶圆(carrier wafer)离RF(inductor)的器件比较近，会影响RF器件的性能。

其次，现有的双面薄SOI工艺中，由于承载晶圆(carrier wafer)表面没有经过特殊处理在于底部晶圆接合之后很容易发生脱落，使器件失效。

因此，为解决现有技术中的上述技术问题，有必要提出一种新的半导体器件及其制造方法和电子装置。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明实施例一提供了半导体器件的制造方法，所述方法包括：

提供第一衬底，在所述第一衬底的第一表面一侧形成包括晶体管和第一互连结构的前端器件，以及位于所述晶体管外侧的第二互连结构，在所述第一表面上还形成有接合材料层；

提供第二衬底，在所述第二衬底的表面上形成有捕获层；

通过键合工艺将所述捕获层与所述接合材料层键合，以使所述第二衬底与所述第一衬底相接合。

可选地，所述捕获层包括多晶硅或无定型硅。

可选地，所述接合材料层包括氧化物层。

可选地，所述方法还进一步包括：

从所述第一衬底的与所述第一表面相对的第二表面一侧对所述第一衬底进行减薄处理；

在所述第一衬底的所述第二表面形成与所述第二互连结构中的金属层电连接的硅通孔；

在所述硅通孔以及部分所述第一衬底的所述第二表面上形成焊盘，所述焊盘与所述硅通孔相连。

可选地，所述方法还进一步包括：

形成覆盖所述第一衬底的所述第二表面但暴露出所述焊盘的打线区的钝化层。

可选地，所述第一衬底为绝缘体上硅衬底，包括自下而上的体硅、氧化埋层和顶层硅。

可选地，所述前端器件还包括形成于所述第一衬底的所述第一表面上的射频器件。

可选地，在所述前端器件和所述第二互连结构之间还形成有无源器件及其互连结构。

本发明还提供了一种半导体器件，包括：

第一衬底，在所述第一衬底的第一表面一侧形成有包括晶体管和第一互连结构的前端器件以及位于所述晶体管外侧的第二互连结构；

接合材料层，位于所述第一衬底的所述第一表面上；

第二衬底；

捕获层，位于所述第二衬底的表面；

其中，所述第二衬底通过捕获层与所述第一衬底的接合材料层键合，以与所述第一衬底相接合。

可选地，所述捕获层包括多晶硅或无定型硅。

可选地，所述接合材料层包括氧化物层。

本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。

综上所述，本发明为了解决目前工艺中存在的问题，提供了一种半导体器件的制造方法，在所述方法中在所述第一衬底上形成接合材料层，然后在所述第二衬底上形成捕获层，在键合时将所述接合材料层与所述捕获层相键合，以使所述第一衬底和所述第二衬底相接合，所述捕获层和所述接合材料层之间具有良好的接合性能，从而使所述第一衬底和所述第二衬底的键合性能进一步提高，因此提高了器件的性能和良率。

本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为本发明的另一个实施例的一种半导体器件的制造方法的示意性流程图；

图2A-图2E为本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；

图3示出了根据本发明一实施方式的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明为了解决目前工艺存在的问题，提供了一种半导体器件的制造方法，所述方法包括：

提供第二衬底，在所述第二衬底的表面上形成有捕获层；

通过键合工艺将所述捕获层与所述接合材料层键合，以使所述第二衬底与所述第一衬底的形成有所述前端器件的一侧相接合。

其中，所述捕获层包括多晶硅或无定型硅。

其中，所述接合材料层包括氧化物层。

实施例一

下面，参照图1以及图2A至图2E来描述本发明实施例提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图1为本发明实施例的一种半导体器件的制造方法的示意性流程图，2A至图2E为本发明实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。

如图1所示，所述制造方法具体包括以下步骤：

步骤S1：提供第一衬底，在所述第一衬底的第一表面一侧形成包括晶体管和第一互连结构的前端器件，以及位于所述晶体管外侧的第二互连结构，在所述第一表面上还形成有接合材料层；

步骤S2：提供第二衬底，在所述第二衬底的表面上形成有捕获层；

步骤S3：通过键合工艺将所述捕获层与所述接合材料层键合，以使所述第二衬底与所述第一衬底相接合。

本实施例的半导体器件的制造方法，具体包括如下步骤：

首先，执行步骤一，提供第一衬底100，在所述第一衬底100的第一表面一侧形成包括晶体管1011和第一互连结构1012的前端器件，以及位于所述晶体管1011外侧的第二互连结构102。

具体地，如图2A所示，第一衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，本实施例中，第一衬底100为绝缘体上硅(SOI)，包括自下而上的体硅1001、氧化埋层1002和顶层硅1003。

其中，所述第一衬底包射频器件区域(RF)、集成无源器件区域(integrated passive device，IPD)和焊盘区域(PAD)，所述前端器件包括射频器件并形成于所述射频器件区域，所述无源器件位于所述集成无源器件区域，所述第二互连结构位于所述焊盘区域。

其中所述第二互连结构102包括金属层(例如铜层或铝层)、金属插塞，其中所述第二互连结构102的底层金属层1021位于所述第一衬底100的第一表面的上方。

可选地，所述无源器件可以包括金属-绝缘层-金属电容(MIM)、螺旋电感器等。

作为示例，在第一衬底的第一表面上还形成有射频器件。在本实施例中，晶体管1011用于构成各种电路，射频器件用于形成射频组件或模块，第一互连结构1012用于连接晶体管1011、射频器件以及前端器件中的其他组件。

其中，晶体管1011可以为普通晶体管、高k金属栅极晶体管、鳍型晶体管或其他合适的晶体管。第一互连结构1012可以包括金属层(例如铜层或铝层)、金属插塞等。射频器件可以包括电感(inductor)等器件。

除包括晶体管1011、射频器件和第一互连结构1012外，前端器件还可以包括其他各种可行的组件，例如电阻、电容、MEMS器件等，在此并不进行限定。

其中，前端器件中的各个组件的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择，此处不再赘述。

其中，所述第二互连结构和所述第一互连结构同时形成，其形成方法可以选用常规的制造方法，例如形成介电层103，然后对所述介电层进行图案化，以形成开口并选用导电材料填充所述开口，依次形成各个金属层和通孔，以形成所述互连结构，在形成所述顶部金属层之后进一步沉积介电层，以覆盖所述顶部金属层并平坦化，如图2A所示。

其中，所述顶部金属层选用金属材料Al，所述金属材料Al的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为物理气相沉积(PVD)法。

其中，第二互连结构102可在前端器件制作的同时形成，其同样包括多层金属层以及相邻金属层之间的通孔。

进一步，在所述第一表面上还形成有接合材料层104，其中所述接合材料层选用氧化物，例如选用SiO₂等，并不局限于所述示例，其中所述接合材料层104应该具有较好的粘附性能。

接着，执行步骤二，提供第二衬底200，在所述第二衬底的表面上形成有捕获层201。

如图2B所示，提供第二衬底200，在本实施例中，第二衬底200为承载衬底(carrier wafer)，用于在后续对第一衬底100进行减薄处理的工艺以及其他后续工艺中承载和保护前端器件。第二衬底200可以为普通硅衬底或其他合适的衬底，在此并不进行限定。

其中，在所述第二衬底200中与所述第一衬底键合一面上形成有捕获层201(high trap layer)，以提高所述第二衬底200与所述第一衬底键合性能。

可选地，所述捕获层包括多晶硅或无定型硅。

执行步骤三，通过键合工艺将所述捕获层与所述接合材料层键合，以使所述第二衬底与所述第一衬底的形成有所述前端器件的一侧相接合。

具体地，如图2C所示，在该步骤中通过键合工艺将所述第二衬底200与所述第一衬底100的形成有所述前端器件的一侧相接合。

通过键合工艺将第二衬底200的一侧与第一衬底100的形成有前端器件的一侧(即第一表面一侧)相接合(键合)，如图2D所示。其中，键合工艺可采用本领域技术人员熟知的任何方法进行，例如氧化物熔融键合工艺等。

在所述方法中在所述第一衬底上形成接合材料层，然后在所述第二衬底上形成捕获层，在键合时将所述接合材料层与所述捕获层相键合，以使所述第一衬底和所述第二衬底相接合，所述捕获层和所述接合材料层之间具有良好的接合性能，从而使所述第一衬底和所述第二衬底的键合性能进一步提高，因此提高了器件的性能和良率。

接着，执行步骤四，从所述第一衬底的与所述第一表面相对的第二表面一侧对所述第一衬底进行减薄处理。

具体地，如图2E所示，从第一衬底100的与第一表面相对的第二表面一侧对第一衬底100进行减薄处理。

示例性地，第一衬底100为SOI衬底，该减薄处理停止于位于SOI衬底内的氧化埋层1002之上。该减薄处理可以为CMP(化学机械研磨)或其他合适的方法。

接着，执行步骤五，在所述第一衬底的所述第二表面形成与所述第二互连结构中的金属层电连接的硅通孔。

具体地，如图2E所示，从所述第一衬底100的所述第二表面开始，刻蚀所述第一衬底100，以形成硅通孔开口。

示例性地，所述第一衬底100为SOI衬底时，从所述第一衬底100的所述第二表面开始，依次刻蚀氧化埋层1002和顶层硅1003，以形成所述硅通孔开口。

其中，对于氧化埋层1002的刻蚀既可以采用干法刻蚀也可以采用湿法刻蚀。干法刻蚀能够采用基于氟化碳气体的各向异性刻蚀法。湿法刻蚀能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution of hydrofluoric acid(BHF))，刻蚀停止于所述第二互连结构的金属层上。

然后填充所述硅通孔开口以形成硅通孔结构，其中，所述硅通孔由内向外依次包括导电层、阻挡层和衬里层。

接着，执行步骤六，形成覆盖所述第一衬底的所述第二表面但暴露出所述焊盘的打线区的钝化层。

在一个示例中，形成覆盖所述第一衬底100的所述第二表面但暴露出所述焊盘105的打线区的钝化层106。

钝化层106用于保护第一衬底100以及焊盘105。钝化层106的材料可以为氮化硅或其他合适的材料。可采用化学气相沉积等方法沉积形成钝化层106。

至此，完成了本实施例的半导体器件的制造方法的关键步骤的介绍。通过上述步骤，形成了双面薄SOI(绝缘体上硅)的结构。接下来还可以根据现有的各种方法来完成整个半导体器件的制造。

实施例二

本发明实施例提供一种半导体器件，其采用前述实施例一中的制造方法制备获得。该半导体器件，可以为包括射频(RF)器件的集成电路或集成电路中间产品。

下面，参照图2E来描述本发明实施例提出的半导体器件的一种结构。其中，图2E为本发明实施例的半导体器件的结构的一种剖视图。

如图2E所示，本实施例的半导体器件包括：

第一衬底100，在所述第一衬底100的第一表面一侧形成有包括晶体管1011和第一互连结构1012的前端器件以及位于所述晶体管1011外侧的第二互连结构102；

接合材料层104，位于所述第一衬底的所述第一表面上；

第二衬底200；

捕获层201，位于所述第二衬底的表面；

其中，所述第二衬底通过捕获层和所述第一衬底的接合材料层键合，以与所述第一衬底接合。

其中，第一衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，本实施例中，第一衬底100为绝缘体上硅(SOI)，值得注意的是，第一衬底100实际为减薄处理后的绝缘体上硅(SOI)。

作为示例，在第一衬底的第一表面上还形成有射频器件。在本实施例中，晶体管1011用于构成各种电路，射频器件用于形成射频组件或模块，第一互连结构1012用于连接晶体管1011、射频器件以及前端器件中的其他组件。其中，晶体管1011可以为普通晶体管、高k金属栅极晶体管、鳍型晶体管或其他合适的晶体管。第一互连结构1012可以包括金属层(例如铜层或铝层)、金属插塞等。射频器件可以包括电感(inductor)等器件。

除包括晶体管1011、射频器件和第一互连结构1012外，前端器件还可以包括其他各种可行的组件，例如电阻、电容、MEMS器件等，在此并不进行限定。前端器件中的各个组件的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择，此处不再赘述。

在所述第一衬底100的与所述第一表面相对的所述第二表面形成有贯穿所述第一衬底100暴露所述第二互连结构的金属层的开口，在所述开口中形成所述硅通孔。

在一个示例中，本发明的半导体器件还包括覆盖所述第一衬底100的所述第二表面形成但暴露出所述焊盘105的打线区的钝化层106。

进一步地，本发明的半导体器件还包括第二衬底200，所述第二衬底200与所述第一衬底100的形成有所述前端器件的一侧相接合。

在本实施例中，第二衬底200为承载衬底(carrier wafer)，用于在后续对第一衬底100进行减薄处理的工艺以及其他后续工艺中承载和保护前端器件。第二衬底200可以为普通硅衬底或其他合适的衬底，在此并不进行限定。

可选地，所述捕获层包括多晶硅或无定型硅。

通过键合工艺将所述第二衬底200与所述第一衬底100的形成有所述前端器件的一侧相接合。

通过键合工艺将第二衬底200的一侧与第一衬底100的形成有前端器件的一侧(即第一表面一侧)相接合(键合)，如图2B所示。其中，键合工艺可采用本领域技术人员熟知的任何方法进行，例如氧化物熔融键合工艺等。

本实施例的半导体器件，可以为射频前端模块或其他电路或模块。由于该半导体器件的性能得到提升，因而可以满足更多应用环境下对器件性能的需求。

实施例三

本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的半导体器件。其中，所述半导体器件包括根据实施例二所述的半导体器件的制造方法制造的半导体器件，或包括实施例一所述的半导体器件。

该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。

其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。

其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的半导体器件的制造方法所制得的半导体器件，所述半导体器件包括第一衬底，在所述第一衬底的第一表面一侧形成有包括晶体管和第一互连结构的前端器件以及位于所述晶体管外侧的第二互连结构；接合材料层，位于所述第一衬底的所述第一表面上；第二衬底；捕获层，位于所述第二衬底的表面；其中，所述第二衬底通过捕获层和所述第一衬底的接合材料层键合，以与所述第一衬底接合。所述捕获层和所述接合材料层之间具有良好的接合性能，从而使所述第一衬底和所述第二衬底的键合性能进一步提高，因此提高了器件的性能和良率。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供第二衬底，在所述第二衬底的表面上形成有捕获层；

2.根据权利要求1所述的制造方法，其特征在于，所述捕获层包括多晶硅或无定型硅。

3.根据权利要求1或2所述的制造方法，其特征在于，所述接合材料层包括氧化物层。

4.根据权利要求1所述的制造方法，其特征在于，所述方法还进一步包括：

5.根据权利要求4所述的制造方法，其特征在于，所述方法还进一步包括：

6.根据权利要求1所述的制造方法，其特征在于，所述第一衬底为绝缘体上硅衬底，包括自下而上的体硅、氧化埋层和顶层硅。

7.根据权利要求1所述的制造方法，其特征在于，所述前端器件还包括形成于所述第一衬底的所述第一表面上的射频器件。

8.根据权利要求1所述的制造方法，其特征在于，在所述前端器件和所述第二互连结构之间还形成有无源器件及其互连结构。

9.一种半导体器件，其特征在于，包括：

接合材料层，位于所述第一衬底的所述第一表面上；

第二衬底；

捕获层，位于所述第二衬底的表面；

10.根据权利要求9所述的半导体器件，其特征在于，所述捕获层包括多晶硅或无定型硅。

11.根据权利要求9或10所述的半导体器件，其特征在于，所述接合材料层包括氧化物层。

12.一种电子装置，其特征在于，所述电子装置包括权利要求9至11之一所述的半导体器件。