CN108346672A - 一种背照式图像传感器及其制造方法和电子装置 - Google Patents

一种背照式图像传感器及其制造方法和电子装置 Download PDF

Info

Publication number
CN108346672A
CN108346672A CN201710058602.6A CN201710058602A CN108346672A CN 108346672 A CN108346672 A CN 108346672A CN 201710058602 A CN201710058602 A CN 201710058602A CN 108346672 A CN108346672 A CN 108346672A
Authority
CN
China
Prior art keywords
layer
wafer
deep trench
back side
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710058602.6A
Other languages
English (en)
Inventor
姚国峰
陆珏
张海芳
刘煊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710058602.6A priority Critical patent/CN108346672A/zh
Publication of CN108346672A publication Critical patent/CN108346672A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种背照式图像传感器及其制造方法和电子装置。所述方法包括：提供包括像素区的第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；提供第二晶圆并将所述第二晶圆与所述第一晶圆的第一表面相接合；在与所述像素区相对的所述第二表面中形成若干间隔的深沟槽；在所述深沟槽的表面形成隔离层；形成填充所述深沟槽的导电材料层，以与所述隔离层和所述第一晶圆形成电容器。在所述方法中在所述第一晶圆的背面形成深沟槽，并在所述深沟槽中形成导电材料层，通过所述设置可以降低串扰和暗电流。

Description

一种背照式图像传感器及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种背照式图像传感器及其制造方法和电子装置。
背景技术
通常，图像传感器是将光学图像转换成电信号的背照式图像传感器。图像传感器包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器。
由于CMOS图像传感器(CMOS image sensor，CIS)具有改善的制造技术和特性，因此半导体制造技术各方面都集中于开发CMOS图像传感器。CMOS图像传感器利用CMOS技术制造，并且具有较低功耗，更容易实现高度集成，制造出尺寸更小的器件，因此，CMOS图像传感器广泛的应用于各种产品，例如数字照相机和数字摄像机等。
在多功能的电子设备中背照式图像传感器(Backside illumination CMOS imagesensor，BSI CIS)得到广泛的应用，其中所述BSI CIS器件的制造工艺中通常使用熔融键合(Fusion bonding)方法将器件晶圆(device wafer)与支撑晶圆(carrier wafer)接合在一起。
随着像素尺寸的缩小，噪声例如串扰将会增加。为了更好地图像质量，串扰问题需要被改进。目前器件中存在三种串扰：光谱串扰(spectral crosstalk)、光学串扰(opticalcrosstalk)和电串扰(electrical crosstalk)。其中，光谱串扰(spectral crosstalk)是由滤色镜(color filter，CF)的未对准引起的。所述光学串扰(optical crosstalk)是由光子穿透到邻近的光电二极管导致的。电串扰(electrical crosstalk)是由电子漂移至错误的像素区引起的。
光谱串扰(spectral crosstalk)和光学串扰(optical crosstalk)可以通过将滤色镜嵌入到金属层网格结构中解决。深沟槽隔离(Deep trench isolation，DTI)结构可以抑制光学串扰(optical crosstalk)和电串扰(electrical crosstalk)，但随着硅衬底厚度的增加，光电二极管通过单独的离子注入隔离难以实现。因此，背面深沟槽隔离(Deeptrench isolation，DTI)结构可以有效的增强像素隔离。
对于背照式图像传感器，背面结构没有深沟槽隔离(Deep trench isolation，DTI)结构是可以接受，但是背照式图像传感器在像素区域和逻辑区域受到Si/ARC/绝缘层/背面钝化层等结构的限制。
因此，为解决现有技术中的上述技术问题，有必要提出一种新的背照式图像传感器及其制造方法和电子装置。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例提供了一种背照式图像传感器的制造方法，所述方法包括：
提供包括像素区的第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；
提供第二晶圆并将所述第二晶圆与所述第一晶圆的第一表面相接合；
在与所述像素区相对的所述第二表面中形成若干间隔的深沟槽；
在所述深沟槽的表面形成隔离层；
形成填充所述深沟槽的导电材料层，以与所述隔离层和所述第一晶圆形成电容器。
可选地，所述隔离层包括衬垫层和位于所述衬垫层上方的绝缘层。
可选地，所述绝缘层的厚度小于所述深沟槽深度的一半。
可选地，所述第一晶圆包括衬底，所述深沟槽形成于所述衬底中，所述深沟槽的深度至少大于所述衬底厚度的一半，所述深沟槽的深宽比至少大于4。
可选地，所述导电材料层使用金属材料，以形成金属网格结构，所述金属网格结构包括主体层和间隔设置于所述主体层中的若干网格开口，所述网格开口露出所述隔离层。
可选地，其中所述金属网格结构的所述网格开口中嵌入有滤色镜。
可选地，所述第一晶圆至少还包括位于所述像素区一侧的逻辑区，在所述逻辑区中形成有嵌入介电层中的金属互连层和焊盘层。
可选地，所述第一晶圆包括衬底，所述深沟槽形成于所述衬底中，在所述衬底表面和所述深沟槽中形成所述隔离层之后、填充所述深沟槽之前所述方法还包括：
图案化与所述逻辑区相对的所述衬底和所述衬底上的所述隔离层，以形成开口并露出所述介电层；
在所述隔离层上和所述开口的表面形成绝缘层；
图案化所述开口中的所述绝缘层和所述介电层，以形成凹槽并露出所述金属互连层；
在所述绝缘层上形成所述导电材料层，以覆盖所述隔离层，同时填充所述深沟槽和所述凹槽，以与所述金属互连层形成连接。
可选地，形成所述开口的方法包括：
在所述衬底和所述隔离层上形成光刻胶层；
对所述光刻胶层图案化，以去除所述逻辑区上方的所述光刻胶层；
对所述第一晶圆、所述第二晶圆和所述光刻胶层进行烘焙；
将烘焙后的所述第一晶圆上的所述衬底进行蚀刻，以形成所述开口。
可选地，所述烘焙的温度为150摄氏度至240摄氏度，所述烘焙时间为60秒至300秒。
可选地，所述开口的侧壁倾斜角度小于50°，所述开口的宽度大于50μm。
可选地，形成所述导电材料层之后，所述方法还包括：
在所述导电材料层上形成图案化的掩膜层；
以所述掩膜层为掩膜蚀刻所述导电材料层，以在所述像素区上方形成所述金属网格结构，同时去除所述金属互连层外侧的所述绝缘层上方的所述导电材料层，以露出所述绝缘层。
可选地，露出所述绝缘层之后所述方法还包括：
图案化所述逻辑区中所述焊盘层上方的所述绝缘层和所述介电层，以形成焊盘开口并露出所述焊盘层。
可选地，所述第一晶圆为器件晶圆，所述第二晶圆为支撑晶圆。
本发明还提供了一种背照式图像传感器，所述背照式图像传感器包括：
包括像素区的第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；
第二晶圆，所述第二晶圆与所述第一晶圆的第一表面相接合；
若干深沟槽，间隔的位于所述第一晶圆的第二表面，并且所述深沟槽位于所述像素区的上方；
隔离层，位于所述深沟槽的表面上；
导电材料层，填充于所述深沟槽中。
可选地，在所述第一晶圆上至少形成有衬底，所述深沟槽形成于所述衬底中，所述深沟槽的深度至少大于所述衬底厚度的一半，所述深沟槽的深宽比至少大于4。
可选地，所述隔离层包括衬垫层和位于所述衬垫层上方的绝缘层。
可选地，所述绝缘层的厚度小于所述深沟槽深度的一半。
可选地，所述导电材料层使用金属材料，以形成金属网格结构，所述金属网格结构包括主体层和间隔设置于所述主体层中的若干网格开口，所述网格开口露出所述隔离层。
可选地，所述背照式图像传感器还包括：
滤色镜，所述滤色镜内嵌设置于所述的所述金属网格结构的所述网格开口中。
可选地，所述第一晶圆至少还包括位于所述像素区一侧的逻辑区，在所述逻辑区中形成有嵌入介电层中的金属互连层和焊盘层。
可选地，在所述逻辑区中形成有穿过所述介电层部分厚度的开口，在所述开口的表面形成有绝缘层和位于所述绝缘层上方的金属层，所述金属层与所述金属互连层连接。
可选地，所述开口的侧壁倾斜角度小于50°，所述开口的宽度大于50μm。
可选地，在所述逻辑区中的所述介电层中形成有焊盘开口，所述焊盘开口露出所述焊盘层。
本发明还提供了一种电子装置，所述电子装置包括上述的背照式图像传感器。
综上所述，本发明为了解决目前工艺中存在的问题，提供了一种背照式图像传感器的制造方法，在所述方法中在所述第一晶圆的背面形成深沟槽，并在所述深沟槽中形成导电材料层，通过所述设置可以降低串扰和暗电流。所述导电材料层可以与隔离层和所述第一晶圆形成MOS电容器，可以有效地解决串扰问题。
同时所述导电材料层还可以形成网格结构，所述网格结构可以通过抑制光学串扰(optical crosstalk)增强图像性能，另外所述网格结构可以实现相位检测自动对焦(Phase Detection Auto Focus，PDAF)的相机功能。
进一步地，将所述滤色镜嵌入到所述网格结构中，所述滤色镜供应商不需要非常精确的图案化，可以增强量子效率(quantum efficiency)。
本发明的背照式图像传感器，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述背照式图像传感器，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明的另一个实施例的一种背照式图像传感器的制造方法的示意性流程图；
图2A-图2E为本发明的一实施例中的一种背照式图像传感器的制造方法的相关步骤形成的结构的剖视图，其中图2D右侧图形为左侧图形圆圈部分的俯视图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图1以及图2A至图2E来描述本发明实施例提出的背照式图像传感器的制造方法一个示例性方法的详细步骤。其中，图1为本发明实施例的一种背照式图像传感器的制造方法的示意性流程图，2A至图2E为本发明实施例的一种背照式图像传感器的制造方法的相关步骤形成的结构的剖视图。
如图1所示，所述制造方法具体包括以下步骤：
步骤S1：提供包括像素区的第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；
步骤S2：提供第二晶圆并将所述第二晶圆与所述第一晶圆的第一表面相接合；
步骤S3：在与所述像素区相对的所述第二表面中形成若干间隔的深沟槽；
步骤S4：在所述深沟槽的表面形成隔离层；
步骤S5：形成填充所述深沟槽的导电材料层，以与所述隔离层和所述第一晶圆形成电容器。
本实施例的背照式图像传感器的制造方法，具体包括如下步骤：
首先，执行步骤一，提供第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面，所述第一表面至少包括像素区。
具体地，如图2A所示，第一晶圆上至少形成有衬底203，所述衬底203形成于所述第一晶圆的第一表面上，所述衬底203可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中，所述第一晶圆的所述第一表面包括像素区和逻辑区，其中，所述像素区用于形成图像传感器的各种元件以及互连结构，所述逻辑区用于形成各种互连结构和封装结构，例如在所述逻辑区中形成有嵌入介电层中的金属互连层2022和焊盘层2021。
其中，在所述像素区中也形成有互连结构2023，所述互连结构2023包括金属层(例如铜层或铝层)、金属插塞或金属通孔，其中所述互连结构的底层金属层位于所述第一晶圆表面的上方。
其中，所述互连结构的形成方法可以选用常规的制造方法，例如形成介电层202，然后对所述介电层进行图案化，以形成开口并选用导电材料填充所述开口，依次形成各个金属层和通孔，以形成所述互连结构，在形成所述顶部金属层之后进一步沉积介电层，以覆盖所述顶部金属层并平坦化，如图2A所示。
其中，所述顶部金属层选用金属材料Al，所述金属材料Al的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为物理气相沉积(PVD)法。
可选地，在所述第一晶圆中还可以形成其他器件，例如无源器件以及射频器件等。
可选地，所述无源器件可以包括金属-绝缘层-金属电容(MIM)、螺旋电感器等。作为示例，在第一晶圆的第一表面上还形成有射频器件。在本实施例中，晶体管用于构成各种电路，射频器件用于形成射频组件或模块，互连结构用于连接晶体管、射频器件以及前端器件中的其他组件。
其中，在所述第一晶圆中形成的各个组件的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择，此处不再赘述。
接着，执行步骤二，提供第二晶圆201并将所述第二晶圆与所述第一晶圆的第一表面相接合。
如图2A所示，提供第二晶圆201，在本实施例中，第二晶圆201为支撑晶圆(carrierwafer)，用于在后续对第一晶圆进行减薄处理的工艺以及其他后续工艺中承载和保护前端器件。
可选地，第二晶圆201可以为普通硅衬底或其他合适的衬底，在此并不进行限定。
其中，在所述第二晶圆201中与所述第一晶圆键合一面上形成有捕获层(hightrap layer)，以提高所述第二晶圆201与所述第一晶圆键合性能。
可选地，所述捕获层包括多晶硅或无定型硅。
通过键合工艺将第二晶圆的一侧与第一晶圆的形成有前端器件的一侧(即第一表面)相接合(键合)，如图2A所示。其中，键合工艺可采用本领域技术人员熟知的任何方法进行，例如氧化物熔融键合工艺等。
可选地，在所述方法中在所述第一晶圆上形成接合材料层，然后在所述第二晶圆上形成捕获层，在键合时将所述接合材料层与所述捕获层相键合，以使所述第一晶圆和所述第二晶圆相接合，所述捕获层和所述接合材料层之间具有良好的接合性能，从而使所述第一晶圆和所述第二晶圆的键合性能进一步提高，因此提高了器件的性能和良率。
其中，在该步骤中所述第一晶圆的第一表面与所述第二晶圆相接合，并且在接合之后将所述晶圆反转，得到如图2A所示的结构，以使所述第一晶圆的所述第二表面向上。
接着，从所述第一晶圆的与所述第一表面相对的第二表面一侧对所述第一晶圆进行减薄处理。
具体地，如图2A所示，从第一晶圆的与第一表面相对的第二表面一侧对第一晶圆进行减薄处理。
示例性地，该减薄处理可以为CMP(化学机械研磨)或其他合适的方法。
执行步骤三，在与所述像素区相对的所述第二表面中形成若干间隔的深沟槽。
具体地，如图2A所示，在该步骤中在所述第一晶圆的第二表面，即所述第一晶圆的背面上形成硬掩膜层。
其中，所述硬掩膜层可以选用氮化物硬掩膜层和/或氧化物硬掩膜层。
然后对所述硬掩膜层图案化，例如在所述硬掩膜层上形成图案化的光刻胶层，以所述光刻胶层为掩膜蚀刻所述硬掩膜层，以在所述硬掩膜层中形成开口。
最后以所述硬掩膜层为掩膜蚀刻所述第一晶圆中所述衬底的背面，在所述衬底中形成所述深沟槽。
其中，所述深沟槽的深度至少大于所述衬底厚度的一半，所述深沟槽的深宽比至少大于4。
在该步骤中使用反应离子的博世(Bosch)蚀刻工艺蚀刻所述衬底，以形成所述深沟槽。
可选地，在Bosch工艺刻蚀过程中分为蚀刻和钝化两个步骤，例如先在侧壁上淀积一层钝化膜，通入C4F8气体，C4F8在等离子体状态下分解成离子态CF2基与活性F基，其中CF2基与Si表面反应，形成(CF2)n高分子钝化膜。
然后进行刻蚀，通入气体SF6，以增加F离子解离，刻蚀掉钝化膜，接着进行Si基材的刻蚀。在刻蚀的步骤中，附着在先前附着层上的部分侧壁聚合物，在非垂直离子碰撞侧壁的影响下，脱离侧壁再次移动，重新在更深的侧壁上附着。这样，侧壁上的聚合物薄膜不断地被驱赶向下附着，从而形成一个局部的各向异性刻蚀。
在本申请中选用Bosch技术通过钝化/刻蚀交替进行(TMDE)来实现Si深槽刻蚀。
其中，所述深沟槽的侧壁轮廓可以为竖直的或者倾斜的，并不做限定。
可选地，为了控制所述深沟槽具有较大开口，以获得足够的过蚀刻，在该过程中关闭脉冲功能，同时控制蚀刻时间略大于钝化步骤的时间。
通过上述工艺步骤的蚀刻，可以得到上窄下宽的深沟槽，并且所述深沟槽的侧壁和基底的水平表面之间形成的夹角小于85°。
由于深沟槽为上宽下窄形状，具有足够的过蚀刻的量，从而形成较大的开口，因此可以保证在蚀刻过程中不会在所述深沟槽的底部聚集聚合物，同时还能够在后续的工艺中能够更好地填充导电材料层。
其中，所述深沟槽的数目为若干个，并且所述深沟槽设置于所述像素区中每个像素的周围，但是并不局限于所述设置。
执行步骤四，在所述深沟槽的表面形成隔离层。
具体地，在所述第二表面和所述深沟槽的表面形成隔离层。在形成所述深沟槽之后，首先去除所述硬掩膜层，可以选用与所述衬底具有较大蚀刻选择比的方法去除所述硬掩膜层，以露出所述衬底。
然后在形成去除所述硬掩膜层之后执行湿法化学处理步骤，以消除第二表面上的损坏。
可选地，所述湿法化学处理步骤选用氢氟酸、硝酸、醋酸、臭氧水和过氧化氢中的两种或多种。
在所述湿法化学处理步骤之后所述方法还进一步包括对所述第二表面和所述深沟槽的表面执行氧化步骤，以在所述第二表面和所述深沟槽的表面形成氧化物层，以使所述抗反射层的填充更加容易。
在该步骤中，通过湿法工艺或者蒸汽环境工艺形成所述氧化物层。
其中，所述氧化物层的厚度较薄，仅仅为了改变表面性能，例如在5埃左右。
可选地，如图2B和图2C所示，所述隔离层包括衬垫层205和位于所述衬垫层205上方的绝缘层206。
其中，所述衬垫层205包括以下高介电常数材料中的一种或多种：氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、铅氧化物、氧化钡、氧化锆、氮化硅和氮化铝。
其中，所述衬垫层205的形成方法包括原子层沉积(ALD)工艺、原子化工艺以及溶胶-凝胶工艺(sol-gel process)。
在形成所述衬垫层205之后对所述逻辑区上的所述衬底进行图案化，以形成开口20，露出所述介电层202。
具体地，如图2C所示，形成所述开口20的方法包括：
步骤1：图案化与所述逻辑区相对的第二表面上的衬底203和所述衬垫层205，以形成开口20并露出所述介电层202；
步骤2：在所述衬垫层205上和所述开口的表面形成绝缘层。
形成所述开口的方法包括形成光刻胶、曝光、显影以及蚀刻等步骤。
可选地，所述开口为上窄下宽的锥形开口。
可选地，所述开口的侧壁倾斜角度小于50°，所述开口的宽度大于50μm。
为了形成所述锥形的开口，执行以下步骤：
在所述第二表面上的所述衬底和所述衬垫层上形成光刻胶层；
对所述光刻胶层图案化，以去除所述逻辑区上方的所述光刻胶层；
对所述第一晶圆、所述第二晶圆和所述光刻胶层进行烘焙；
将烘焙后的所述第一晶圆上的所述衬底进行蚀刻，以形成所述开口。
其中，所述烘焙的温度为150摄氏度至240摄氏度，所述烘焙时间为60秒至300秒。
形成所述锥形开口对于去除所述侧壁上残留的金属至关重要，其可以保证没有金属残留，避免引起电路的短路。
然后在所述衬垫层上和所述锥形开口的表面形成绝缘层206。
其中，所述绝缘层的厚度小于所述深沟槽深度的一半。
可选地，通过微波激发高密度等离子体系统形成所述绝缘层。
进一步，所述微波激发高密度等离子体系统形成所述绝缘层的温度小于400摄氏度。
其中，所述绝缘层包括氧化硅、氮化硅和氧氮化硅中的一种或多种。
在所述第一晶圆的第二表面(背面)形成深沟槽，可以降低串扰和暗电流。
执行步骤五，在所述深沟槽中形成填充所述深沟槽的导电材料层，以与隔离层和所述第一晶圆形成电容器。
具体地，如图2D所示，沉积所述导电材料层的步骤包括：
图案化所述开口20中的所述绝缘层和所述介电层，以形成凹槽并露出所述金属互连层2022；
在所述绝缘层上形成所述导电材料层，以覆盖所述隔离层，同时填充所述深沟槽和凹槽，以与所述金属互连层形成连接。
其中，所述导电材料层使用金属材料，以形成金属网格结构，所述金属材料的顶部高于所述第二表面上的所述隔离层。
所述导电材料层可以包括钨、铝或其他金属层。
其中，在一个具体地实施例中所述导电材料层选用电镀法填充所述深沟槽。
可选地，所述导电材料层的顶部高于所述第二表面上的所述隔离层。
在所述方法中在所述第一晶圆背面的衬底形成深沟槽，并在所述深沟槽中形成导电材料层，通过所述设置可以降低串扰和暗电流。
此外，所述导电材料层可以与隔离层和所述第一晶圆形成MOS电容器，可以有效地解决串扰问题。
执行步骤六，对所述导电材料层进行图案化，以形成网格结构207，所述网格结构包括主体层和设置于所述主体层中的若干网格开口，所述网格开口露出所述隔离层。
对所述导电材料层进行图案化，以在所述像素区上形成网格结构207，具体地：
在所述导电材料层上形成图案化的掩膜层；
以所述掩膜层为掩膜蚀刻导电材料层，以形成所述网格结构207，同时去除所述金属互连层外侧的所述绝缘层上方的所述导电材料层，以露出所述绝缘层。
其中，所述网格结构为金属网格结构，金属网格结构包括主体层和设置于所述主体层中的若干网格开口，如图2D所示，其中图2D右侧图形为左侧图形圆圈部分的俯视图。在所述像素区中形成的金属网格结构可以通过抑制光学串扰(optical crosstalk)增强图像性能，另外所述金属网格结构可以实现相位检测自动对焦(Phase Detection Auto Focus，PDAF)的相机功能。
在该步骤中去除所述金属互连层外侧的所述绝缘层上方的所述金属层，同时保留与所述金属互连层相连接的部分。
其中，在所述网格凹槽的顶部还形成有凹槽，所述网络顶部的凹槽是由于金属填充的过程中，相较于没有深沟槽的平面部分，有深沟槽的区域在填充金属材料时，一部分金属需要填充进入深沟槽里面，导致平面以上部分的金属填充形态会与没有深沟槽的纯平面区域的金属形态有所不同，所述凹槽的形态可能为三角型，U型，或者凹型；所述凹槽并没有实际作用，例如在后续的工艺中还可以通过平坦化方法去除，以得到平坦的顶部表面。
最后，如图2E所示，在露出所述抗反射层之后所述方法还包括：
图案化所述逻辑区中所述焊盘层上方的所述抗反射层和所述介电层，以形成焊盘开口30并露出所述焊盘层2021。
此外，在所述金属网格中镶嵌有滤色镜，将所述滤色镜嵌入到所述金属网格中，所述滤色镜供应商不需要非常精确的图案化，可以增强量子效率(quantum efficiency)。
在形成所述焊盘开口30之后所述方法还进一步包括形成背面钝化层的步骤，所述钝化层形成于所述焊盘开口之外的区域。
所述钝化层为选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种，其厚度并不局限于某一数值范围。
至此，完成了本实施例的背照式图像传感器的制造方法的关键步骤的介绍。通过上述步骤，形成了所述背照式图像传感器。接下来还可以根据现有的各种方法来完成整个背照式图像传感器的制造。
综上所述，本发明为了解决目前工艺中存在的问题，提供了一种背照式图像传感器的制造方法，在所述方法中在所述第一晶圆的背面形成深沟槽，并在所述深沟槽中形成导电材料层，通过所述设置可以降低串扰和暗电流。同时所述导电材料层还可以形成网格结构，所述网格结构可以通过抑制光学串扰(optical crosstalk)增强图像性能，另外所述金属网格结构可以实现相位检测自动对焦(Phase Detection Auto Focus，PDAF)的相机功能。
进一步，将所述滤色镜嵌入到所述金属网格中，所述滤色镜供应商不需要非常精确的图案化，可以增强量子效率(quantum efficiency)。
实施例二
本发明实施例提供一种背照式图像传感器，其采用前述实施例一中的制造方法制备获得。该背照式图像传感器，可以为包括射频(RF)器件的集成电路或集成电路中间产品。
下面，参照图2E来描述本发明实施例提出的背照式图像传感器的一种结构。其中，图2E为本发明实施例的背照式图像传感器的结构的一种剖视图。
如图2E所示，本实施例的背照式图像传感器包括：
包括像素区的第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；
第二晶圆203，所述第二晶圆与所述第一晶圆的第一表面相接合；
深沟槽，位于所述第一晶圆的第二表面，并且所述深沟槽位于所述像素区的上方；
隔离层，位于所述深沟槽的表面上；
导电材料层，填充于所述深沟槽中。
具体地，第一晶圆上至少形成有衬底203，所述衬底203形成于所述第一晶圆的第一表面上，所述衬底203可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中，所述第一晶圆的所述第一表面包括像素区和逻辑区，其中，所述像素区用于形成图像传感器的各种元件以及互连结构，所述逻辑区用于形成各种互连结构和封装结构，例如在所述逻辑区中形成有嵌入介电层中的金属互连层2022和焊盘层2021。
其中，在所述像素区中也形成有互连结构，所述互连结构包括金属层(例如铜层或铝层)、金属插塞或金属通孔，其中所述互连结构的底层金属层位于所述第一晶圆表面的上方。
可选地，在所述第一晶圆中还可以形成其他器件，例如无源器件以及射频器件等。
可选地，所述无源器件可以包括金属-绝缘层-金属电容(MIM)、螺旋电感器等。作为示例，在第一晶圆的第一表面上还形成有射频器件。在本实施例中，晶体管用于构成各种电路，射频器件用于形成射频组件或模块，互连结构用于连接晶体管、射频器件以及前端器件中的其他组件。
其中，在所述第一晶圆中形成的各个组件的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择，此处不再赘述。
所述第二晶圆201为支撑晶圆(carrier wafer)，用于在后续对第一晶圆进行减薄处理的工艺以及其他后续工艺中承载和保护前端器件。
第二晶圆201可以为普通硅衬底或其他合适的衬底，在此并不进行限定。
其中，在所述第二晶圆201中与所述第一晶圆键合一面上形成有捕获层(hightrap layer)，以提高所述第二晶圆201与所述第一晶圆键合性能。
可选地，所述捕获层包括多晶硅或无定型硅。
在所述第一晶圆的所述衬底中形成有深沟槽。
其中，所述深沟槽的深度至少大于所述衬底厚度的一半，所述深沟槽的深宽比至少大于4。
所述深沟槽为上宽下窄形状，具有足够的过蚀刻的量，从而形成较大的开口，因此可以保证在蚀刻过程中不会在所述深沟槽的底部聚集聚合物，同时还能够在后续的工艺中能够更好地填充导电材料层。
在所述第二表面和所述深沟槽的表面形成有隔离层。
在所述第二表面和所述深沟槽的表面与所述隔离层之间还形成有形成氧化物层。
其中，所述氧化物层的厚度较薄，仅仅为了改变表面性能，例如在5埃左右。
所述隔离层包括衬垫层205和位于所述衬垫层205上方的绝缘层206。
其中，所述衬垫层205包括以下高介电常数材料中的一种或多种：氧化硅、氧化铝、氧化钛、氧化铪、氧化钽、铅氧化物、氧化钡、氧化锆、氮化硅和氮化铝。
其中，所述衬垫层205的形成方法包括原子层沉积(ALD)工艺、原子化工艺以及溶胶-凝胶工艺(sol-gel process)。
在所述第一晶圆的背面形成深沟槽，并在所述深沟槽中形成导电材料层，通过所述设置可以降低串扰和暗电流。
在所述逻辑区中形成有延伸至所述介电层的开口，在所述开口的表面形成有绝缘层和位于所述绝缘层上方的金属层，所述金属层与所述金属互连层连接。
可选地，所述开口为上窄下宽的锥形开口。
可选地，所述开口的侧壁倾斜角度小于50°，所述开口的宽度大于50μm。
在所述抗反射层上隔离的形成有金属网格结构，所述金属网格结构包括主体层和间隔设置于所述主体层中的若干网格开口，所述网格开口露出所述隔离层。
其中，所述网格结构的构成材料可以是钨(W)和铝。
在所述像素区中形成的网格结构可以通过抑制光学串扰(optical crosstalk)增强图像性能，另外所述网格结构可以实现相位检测自动对焦(Phase Detection AutoFocus，PDAF)的相机功能。
所述背照式图像传感器还包括：滤色镜，所述滤色镜内嵌设置于所述的所述金属网格结构的所述网格开口中。
所述图像传感器还包括背面钝化层，所述钝化层形成于所述焊盘开口之外的区域。
所述钝化层为选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种，其厚度并不局限于某一数值范围。
本实施例的背照式图像传感器，可以为其他电路或模块。由于该背照式图像传感器的性能得到提升，因而可以满足更多应用环境下对器件性能的需求。
实施例三
本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的背照式图像传感器。其中，所述背照式图像传感器包括根据实施例一所述的背照式图像传感器的制造方法制造的背照式图像传感器，或包括实施例二所述的背照式图像传感器。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述背照式图像传感器的中间产品，例如：具有该集成电路的手机主板等。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的背照式图像传感器，或根据实施例一所述的背照式图像传感器的制造方法所制得的背照式图像传感器，所述背照式图像传感器包括：包括像素区的第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；第二晶圆，所述第二晶圆与所述第一晶圆的第一表面相接合；若干深沟槽，间隔的位于所述第一晶圆的第二表面，并且所述深沟槽位于所述像素区的上方；隔离层，位于所述深沟槽的表面上；导电材料层，填充于所述深沟槽中。
本发明的电子装置，由于采用了上述背照式图像传感器，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (25)

1.一种背照式图像传感器的制造方法，其特征在于，所述方法包括：
提供包括像素区的第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；
提供第二晶圆并将所述第二晶圆与所述第一晶圆的第一表面相接合；
在与所述像素区相对的所述第二表面中形成若干间隔的深沟槽；
在所述深沟槽的表面形成隔离层；
形成填充所述深沟槽的导电材料层，以与所述隔离层和所述第一晶圆形成电容器。
2.根据权利要求1所述的方法，其特征在于，所述隔离层包括衬垫层和位于所述衬垫层上方的绝缘层。
3.根据权利要求2所述的方法，其特征在于，所述绝缘层的厚度小于所述深沟槽深度的一半。
4.根据权利要求1所述的方法，其特征在于，所述第一晶圆包括衬底，所述深沟槽形成于所述衬底中，所述深沟槽的深度至少大于所述衬底厚度的一半，所述深沟槽的深宽比至少大于4。
5.根据权利要求1所述的方法，其特征在于，所述导电材料层使用金属材料，以形成金属网格结构，所述金属网格结构包括主体层和间隔设置于所述主体层中的若干网格开口，所述网格开口露出所述隔离层。
6.根据权利要求5所述的方法，其特征在于，其中所述金属网格结构的所述网格开口中嵌入有滤色镜。
7.根据权利要求5所述的方法，其特征在于，所述第一晶圆至少还包括位于所述像素区一侧的逻辑区，在所述逻辑区中形成有嵌入介电层中的金属互连层和焊盘层。
8.根据权利要求7所述的方法，其特征在于，所述第一晶圆包括衬底，所述深沟槽形成于所述衬底中，在所述衬底表面和所述深沟槽中形成所述隔离层之后、填充所述深沟槽之前所述方法还包括：
图案化与所述逻辑区相对的所述衬底和所述衬底上的所述隔离层，以形成开口并露出所述介电层；
在所述隔离层上和所述开口的表面形成绝缘层；
图案化所述开口中的所述绝缘层和所述介电层，以形成凹槽并露出所述金属互连层；
在所述绝缘层上形成所述导电材料层，以覆盖所述隔离层，同时填充所述深沟槽和所述凹槽，以与所述金属互连层形成连接。
9.根据权利要求8所述的方法，其特征在于，形成所述开口的方法包括：
在所述衬底和所述隔离层上形成光刻胶层；
对所述光刻胶层图案化，以去除所述逻辑区上方的所述光刻胶层；
对所述第一晶圆、所述第二晶圆和所述光刻胶层进行烘焙；
将烘焙后的所述第一晶圆上的所述衬底进行蚀刻，以形成所述开口。
10.根据权利要求9所述的方法，其特征在于，所述烘焙的温度为150摄氏度至240摄氏度，所述烘焙时间为60秒至300秒。
11.根据权利要求8所述的方法，其特征在于，所述开口的侧壁倾斜角度小于50°，所述开口的宽度大于50μm。
12.根据权利要求8所述的方法，其特征在于，形成所述导电材料层之后，所述方法还包括：
在所述导电材料层上形成图案化的掩膜层；
以所述掩膜层为掩膜蚀刻所述导电材料层，以在所述像素区上方形成所述金属网格结构，同时去除所述金属互连层外侧的所述绝缘层上方的所述导电材料层，以露出所述绝缘层。
13.根据权利要求12所述的方法，其特征在于，露出所述绝缘层之后所述方法还包括：
图案化所述逻辑区中所述焊盘层上方的所述绝缘层和所述介电层，以形成焊盘开口并露出所述焊盘层。
14.根据权利要求1所述的方法，其特征在于，所述第一晶圆为器件晶圆，所述第二晶圆为支撑晶圆。
15.一种背照式图像传感器，其特征在于，所述背照式图像传感器包括：
包括像素区的第一晶圆，所述第一晶圆包括相对设置的第一表面和第二表面；
第二晶圆，所述第二晶圆与所述第一晶圆的第一表面相接合；
若干深沟槽，间隔的位于所述第一晶圆的第二表面，并且所述深沟槽位于所述像素区的上方；
隔离层，位于所述深沟槽的表面上；
导电材料层，填充于所述深沟槽中。
16.根据权利要求15所述的背照式图像传感器，其特征在于，在所述第一晶圆上至少形成有衬底，所述深沟槽形成于所述衬底中，所述深沟槽的深度至少大于所述衬底厚度的一半，所述深沟槽的深宽比至少大于4。
17.根据权利要求15所述的背照式图像传感器，其特征在于，所述隔离层包括衬垫层和位于所述衬垫层上方的绝缘层。
18.根据权利要求17所述的背照式图像传感器，其特征在于，所述绝缘层的厚度小于所述深沟槽深度的一半。
19.根据权利要求15所述的背照式图像传感器，其特征在于，所述导电材料层使用金属材料，以形成金属网格结构，所述金属网格结构包括主体层和间隔设置于所述主体层中的若干网格开口，所述网格开口露出所述隔离层。
20.根据权利要求19所述的背照式图像传感器，其特征在于，所述背照式图像传感器还包括：
滤色镜，所述滤色镜内嵌设置于所述的所述金属网格结构的所述网格开口中。
21.根据权利要求15所述的背照式图像传感器，其特征在于，所述第一晶圆至少还包括位于所述像素区一侧的逻辑区，在所述逻辑区中形成有嵌入介电层中的金属互连层和焊盘层。
22.根据权利要求21所述的背照式图像传感器，其特征在于，在所述逻辑区中形成有穿过所述介电层部分厚度的开口，在所述开口的表面形成有绝缘层和位于所述绝缘层上方的金属层，所述金属层与所述金属互连层连接。
23.根据权利要求22所述的背照式图像传感器，其特征在于，所述开口的侧壁倾斜角度小于50°，所述开口的宽度大于50μm。
24.根据权利要求21所述的背照式图像传感器，其特征在于，在所述逻辑区中的所述介电层中形成有焊盘开口，所述焊盘开口露出所述焊盘层。
25.一种电子装置，其特征在于，所述电子装置包括权利要求15至24之一所述的背照式图像传感器。
CN201710058602.6A 2017-01-23 2017-01-23 一种背照式图像传感器及其制造方法和电子装置 Pending CN108346672A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710058602.6A CN108346672A (zh) 2017-01-23 2017-01-23 一种背照式图像传感器及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710058602.6A CN108346672A (zh) 2017-01-23 2017-01-23 一种背照式图像传感器及其制造方法和电子装置

Publications (1)

Publication Number Publication Date
CN108346672A true CN108346672A (zh) 2018-07-31

Family

ID=62962193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710058602.6A Pending CN108346672A (zh) 2017-01-23 2017-01-23 一种背照式图像传感器及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN108346672A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116417487A (zh) * 2023-06-09 2023-07-11 湖北江城芯片中试服务有限公司 一种半导体结构的形成方法和半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867832A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 具有接合焊盘结构的背照式传感器及其制造方法
US8736006B1 (en) * 2013-03-14 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for a BSI image sensor device
CN105489621A (zh) * 2014-10-06 2016-04-13 意法半导体(克洛尔2)公司 具有简化的互连布线的背照射集成成像设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867832A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 具有接合焊盘结构的背照式传感器及其制造方法
US8736006B1 (en) * 2013-03-14 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for a BSI image sensor device
CN105489621A (zh) * 2014-10-06 2016-04-13 意法半导体(克洛尔2)公司 具有简化的互连布线的背照射集成成像设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116417487A (zh) * 2023-06-09 2023-07-11 湖北江城芯片中试服务有限公司 一种半导体结构的形成方法和半导体结构

Similar Documents

Publication Publication Date Title
US11063080B2 (en) Implant damage free image sensor and method of the same
CN108667437B (zh) 一种薄膜体声波谐振器及其制造方法和电子装置
EP3179512B1 (en) Cmos image sensor and fabrication method thereof
US11694979B2 (en) Isolation structure for bond pad structure
US9773829B2 (en) Through-semiconductor-via capping layer as etch stop layer
CN109728010A (zh) 集成芯片及其形成方法
US12119364B2 (en) Deep trench isolation structure for image sensor
CN106601758B (zh) 一种半导体器件及其制造方法和电子装置
CN103985725A (zh) 半导体结构及其制备方法
CN107425018B (zh) 一种半导体器件的制造方法
US9939710B2 (en) High-temperature isotropic plasma etching process to prevent electrical shorts
CN108573881A (zh) 一种半导体器件及其制造方法和电子装置
CN108346672A (zh) 一种背照式图像传感器及其制造方法和电子装置
US20230230998A1 (en) Backside-illuminated image sensor and method of manufacturing same
CN111510096A (zh) 体声波谐振器及其制造方法
CN107316855A (zh) 一种半导体器件及其制造方法和电子装置
CN108346673A (zh) 一种背照式图像传感器及其制造方法和电子装置
CN109711230A (zh) 一种半导体指纹传感器及其制作方法、电子装置
CN105097662A (zh) 一种半导体器件及其制造方法、电子装置
CN111564467A (zh) 兼容cmos工艺的体声波谐振器及其制造方法
CN111446940A (zh) 堆栈式体声波谐振器及其制造方法
US20230230993A1 (en) Uniform trenches in semiconductor devices and manufacturing method thereof
CN108573953A (zh) 一种半导体器件及其制备方法和电子装置
CN107346746B (zh) 一种半导体器件及其制造方法和电子装置
CN106935554A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180731