CN103646882A - 一种用于圆片级封装的共晶键合材料系结构 - Google Patents

一种用于圆片级封装的共晶键合材料系结构 Download PDF

Info

Publication number
CN103646882A
CN103646882A CN201310611479.8A CN201310611479A CN103646882A CN 103646882 A CN103646882 A CN 103646882A CN 201310611479 A CN201310611479 A CN 201310611479A CN 103646882 A CN103646882 A CN 103646882A
Authority
CN
China
Prior art keywords
bonding
substrate
bonding material
eutectic
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310611479.8A
Other languages
English (en)
Inventor
焦斌斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU AITEMAN ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
JIANGSU AITEMAN ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU AITEMAN ELECTRONIC TECHNOLOGY Co Ltd filed Critical JIANGSU AITEMAN ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201310611479.8A priority Critical patent/CN103646882A/zh
Publication of CN103646882A publication Critical patent/CN103646882A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明公布了一种用于圆片级封装的共晶键合材料系结构，其特征在于：该结构包括第一衬底、第二衬底、第一键合材料和第二键合材料；所述的第一与第二衬底以及第一与第二键合材料分别由三种可形成三元共晶合金的材料构成；键合之前第一键合材料附着于第一衬底，第二键合材料附着于第二衬底。本发明提供的用于圆片级气密封装的共晶键合材料系结构，共晶反应不仅发生在衬底表面的键合材料之间，同时发生在衬底与键合材料之间，可避免以共晶合金层为中间介质的传统圆片级共晶键合技术中因衬底与共晶合金层的粘附力低导致的键合失效与可靠性不佳等问题。

Description

一种用于圆片级封装的共晶键合材料系结构
技术领域
本发明涉及一种涉及圆片级气密封装技术中的共晶键合技术领域，尤其涉及一种用于圆片级封装的共晶键合材料系结构。
背景技术
封装是微制造工艺中非常重要的一个环节，而圆片级封装技术正是微电子机械系统（Micro-Electro-Mechanical System，MEMS）重要的封装技术之一，因为它可有效地避免划片和组装等后续工艺对MEMS芯片内可动敏感结构造成破坏，提高MEMS器件内部的洁净度，同时提高封装成品率和可靠性，降低封装成本。
实现圆片级封装的技术重点在于封盖和基底两圆片的键合。圆片级键合技术，是将两片晶圆互相结合，并使表面原子相互反应，让表面间的键合能达到一定的强度，从而使两片圆片能够结为一体。
实现圆片级键合有多种方法，如熔融键合、热压键合、低温真空键合、阳极键合、共晶键合，以及粘接剂键合等。各种键合技术均有其各自特点，共晶键合技术以其键合温度低、键合强度高的特点，在圆片级封装领域得到了广泛的应用。共晶键合技术，是利用共晶合金熔融温度较低的特点，将其作为中间介质层，在较低温度下，通过加热使共晶材料熔融实现键合，该技术可有效降低键合面对于平整度和清洁度的要求，有利于生产效率的提高。
通常采用的圆片级共晶键合技术都是采用二元共晶系，具体方案是在待键合的两圆片表面的键合区域分别制作两种材料层，这两种材料作为两种不同的组分在其后的工艺过程中形成二元共晶合金，利用该二元合金层作为中间介质层将两圆片连接起来，然而在键合强度测试中发现，键合失效的发生往往不在形成共晶合金的两种材料层之间，而在衬底与中间介质之间。衬底与键合材料的粘附性成为提高圆片键合强度的瓶颈之一。
发明内容
本明的主要目的在于提供一种用于圆片级封装的的三元共晶键合材料系结构，以解决传统共晶键合技术中衬底与键合层之间黏附性不强引起的强度下降问题。
本发明为实现上述目的，采用如下技术方案：
一种用于圆片级封装的共晶键合材料系结构，其特征在于：该结构包括第一衬底、第二衬底、第一键合材料和第二键合材料；所述的第一与第二衬底以及第一与第二键合材料分别由三种可形成三元共晶合金的材料构成；键合之前第一键合材料附着于第一衬底，第二键合材料附着于第二衬底。
其进一步特征在于：键合之前第一键合材料直接附着于第一衬底，第二键合材料直接附着于第二衬底；或者所述第一衬底和第一键合材料之间或第二衬底和第二键合材料之间只有其一具备抗扩散层。所述抗扩散层材料可以是Ti、TiN、Ge、Ni等材料。
上述三元共晶材料为Al-Ge-Si，Au-Ge-Si，Au-Gu-Ge等材料。
从以上技术方案可以看出，本发明具有以下有益效果：
本发明提供的用于圆片级气密封装的共晶键合材料系结构，共晶反应不仅发生在衬底表面的键合材料之间，同时发生在衬底与键合材料之间，可避免以共晶合金层为中间介质的传统圆片级共晶键合技术中因衬底与共晶合金层的粘附力低导致的键合失效。
附图说明
图 1 为发明结构示意图。
图 2 为键合过程示意图。
图 3 为键合后结构示意图。
图 4 为带抗扩散层结构示意图。
图 5 为带抗扩散层结构键合过程示意图。
图 6 为带抗扩散层结构键合后结构示意图。
具体实施方式
本发明提供如图1所示一种用于圆片级封装的共晶键合材料系结构，该结构包括第一衬底1、第二衬底2、第一键合材料3和第二键合材料4；所述的第一衬底1与第二衬底2以及第一键合材料3与第二键合材料4分别由三种可形成三元共晶合金的材料构成；在键合之前第一键合材料3直接附着于第一衬底1，第二键合材料4直接附着于第二衬底2。
如图2所示，在键合过程中，当温度达到三元共晶的熔点且压力合适时，第一键合材料与第二键合材料以及第一衬底1和第二衬底2的表面形成液态的三元共晶合金5。
如图3所示，在键合结束后晶圆降温到室温环境下时，受到材料固溶度的影响，三元共晶合金通常会析出形成主要成分为第一键合材料3以及主要成分为第二键合材料4的合金材料，这两种合金材料之间通常能观察到明显的晶界6，由于其经过三元液态过程，所以主要成分为第一键合材料3的合金以及主要成分为第二键合材料4的合金都会分别与第一衬底1与第二衬底2的界面融合，从而形成参差不齐的界面。
如图4所示，在实际应用中也存在只需要衬底1或衬底2之一参与三元共晶的情况，其在键合前通常在第一衬底1和第一键合材料3之间或第二衬底2和第二键合材料4之间增加一个抗扩散层7如Ti、TiN、Ge、Ni等。
如图5所示，其在键合过程中会与第一衬底1或第二衬底2中没有抗扩散层的一方形成液态三元共晶合金5。
如图6所示，当键合结束晶圆降温到室温环境下时同样会形成主要成分为第一键合材料3的合金与主要成分为第二键合材料4的合金，其分别与第一衬底1或第二衬底2中没有抗扩散层的一方形成参差不齐的界面。
所述三元共晶材料常见的有Al-Ge-Si，Au-Ge-Si，Au-Gu-Ge等，但不限于此。
本发明结构键合后衬底与共晶合金层的粘附力更强，可靠性更佳。

Claims (4)

1.一种用于圆片级封装的共晶键合材料系结构，其特征在于：该结构包括第一衬底、第二衬底、第一键合材料和第二键合材料；所述的第一与第二衬底以及第一与第二键合材料分别由三种可形成三元共晶合金的材料构成；键合之前第一键合材料附着于第一衬底，第二键合材料附着于第二衬底。
2.根据权利要求1所述的用于圆片级封装的共晶键合材料系结构，其特征在于：键合之前第一键合材料直接附着于第一衬底，第二键合材料直接附着于第二衬底；或者所述第一衬底和第一键合材料之间或第二衬底和第二键合材料之间只有其一具备抗扩散层。
3.根据权利要求1或2所述的用于圆片级封装的共晶键合材料系结构，其特征在于：所述三元共晶材料为包括Al-Ge-Si，Au-Ge-Si，Au-Gu-Ge的三元共晶材料。
4.根据权利要求2所述的用于圆片级封装的共晶键合材料系结构，其特征在于：所述抗扩散层材料为包括Ti、TiN、Ge、Ni的材料。
CN201310611479.8A 2013-11-27 2013-11-27 一种用于圆片级封装的共晶键合材料系结构 Pending CN103646882A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310611479.8A CN103646882A (zh) 2013-11-27 2013-11-27 一种用于圆片级封装的共晶键合材料系结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310611479.8A CN103646882A (zh) 2013-11-27 2013-11-27 一种用于圆片级封装的共晶键合材料系结构

Publications (1)

Publication Number Publication Date
CN103646882A true CN103646882A (zh) 2014-03-19

Family

ID=50252080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310611479.8A Pending CN103646882A (zh) 2013-11-27 2013-11-27 一种用于圆片级封装的共晶键合材料系结构

Country Status (1)

Country Link
CN (1) CN103646882A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346746A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3200490A (en) * 1962-12-07 1965-08-17 Philco Corp Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials
JPH03262137A (ja) * 1990-03-12 1991-11-21 Nec Corp 半導体集積回路装置の製造方法
US20130161820A1 (en) * 2011-12-22 2013-06-27 Julian Gonska Method for bonding two silicon substrates, and a correspondeing system of two silicon substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3200490A (en) * 1962-12-07 1965-08-17 Philco Corp Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials
JPH03262137A (ja) * 1990-03-12 1991-11-21 Nec Corp 半導体集積回路装置の製造方法
US20130161820A1 (en) * 2011-12-22 2013-06-27 Julian Gonska Method for bonding two silicon substrates, and a correspondeing system of two silicon substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346746A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Similar Documents

Publication Publication Date Title
US8916449B2 (en) Package structure and substrate bonding method
CN103832970B (zh) 一种低温晶圆键合方法
TWI679681B (zh) 微元件的封裝方法
CN103318838B (zh) 一种应用于微机电系统器件的真空封装方法
CN102351141A (zh) 一种mems器件的圆片级真空封装方法
CN106660782B (zh) 集积式cmos及mems传感器制作方法与结构
US10134704B2 (en) Thermocompression for semiconductor chip assembly
CN102862947B (zh) 一种mems器件及其晶圆级真空封装方法
JP2011519805A5 (zh)
CN103224218B (zh) 一种mems器件的封装方法
CN104241147A (zh) 一种基于铝锗共晶的低温键合方法
CN102751207B (zh) 一种晶圆临时键合方法
Wu et al. Wafer-level hermetic package by low-temperature Cu/Sn TLP bonding with optimized Sn thickness
CN103337464B (zh) 一种新型金属扩散键合工艺
JP2005236159A (ja) 気密封止パッケージ、ウエハレベル気密封止パッケージ、気密封止パッケージの製造方法、およびウエハレベル気密封止パッケージの製造方法
US10134607B2 (en) Method for low temperature bonding of wafers
CN103646882A (zh) 一种用于圆片级封装的共晶键合材料系结构
TWI443761B (zh) Manufacturing method for flip chip packaging
JP2008147243A (ja) 気密封止装置
CN101587846B (zh) 接合晶片的装置及方法及整平接合晶片的方法
Satoh et al. Low-temperature aluminum thermo-compression wafer bonding with tin antioxidation layer for hermetic sealing of MEMS
Chang et al. MEMS packaging technologies & applications
CN204045558U (zh) 半导体器件阵列式倒片封装机构
Durante et al. Reliable hermetic MEMS chip-scale packaging
Malik et al. Al-Al thermocompression bonding for wafer-level MEMS packaging

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140319

RJ01 Rejection of invention patent application after publication