CN101587846B - 接合晶片的装置及方法及整平接合晶片的方法 - Google Patents

接合晶片的装置及方法及整平接合晶片的方法 Download PDF

Info

Publication number
CN101587846B
CN101587846B CN2008102150667A CN200810215066A CN101587846B CN 101587846 B CN101587846 B CN 101587846B CN 2008102150667 A CN2008102150667 A CN 2008102150667A CN 200810215066 A CN200810215066 A CN 200810215066A CN 101587846 B CN101587846 B CN 101587846B
Authority
CN
China
Prior art keywords
wafer
engagement head
thin slice
bonding bearing
joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102150667A
Other languages
English (en)
Other versions
CN101587846A (zh
Inventor
吴文进
邱文智
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101587846A publication Critical patent/CN101587846A/zh
Application granted granted Critical
Publication of CN101587846B publication Critical patent/CN101587846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明揭示一种接合晶片的装置及方法，包括：一接合承座、一接合头、以及一薄片发送器。接合承座用以承载晶片。接合头位于接合承座上方，其中接合承座与接合头具有彼此相对移动的配置。薄片发送器用以发送一薄片至晶片上。本发明也揭示一种整平接合晶片的方法。本发明的优点在于具有较大的产量、可靠度的提升、以及将整平晶片系统的使用扩展至高温应用。

Description

接合晶片的装置及方法及整平接合晶片的方法
技术领域
本发明涉及一种集成电路的制造，尤其涉及一种将半导体芯片(die)接合至晶片上的装置及方法。
背景技术
随着半导体技术的发展，半导体芯片变得越来越小。然而，半导体芯片内必须整合更多的功能。因此，半导体芯片必须具备越来越多的输入/输出(I/O)焊盘形成于较小的区域且I/O焊盘的密度也快速增加。如此一来，半导体芯片的封装变得更加的困难而严重影响合格率(yield)。
封装技术可分为两种类型。一种类型通常称为晶片级封装(wafer level package，WLP)，其中晶片上的芯片是在切割工艺之前就进行封装。WLP技术具有某些优点。例如，较大的产能和较低的成本。再者，所需的底胶(under-fill)及/或成型材料(molding compound)较少。然而，WLP技术也有一些缺点。如之前所述，芯片的尺寸越来越小，而公知WLP只能是扇入(fin-in)式封装，其中每一个芯片的I/O焊盘受限于芯片表面正上方的区域。在芯片的有限区域，I/O焊盘的数量会因I/O焊盘的间距限制而受限。若缩小焊盘间距，容易发生焊料架桥(solder bridge)。因此，在固定焊球尺寸规定下，焊球必须为某一尺寸，其限制了芯片表面上可封装形成的焊球数量。
在另一种封装类型中，自晶片切割芯片是在其封装至其他晶片之前进行，且只有已知良品芯片(known-good-die)进行封装。此封装技术的优点在于形成扇出(fan-out)式芯片封装的可能性，其意谓着芯片上的I/O焊盘可重布于大于芯片的区域，故可增加芯片表面上封装形成的I/O焊盘数量。
图1及图2示出公知接合工艺中部分阶段剖面示意图。请参照图1A，已知良品芯片12预先一片接着一片接合至晶片10上，其中接合时间相对较短，例如每一个芯片只需几秒或更短的时间。接着需进行整平接合(leveling bonding)。公知用于整平接合的整平接合系统包括接合头16及位于下方并与接合头16贴合的缓冲(compliant)层14。缓冲层14具有一平整表面且用于补偿芯片12之间厚度变化。如第图2所示，在整平接合期间，接合头16向下移动，以透过缓冲层14在芯片12上施加一力量，使芯片12平整地接合至晶片12上。
图1及图2所示的整平接合系统具有某些缺点。缓冲层14贴附于接合头16上，因此在更换之前，使用的时间周期相对较长。超时使用，会产生印痕(imprint)及其他缺陷，而使缓冲层14的作用受到严重的影响，其接着影响整平接合工艺的可靠度。另外，缓冲层14通常由橡胶或是其他聚合物(polymer)材料所构成，其承受温度只能到达300℃。然而，在某些应用中，例如铜对铜直接接合，所需的温度高于300℃，而使图1及图2所示的整平接合系统的使用受限。再者，上述接合系统的产能低，一部分的原因在于整平接合每片晶片的时间相对较长。
因此，必须寻求一种整平接合系统及方法，以进行具有高产能及增加可靠度的整平接合。
发明内容
本发明的目的在于提供一种接合晶片的装置及方法，以及整平接合晶片的方法，以改善现有技术的缺点。
根据本发明的一方案，一种接合晶片的装置，包括：一接合承座，用以承载晶片；一接合头，位于接合承座上方，其中接合承座与接合头具有彼此相对移动的配置；以及一薄片发送器，用以自接合头与接合承座外侧发送一一次性使用薄片至晶片上，使一次性使用薄片经由传送晶片而放置于接合头与接合承座之间的一空间，其中一次性使用薄片的熔点温度大于或等于300℃。
根据本发明的另一个方案，一种接合晶片的装置，包括：一接合承座，用以承载晶片；一接合头，位于接合承座上方且具有一表面面向接合承座，其中接合头由钢铁构成；一机械手臂，用以将晶片载入接合承座上，并且自接合承座载出晶片；一一次性使用薄片，其两侧不具有粘着剂，且其尺寸不小于晶片的尺寸；以及一薄片发送器，用以自接合头与接合承座外侧发送一次性使用薄片至晶片上，使一次性使用薄片经由机械手臂传送晶片而放置于接合头与接合承座之间的一空间。
根据本发明的又一个方案，一种接合晶片的装置，包括：一接合承座，用以承载晶片；一第一接合头，位于接合承座上方且具有一表面面向接合承座，其中第一接合头与接合承座具有彼此相对移动的配置；以及一第二接合头，位于第一接合头上方且与第一接合头之间具有一空隙，其中空隙足以放置晶片，且其中第一接合头及第二接合头由钢铁构成，而具有彼此相对移动的配置。上述装置还包括：一机械手臂，用以将晶片载入接合承座及第一接合头中至少一个的上方，并且自接合承座及第一接合头中至少一个载出晶片；以及一薄片发送器，用以自第一接合头或第二接合头与接合承座外侧发送一一次性使用薄片至晶片上，使一次性使用薄片经由机械手臂传送晶片而放置于第一接合头与接合承座之间的一空间或第一接合头与第二接合头之间的一空间，其中一次性使用薄片的两侧不具有粘着剂，且具有一晶片尺寸。
根据本发明的又一个实施例，一种接合晶片的方法，包括：提供一接合承座，用以承载晶片；于接合承座上方提供一接合头；发送一一次性使用薄片至晶片上；自接合头与接合承座外侧，将上方具有一次性使用薄片的晶片放置于接合头与接合承座之间的一空间且位于接合承座上；以及借助接合承座及接合头，对一次性使用薄片及晶片施加一力量。
根据本发明的又一个实施例，一种整平接合晶片的方法，包括：提供一接合承座；于接合承座上方提供一第一接合头；于第一接合头上方提供一第二接合头，其中接合承座、第一接合头、及第二接合头具有彼此相向移动的配置；发送一第一一次性使用薄片至一第一预先接合晶片上，其中第一预先接合晶片包括位于一第一基础晶片上的多个第一芯片；自第一接合头与接合承座外侧，将上方具有第一一次性使用薄片的第一预先接合晶片放置于接合承座与第一接合头之间的一空间；发送一第二一次性使用薄片至一第二预先接合晶片上，其中第二预先接合晶片包括位于一第二基础晶片上的多个第二芯片；自第二接合头与接合承座外侧，将上方具有第二一次性使用薄片的第二预先接合晶片放置于第一接合头与第二接合头之间的一空间；以及对第二接合头加压，以对第一预先接合晶片及第二预先接合晶片施加力量。
本发明的优点在于具有较大的产能、可靠度的提升、以及将整平晶片系统的使用扩展至高温应用。
附图说明
图1及图2示出使用公知整平接合系统的接合工艺中部分阶段剖面示意图；
图3示出根据本发明实施例的整平接合系统；
图4示出用于发送薄片至晶片上的薄片发送器；
图5A至图5C示出第一整平接合工艺中部分阶段剖面示意图，其中在预先接合的晶片放置于接合承座上之前，薄片被发送至上述晶片上；
图6示出第二整平接合工艺中部分阶段剖面示意图，其中在预先接合的晶片放置于接合承座上之后，薄片被发送至上述晶片上；
图7及图8示出另一个整平接合工艺中部分阶段剖面示意图，其中使用具有堆叠接合头的整平接合系统，对晶片两个晶片同时进行接合。
其中，附图标记说明如下：
公知
10～晶片；            12～已知良品芯片；
14～缓冲层；          16～接合头。
本发明
20、201、202～接合头；22～接合承座；
24～可控环境；        26、28～平整表面；
30～机械手臂；        34～薄片发送器；
36～薄片；            40、401、402～晶片；
42～芯片；            44～控制系统；
50～移动导引器；      100～整平接合系统；
D1、D2～空隙。
具体实施方式
以下的说明为本发明实施例的制造与使用。然而，必须了解的是本发明提供许多适当的发明概念，可实施于不同的特定背景。述及的特定实施例仅仅用于说明以特定方法来制造及使用本发明，并非用以限定本发明范围。
以下提供一种新颖的整平接合系统以及进行整平接合工艺的方法，以及说明优选实施例的差异及操作。在本发明实施例中，相同的部件使用相同的标号。
图3示出局部的整平接合系统100，其包括接合头20以及接合承座22。接合头20以及接合承座22最好是位于一可控环境24内，其能够填充使用于整平接合工艺的气体，该气体包括干净的空气及氮气等等。可控环境24也可为一抽真空的接合腔室。接合头20最好具有一平整表面26。在一实施例中，平整表面26具有高硬度大体上不会因整平接合而产生印痕(imprint)。因此，接合头20可由钢铁或其适当材料所构成。接合头20的温度也可被控制，举例而言，经由一内部加热器(未示出)来加热至所需的温度，其可加热至500℃，甚至更高。接合承座22也最好具有一平整表面28。接合承座22的温度也可被控制，以加热至所需的温度。接合头20及接合承座22的尺寸大于被接合的晶片(如图4所示的晶片40)。
整平接合系统100最好包括用于上下移动接合头20及/或接合承座22的机械部件(未示出)。而施加于晶片上的力量也可被控制。图3也示出运送晶片至接合承座22上以及自接合承座22移离晶片的机械手臂30。
在一优选实施例中，使用薄片来进行整平接合。薄片可在进行一次整平接合之后即丢弃。因此，内文中的薄片为一次性使用薄片。薄片的尺寸至少等于待整平接合的晶片的尺寸，而最好是稍微大于。图4示出一薄片发送器34，用以发送薄片36至晶片40上，晶片40为待整平接合的晶片且其上方具有预先接合(pre-bonded)的芯片42。在发送薄片36之后，薄片36必须覆盖所有的芯片42。
薄片36的熔点温度高于整平接合工艺所使用的温度。另外，薄片36的硬度必须在一适当的范围。可以了解的是在从各个晶片切割出这些芯片42之前，由于晶片薄化工艺的不均匀性，造成这些芯片42具有厚度差异。由接合头20及接合承座22(请参照图3)所施加的力量必须经过薄片36大体均匀地施加于这些芯片42。因此，薄片36必须有足够的硬度来传导该力量且具有足够的形变来吸收过多的力量施加于较厚的芯片42。在一实施例中，薄片36可由铝所构成，其熔点温度约为660℃。在其他实施例中，薄片36可由铜合金所构成，例如黄铜(braze)，其熔点温度约为900℃。在另一个实施例中，薄片36可由聚合物(polymer)所构成，例如橡胶，其熔点温度约为300℃或更高。薄片36的厚度在数十微米(μm)到数百微米的范围。本发明的优点在于薄片36为一次性使用，因此可依照几个因素来选择适当薄片，例如待接合晶片的种类以及是否芯片42与晶片40之间的接合为氧化物对氧化物的接合、铜对铜的接合等等。
图3及图4也示出一控制系统44，其包括一计算机及一程序码，用以控制及调节晶片40的载入/载出、接合头20及/或接合承座22的移动与加热、以及薄片的发送。
在图4中，芯片42预先接合至晶片40上。芯片42切割自晶片且为已知良品芯片。芯片42可面对面、背对面、面对背、背对背地接合至晶片40上，且可为氧化物对氧化物的接合、氧化物对硅的接合、金属对金属的接合(如铜对铜或任何金属间接合)等等。可借助放置每一个单芯片42至晶片40上并且在芯片上，短时间(例如，几秒钟)施加一力量来进行预先接合。在预先接合期间，可加热，例如在25℃至400℃的范围，其取决于芯片42与晶片40之间接合的类型。在预先接合之后，具有预先接合芯片42的晶片40必须经过一道整平接合工艺以强化该接合。
图5A至图5C示出本发明的一第一工艺流程。请参照图5A，薄片36首先发送至预先接合的芯片42与晶片40上。没有任何粘着剂使用于粘着薄片36与芯片42。薄片36的材料取决于后续整平接合所需的温度。举例而言，若温度约为300℃或以下，薄片36可由聚合物、铜、铝等等所构成。若需使用高温，则不使用聚合物。换言之，薄片36可由铜、铝等等所构成。接着，请参照图5B，发送的薄片36、芯片42、及晶片40借助机械手臂30(如图3所示)传送至可控环境24内且放置于接合头20与接合承座22之间。在进行整平接合工艺期间，可控环境24内可填充干净的空气、氮气等等，也可以抽真空。
请参照图5B，借助向着接合承座22压迫接合头20来进行整平接合工艺，使力量施加于薄片36、芯片42、及晶片40上。没有任何粘着剂放置于薄片36的上表面。依照接合的方法(例如氧化物对氧化物的接合、铜对铜的接合等等)，接合头20及/或接合承座22所需的力量及温度有所不同。在一实施例中，所施加的力量在10psi到100psi的范围。铜对铜接合的所需温度在200℃以上，例如，在200℃至500℃的范围。氧化物对氧化物的接合的所需温度低于300℃。整平接合的时间约在10分钟至60分钟的范围。
在图5C中，接合头20自薄片36松开，接着自芯片42上方移除薄片36并可丢弃。晶片移出可控环境24，而另一个晶片可进行接合。
图6示出另一个工艺流程的部分阶段。本实施例相似于图5A至图5C的实施例，除了薄片36的发送是在将晶片40放置于接合承座22上之后进行的。在本实施例中，预先接合芯片42与晶片40，再借助机械手臂(如图3所示)传送至可控环境24内，接着放置于接合头20与接合承座22之间。薄片发送器34接着发送薄片36至芯片42上。而后续的整平接合工艺实质相同于图5B及图5C所述，在此不在赘述。
上述实施例包括一多重接合头的设计。图7示出一实施例，其包括接合头201及位于其上的接合头202。接合头201及202与接合承座22可个别或同时加热至相同或不同的温度。移动导引器50用于连接接合头201与接合承座22，且用于引导接合头201的移动。接合头201作为放置于其上的晶片的接合承座，且可进一步包括增额晶片承座部件(未示出)，用以承载放置于其上的晶片。空隙D1及D2足以载入/载出晶片。多重接合头系统也包括一机械手臂30(如图3所示)及薄片发送器34(如图4所示)。
多重接合头系统操作中，晶片401及402分别放置于接合承座22与接合头201上，如图7所示。而在放入晶片401及402之前或之后，将薄片36放置于晶片401及402上。当接合头202向下移动，如第图8所示，晶片402受压，使接合头201向下移动(受限于或沿着移动导引器50)，直至接合头201的底部压住薄片36。接合头202所施加的力量因而传导至晶片402、接合头201、并依序压住晶片401。可额外加入机械及/或电子部件(未示出)以个别调整施加于晶片401及402上的力量。再者，接合头201及202可加热至所需的相同或不同温度。
借助使用图7所示的多重接合头实施例，整平接合的产能得以加倍。在另一个实施例中，可堆叠更多的接合头/承座(例如三个或以上)，以同时接合更多的芯片，而进一步提升整平接合的产能。晶片401及402彼此可为相同或不同的。因此，不同电路设计及/或尺寸的晶片两个晶片可同时进行整平接合。
上述实施例具有许多的优点。首先，由于薄片36为一次性使用，故不会因进行一次接合工艺而产生印痕，进而影响后续其他晶片的接合。因而提升可靠度。第二，因为具有选择适当薄片的弹性，本发明的整平接合系统可使用于铜对铜接合或其他需要较高温度的接合应用。第三，可堆叠多重接合头/承座，使产能得以增加。
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (21)

1.一种接合晶片的装置，该装置包括：
一接合承座，用以承载该晶片；
一接合头，位于该接合承座上方，其中该接合承座与该接合头具有彼此相对移动的配置；以及
一薄片发送器，用以自该接合头与该接合承座外侧发送一一次性使用薄片至该晶片上，使该一次性使用薄片经由传送该晶片而放置于该接合头与该接合承座之间的一空间，其中该一次性使用薄片的熔点温度大于或等于300℃。
2.如权利要求1所述的接合晶片的装置，其中面向该接合承座的该接合头的一表面由钢铁构成。
3.如权利要求1所述的接合晶片的装置，还包括一控制单元，用以控制该接合头与该接合承座而施加一彼此相向的既定力量。
4.如权利要求1所述的接合晶片的装置，其中该接合头与该接合承座中的至少一个是用以对该薄片及该晶片进行加热。
5.如权利要求1所述的接合晶片的装置，其中该薄片由金属所构成。
6.如权利要求1所述的接合晶片的装置，还包括一增额接合头，位于该接合头上方，其中该增额接合头与该接合头具有一空隙，用以载入及载出该晶片，且其中该接合头与该增额接合头具有彼此相对移动的配置。
7.一种接合晶片的装置，该装置包括：
一接合承座，用以承载该晶片；
一接合头，位于该接合承座上方且具有一表面面向该接合承座，其中该接合头由钢铁构成；
一机械手臂，用以将该晶片载入该接合承座上，并且自该接合承座载出该晶片；
一一次性使用薄片，其两侧不具有粘着剂，且该一次性使用薄片的熔点温度大于或等于300℃；以及
一薄片发送器，用以自该接合头与该接合承座外侧发送该一次性使用薄片至该晶片上，使该一次性使用薄片经由该机械手臂传送该晶片而放置于该接合头与该接合承座之间的一空间。
8.如权利要求7所述的接合晶片的装置，其中该接合头向该接合承座移近及移离，以对该晶片施加一力量。
9.如权利要求7所述的接合晶片的装置，其中该接合头与该接合承座中的至少一个是用以加热至一既定温度。
10.如权利要求7所述的接合晶片的装置，其中该接合头与该接合承座位于一腔室中。
11.如权利要求7所述的接合晶片的装置，其中该薄片的材料择自于铜、铝、聚合物、及其组合。
12.如权利要求7所述的接合晶片的装置，还包括一增额接合头，位于该接合头上方，其中该增额接合头与该接合头具有一空隙，用以载入及载出该晶片，且其中该接合头与该增额接合头具有彼此相对移动的配置。
13.一种接合晶片的装置，该装置包括：
一接合承座，用以承载该晶片；
一第一接合头，位于该接合承座上方且具有一表面面向该接合承座，其中该第一接合头与该接合承座具有彼此相对移动的配置；
一第二接合头，位于该第一接合头上方且与该第一接合头之间具有一空隙，其中该空隙足以放置该晶片，且其中该第一接合头及该第二接合头由钢铁构成，而具有彼此相对移动的配置；
一机械手臂，用以将该晶片载入该接合承座及该第一接合头中至少一个的上方，并且自该接合承座及该第一接合头中至少一个载出该晶片；以及
一薄片发送器，用以自该第一接合头或该第二接合头与该接合承座外侧发送一一次性使用薄片至该晶片上，使该一次性使用薄片经由该机械手臂传送该晶片而放置于该第一接合头与该接合承座之间的一空间或该第一接合头与该第二接合头之间的一空间，其中该一次性使用薄片的两侧不具有粘着剂，且该一次性使用薄片的熔点温度大于或等于300℃。
14.如权利要求13所述的接合晶片的装置，还包括一移动导引器，连接至该第一及该第二接合头。
15.如权利要求13所述的接合晶片的装置，其中该第一及该第二接合头具有被加热的配置。
16.一种接合晶片的方法，该方法包括：
提供一接合承座，用以承载该晶片；
于该接合承座上方提供一接合头；
发送一一次性使用薄片至该晶片上；
自该接合头与该接合承座外侧，将上方具有该一次性使用薄片的该晶片放置于该接合头与该接合承座之间的一空间且位于该接合承座上；以及
借助该接合承座及该接合头，对该一次性使用薄片及该晶片施加一力量。
17.如权利要求16所述的接合晶片的方法，还包括预先接合多个芯片至该晶片上，其中发送该薄片以覆盖所述多个芯片。
18.如权利要求16所述的接合晶片的方法，还包括在施力期间，对该接合头及该接合承座中至少一个进行加热。
19.如权利要求16所述的接合晶片的方法，其中将该晶片放置于该接合承座上是在发送该薄片之后进行。
20.如权利要求16所述的接合晶片的方法，还包括：
于该接合头上方提供一增额接合头；
在一增额晶片上方发送一增额薄片；
将该增额晶片放置于该接合头上；以及
借助该接合头及该增额接合头，对该增额薄片及该增额晶片施加一增额力量。
21.一种整平接合晶片的方法，该方法包括：
提供一接合承座；
于该接合承座上方提供一第一接合头；
于该第一接合头上方提供一第二接合头，其中该接合承座、该第一接合头、及该第二接合头具有彼此相向移动的配置；
发送一第一一次性使用薄片至一第一预先接合晶片上，其中该第一预先接合晶片包括位于一第一基础晶片上的多个第一芯片；
自该第一接合头与该接合承座外侧，将上方具有该第一一次性使用薄片的该第一预先接合晶片放置于该接合承座与该第一接合头之间的一空间；
发送一第二一次性使用薄片至一第二预先接合晶片上，其中该第二预先接合晶片包括位于一第二基础晶片上的多个第二芯片；
自该第二接合头与该接合承座外侧，将上方具有该第二一次性使用薄片的该第二预先接合晶片放置于该第一接合头与该第二接合头之间的一空间；以及
对该第二接合头加压，以对该第一预先接合晶片及该第二预先接合晶片施加力量。
CN2008102150667A 2008-05-21 2008-09-09 接合晶片的装置及方法及整平接合晶片的方法 Active CN101587846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/124,844 2008-05-21
US12/124,844 US20090289097A1 (en) 2008-05-21 2008-05-21 Wafer Leveling-Bonding System Using Disposable Foils

Publications (2)

Publication Number Publication Date
CN101587846A CN101587846A (zh) 2009-11-25
CN101587846B true CN101587846B (zh) 2011-04-20

Family

ID=41341342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102150667A Active CN101587846B (zh) 2008-05-21 2008-09-09 接合晶片的装置及方法及整平接合晶片的方法

Country Status (3)

Country Link
US (1) US20090289097A1 (zh)
CN (1) CN101587846B (zh)
TW (1) TWI385751B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6181807B1 (ja) * 2016-04-27 2017-08-16 日機装株式会社 加圧装置および加圧方法
TWI642132B (zh) * 2017-10-16 2018-11-21 Advanced Semiconductor Engineering, Inc. 整平裝置及整平一待整平物之方法
EP3709342A1 (en) 2019-03-12 2020-09-16 Infineon Technologies AG Arrangement and method for joining at least two joining members using a foil on a carrier element interposed between the upper one of the joining members and a pressure exerting part

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5582341A (en) * 1994-06-30 1996-12-10 Matsushita Electric Industrial Co., Ltd. Bonding apparatus for terminal component
CN1235371A (zh) * 1998-05-12 1999-11-17 夏普公司 小片接合设备
CN1429703A (zh) * 2001-12-28 2003-07-16 松下电器产业株式会社 加压方法和加压装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3001572A (en) * 1956-07-24 1961-09-26 Standard Packaging Corp Heat sealing devices
US3964666A (en) * 1975-03-31 1976-06-22 Western Electric Company, Inc. Bonding contact members to circuit boards
US4222724A (en) * 1978-12-08 1980-09-16 Niederrheinische Maschinenfabrik Becker & Van Hullen Multi-platen press for pressing chipboards and the like without spacer strips
US4607779A (en) * 1983-08-11 1986-08-26 National Semiconductor Corporation Non-impact thermocompression gang bonding method
IT8354029V0 (it) * 1983-12-12 1983-12-12 Comau Spa Robot manipolatore particolarmente per il trasferimento di elementi di lamiera da una stazione di stampaggio alla stazione successiva di una linea di stampaggio
US4638937A (en) * 1985-04-22 1987-01-27 Gte Communication Systems Corporation Beam lead bonding apparatus
JPH077782B2 (ja) * 1988-03-29 1995-01-30 株式会社新川 テープボンデイング方法
JP2878066B2 (ja) * 1993-05-24 1999-04-05 シャープ株式会社 印刷回路基板の接続方法
US5906310A (en) * 1994-11-10 1999-05-25 Vlt Corporation Packaging electrical circuits
US5634398A (en) * 1996-03-22 1997-06-03 The Coe Manufacturing Co. Panel press with movable platens which are individually controlled with position-sensor transducers
JP2001298053A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 実装方法及び実装装置
JP2002059300A (ja) * 2000-08-11 2002-02-26 Meiki Co Ltd ホットプレス装置
US6615631B2 (en) * 2001-04-19 2003-09-09 General Motors Corporation Panel extraction assist for superplastic and quick plastic forming equipment
JP2003007771A (ja) * 2001-06-19 2003-01-10 Sony Corp 実装装置
JP3808465B2 (ja) * 2003-12-24 2006-08-09 エルピーダメモリ株式会社 マウント方法及び装置
DE102006058493B4 (de) * 2006-12-12 2012-03-22 Erich Thallner Verfahren und Vorrichtung zum Bonden von Wafern
TWI438916B (zh) * 2007-07-13 2014-05-21 Sanyo Electric Co 太陽電池模組之製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5582341A (en) * 1994-06-30 1996-12-10 Matsushita Electric Industrial Co., Ltd. Bonding apparatus for terminal component
CN1235371A (zh) * 1998-05-12 1999-11-17 夏普公司 小片接合设备
CN1429703A (zh) * 2001-12-28 2003-07-16 松下电器产业株式会社 加压方法和加压装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C. Scheiring et al.Advanced-Chip-to-Wafer Technology: Enabling Technology for Volume Production of 3D System Integration on Wafer Level.Proceedings of the 6th International Microelectronics and Packaging Society (IMAPS) Conference.2004,正文第6页第1段至第6页第5段,附图6、7. *

Also Published As

Publication number Publication date
CN101587846A (zh) 2009-11-25
TW200949988A (en) 2009-12-01
TWI385751B (zh) 2013-02-11
US20090289097A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
TWI255019B (en) Flip chip bonding method for enhancing the performance of connection in flip chip packaging process and layered metal architecture of substrate for stud bump
US8450150B2 (en) Manufacturing method of semiconductor integrated circuit device
CN101071777B (zh) 半导体器件的制造方法
US9576928B2 (en) Bond head assemblies, thermocompression bonding systems and methods of assembling and operating the same
CN100576482C (zh) 电子元件键合方法
CN100580918C (zh) 可降低封装应力的封装构造
WO2018113356A1 (zh) 芯片封装结构及其制造方法
CN105336632A (zh) 用于将芯片连接到载体的分批工艺
CN102931123B (zh) 在干燥和压力支撑组装过程中固定半导体管芯
CN101807531A (zh) 一种超薄芯片的封装方法以及封装体
CN101587846B (zh) 接合晶片的装置及方法及整平接合晶片的方法
JP2003086758A (ja) 半導体装置の製造方法、製造装置、及び、半導体装置
US10297568B2 (en) Systems and methods for bonding semiconductor elements
CN103887219A (zh) 自对准拾取头和用于利用自对准拾取头制造装置的方法
TWI443761B (zh) Manufacturing method for flip chip packaging
TWI236109B (en) Chip package
US10468373B2 (en) Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines
CN107851632A (zh) 用于制造半导体器件的方法及相应的器件
Dragoi et al. New challenges for 300 mm Si technology: 3D interconnects at wafer scale by aligned wafer bonding
US7514290B1 (en) Chip-to-wafer integration technology for three-dimensional chip stacking
TW502344B (en) Chip scale package structure and its manufacturing method
JP3287233B2 (ja) 半導体装置の製造方法
TW200935526A (en) Manufacturing method for semiconductor device and underfill dispensing machine thereof
US20090087949A1 (en) Method of Making a Microelectronic Package Using an IHS Stiffener
KR20080005077A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant