CN204045558U - 半导体器件阵列式倒片封装机构 - Google Patents
半导体器件阵列式倒片封装机构 Download PDFInfo
- Publication number
- CN204045558U CN204045558U CN201420492027.2U CN201420492027U CN204045558U CN 204045558 U CN204045558 U CN 204045558U CN 201420492027 U CN201420492027 U CN 201420492027U CN 204045558 U CN204045558 U CN 204045558U
- Authority
- CN
- China
- Prior art keywords
- array
- semiconductor devices
- support plate
- reviewing
- hard support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 239000000853 adhesive Substances 0.000 claims abstract description 23
- 230000001070 adhesive effect Effects 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000003466 welding Methods 0.000 abstract description 24
- 238000005538 encapsulation Methods 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 17
- 230000008569 process Effects 0.000 abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种半导体器件阵列式倒片封装机构包括半导体器件阵列和一基板阵列，所述半导体器件阵列包括一硬质载板、敷设于所述硬质载板的正面上的一层导电不干胶和呈陈列式排布于所述导电不干胶上的多个半导体器件；所述导电不干胶的厚度小于0.1毫米，短期耐温性大于200℃；所述基板阵列包括排布成阵列式并与多个所述半导体器件一一对应的多个基板单元。通过该封装机构能够经过一次焊接流程完成批量半导体器件的倒片封装，从而大幅度降低焊接所需占用的设备机时，进而达到减少封装流程，降低生产成本的目的。
Description
技术领域
本实用新型涉及集成电路封装、光电器件封装领域，具体是涉及一种半导体器件阵列式倒片封装机构。
背景技术
倒片封装(Flip Chip Package)技术为近几年来最被封装业广泛讨论及看好的技术焦点，由于未来电子产品强调轻薄短小、高速、高脚数等特性，以导线架为基础的传统封装型态渐不适用，应用范围也将仅限于低阶的产品。由于使用倒片封装技术可大幅缩小IC封装后的体积、减少信号延迟、避免噪声的产生以及更适用于高脚数IC的封装，因此在高阶产品的应用上，倒装片技术渐渐地取代传统的打线接合(Wire Bonding)技术，而成为IC封装技术中的未来发展重点。
同样，在光电通信领域，光电转换器件与基板通过倒片封装，也同样能够起到在集成电路器件倒片封装中的所有好处，能改善信息高速传输性能。
但现有倒片封装采用的都是器件封装，器件封装通常要经过基板定位、基板预热、器件对准、器件定位、键合等流程，生产效率比较低。且器件封装焊接时所需的设备为昂贵的高精密设备，器件封装单位生产成本较高。
发明内容
为了解决上述技术问题，本实用新型提出一种半导体器件阵列式倒片封装机构，借助该封装机构，能够经过一次焊接流程完成批量半导体器件的倒片封装，从而大幅度降低焊接所需占用的设备机时，进而达到减少封装流程，降低生产成本的目的。
本实用新型的技术方案是这样实现的：
一种半导体器件阵列式倒片封装机构，包括半导体器件阵列和一基板阵列，所述半导体器件阵列包括一硬质载板、敷设于所述硬质载板的正面上的一层导电不干胶和呈陈列式排布于所述导电不干胶上的多个半导体器件；所述导电不干胶的厚度小于0.1毫米，短期耐温性大于200℃；所述基板阵列包括排布成阵列式并与多个所述半导体器件一一对应的多个基板单元。
作为本实用新型的进一步改进，所述硬质载板的材料为石英或玻璃或硅或金属。
作为本实用新型的进一步改进，所述硬质载板的正面和背面的平整度均小于3微米，粗糙度均小于1微米，所述硬质载板的厚度小于3毫米。
作为本实用新型的进一步改进，所述硬质载板的正面的形状和尺寸与所述基板阵列的正面的形状和尺寸相同。
作为本实用新型的进一步改进，所述硬质载板与所述基板阵列的形状均为圆形。
本实用新型的有益效果是：本实用新型提供一种半导体器件阵列式倒片封装机构，该封装机构通过将需要与基板单元焊接的多个半导体器件呈阵列式排布于硬质载板的导电不干胶上，形成一半导体器件阵列，并使该半导体器件阵列上的多个半导体器件与呈阵列式布置的基板阵列上的多个基板单元一一镜像对应，这样，在焊接封装时，能够经过一次焊接流程完成批量半导体器件的倒片封装，从而大幅度降低焊接所需占用的设备机时，进而达到减少封装流程，降低生产成本的目的。其中，导电不干胶的厚度小于0.1毫米，用以保证焊接过程中半导体器件的位置保持稳定；短期耐温性大于200℃，用以满足半导体器件与其封装的基板阵列的焊接工艺所需。此外，导电不干胶还具有可移除性，在半导体器件与基板阵列焊接完成后，需分离半导体器件与硬质载板。较佳的，硬质载板的厚度小于3毫米，以方便真空吸附。作为一种优选实施方式，硬质载板与基板阵列的形状和尺寸相同，但不限于形状和尺寸相同，具体实施时，硬质载板的正面和背面的尺寸与需配合的基板阵列正面尺寸相近即可。作为一种优选实施方式硬质载板和基板阵列的形状均为圆形，但并不限于圆形，也可以为其他诸如方形和扇形等。
附图说明
图1为本实用新型中半导体器件阵列的结构示意图；
图2为图1中A处放大结构示意图；
图3为本实用新型中基板阵列的结构示意图；
图4为图3中B处放大结构示意图；
图5为本实用新型中半导体器件阵列与基板阵列焊接后结构示意图；
图6为图5中C处放大结构示意图；
图7为本实用新型中单个半导体器件与对应的基板单元焊接后的封装单体的结构示意图。
结合附图，作以下说明：
1——半导体器件阵列 11——硬质载板
12——导电不干胶 13——半导体器件
2——基板阵列 21——基板单元
具体实施方式
如图1、图2、图3、图4、图5、图6和图7所示，一种半导体器件阵列式倒片封装机构，包括半导体器件阵列1和一基板阵列2，所述半导体器件阵列包括一硬质载板11、敷设于所述硬质载板的正面上的一层导电不干胶12和呈陈列式排布于所述导电不干胶上的多个半导体器件13；所述导电不干胶的厚度小于0.1毫米，短期耐温性大于200℃；所述基板阵列包括排布成阵列式并与多个所述半导体器件一一对应的多个基板单元21。这样，通过将需要与基板单元焊接的多个半导体器件呈阵列式排布于硬质载板的导电不干胶上，形成一半导体器件阵列，并使该半导体器件阵列上的多个半导体器件与呈阵列式布置的基板阵列上的多个基板单元一一镜像对应，在焊接封装时，能够经过一次焊接流程完成批量半导体器件的倒片封装，从而大幅度降低焊接所需占用的设备机时，进而达到减少封装流程，降低生产成本的目的。其中，导电不干胶的厚度小于0.1毫米，用以保证焊接过程中半导体器件的位置保持稳定；短期耐温性大于200℃，用以满足半导体器件与其封装的基板阵列的焊接工艺所需。此外，导电不干胶还具有可移除性，在半导体器件与基板阵列焊接完成后，需分离半导体器件与硬质载板。
优选的，所述硬质载板的材料为石英或玻璃或硅或金属。
优选的，所述硬质载板的正面和背面的平整度均小于3微米，粗糙度均小于1微米，所述硬质载板的厚度小于3毫米。以方便真空吸附和满足半导体器件阵列的焊接要求，提高焊接质量。
优选的，所述硬质载板的正面的形状和尺寸与所述基板阵列的正面的形状和尺寸相同。作为一种优选实施方式，硬质载板与基板阵列的外形和尺寸相同，但不限于形状和尺寸相同，具体实施时，硬质载板的正面的尺寸与需配合的基板阵列的正面尺寸相近即可。
优选的，所述硬质载板与所述基板阵列的形状均为圆形。作为一种优选实施方式硬质载板和基板阵列的形状均为圆形，但并不限于圆形，也可以为其他诸如方形和扇形等。
本实用新型半导体器件阵列式倒片封装机构的封装方法，包括如下步骤：
a、准备一硬质载板，所述硬质载板的正面敷设有一层导电不干胶；所述导电不干胶的厚度小于0.1毫米，短期耐温性大于200℃。
b、多个所述半导体器件呈陈列式排布于所述导电不干胶的正面上；所述半导体器件的背面接触所述导电不干胶的正面；
c、准备一基板陈列，所述基板阵列包括排布成阵列式并与多个所述半导体器件一一对应的多个基板单元，每个所述半导体器件上的金属焊接点与对应的所述基板单元上的电路焊接点按照镜像1：1尺寸一一对应；
d、所述硬质载板的背面通过真空吸附方式固定在一焊接设备的焊台上；
e、所述基板阵列的背面固设于所述焊接设备的加工平台上，通过所述焊接设备识别所述基板阵列与所述硬质载板上的对位图形信息，并使所述硬质载板上的多个半导体器件与所述基板阵列的正面上对应的基板单元进行位置对准；
f、通过所述焊接设备对每个半导体器件上的金属焊接点与对应的所述基板单元上的电路焊接点进行焊接；
g、将多个所述半导体器件从所述硬质载板上脱离下来，并对所述基板阵列进行切割，形成单个半导体器件与对应的基板单元的封装单体。
综上，本实用新型提供一种半导体器件阵列式倒片封装机构及封装方法，借助该封装机构，能够经过一次焊接流程完成批量半导体器件的倒片封装，从而大幅度降低焊接所需占用的设备机时，进而达到减少封装流程，降低生产成本的目的。
以上实施例是参照附图，对本实用新型的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本实用新型的实质的情况下，都落在本实用新型的保护范围之内。
Claims (5)
1.一种半导体器件阵列式倒片封装机构，其特征在于：包括半导体器件阵列(1)和一基板阵列(2)，所述半导体器件阵列包括一硬质载板(11)、敷设于所述硬质载板的正面上的一层导电不干胶(12)和呈陈列式排布于所述导电不干胶上的多个半导体器件(13)；所述导电不干胶的厚度小于0.1毫米，短期耐温性大于200℃；所述基板阵列包括排布成阵列式并与多个所述半导体器件一一对应的多个基板单元(21)。
2.根据权利要求1所述的半导体器件阵列式倒片封装机构，其特征在于：所述硬质载板的材料为石英或玻璃或硅或金属。
3.根据权利要求1所述的半导体器件阵列式倒片封装机构，其特征在于：所述硬质载板的正面和背面的平整度均小于3微米，粗糙度均小于1微米，所述硬质载板的厚度小于3毫米。
4.根据权利要求1所述的半导体器件阵列式倒片封装机构，其特征在于：所述硬质载板的正面的形状和尺寸与所述基板阵列的正面的形状和尺寸相同。
5.根据权利要求4所述的半导体器件阵列式倒片封装机构，其特征在于：所述硬质载板与所述基板阵列的形状均为圆形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420492027.2U CN204045558U (zh) | 2014-08-29 | 2014-08-29 | 半导体器件阵列式倒片封装机构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420492027.2U CN204045558U (zh) | 2014-08-29 | 2014-08-29 | 半导体器件阵列式倒片封装机构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204045558U true CN204045558U (zh) | 2014-12-24 |
Family
ID=52246196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420492027.2U Expired - Fee Related CN204045558U (zh) | 2014-08-29 | 2014-08-29 | 半导体器件阵列式倒片封装机构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204045558U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157599A (zh) * | 2014-08-29 | 2014-11-19 | 昆山柯斯美光电有限公司 | 半导体器件阵列式倒片封装机构及封装方法 |
-
2014
- 2014-08-29 CN CN201420492027.2U patent/CN204045558U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157599A (zh) * | 2014-08-29 | 2014-11-19 | 昆山柯斯美光电有限公司 | 半导体器件阵列式倒片封装机构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105810590A (zh) | 声表面波滤波器晶圆键合封装工艺 | |
| CN103474406A (zh) | 一种aaqfn框架产品无铜扁平封装件及其制作工艺 | |
| CN105870104A (zh) | 一种具有电磁屏蔽功能的封装结构 | |
| CN105810666A (zh) | 一种具有电磁屏蔽功能的封装结构的制作方法 | |
| CN102623371B (zh) | Csp芯片贴装载具及贴装方法 | |
| CN202977380U (zh) | 一种qfn，dfn集成电路封装用线条式压焊夹具 | |
| CN204045558U (zh) | 半导体器件阵列式倒片封装机构 | |
| CN204946888U (zh) | 倒装焊接芯片 | |
| CN105990298A (zh) | 一种芯片封装结构及其制备方法 | |
| US7433199B2 (en) | Substrate structure for semiconductor package and package method thereof | |
| CN107919333A (zh) | 一种三维pop封装结构及其封装方法 | |
| CN104157599A (zh) | 半导体器件阵列式倒片封装机构及封装方法 | |
| CN113948427B (zh) | 用于半导体封装的一体化封装装置及封装方法 | |
| CN203367268U (zh) | 半导体芯片封装模组及其封装结构 | |
| CN104538378A (zh) | 一种圆片级封装结构及其工艺方法 | |
| CN103915461B (zh) | Cmos图像传感器封装方法 | |
| CN203481191U (zh) | 一种基于框架采用预塑封优化技术的aaqfn封装件 | |
| CN204375730U (zh) | 一种圆片级封装结构 | |
| CN204375738U (zh) | 圆片级封装结构 | |
| CN104465586B (zh) | 一种圆片级封装结构及其工艺方法 | |
| CN104037093A (zh) | 一种基于aaqfn的二次曝光和二次塑封的封装件及其制作工艺 | |
| CN203521396U (zh) | 一种aaqfn框架产品无铜扁平封装件 | |
| CN102738016A (zh) | 一种基于框架载体开孔的aaqfn产品的二次塑封制作工艺 | |
| CN103325757A (zh) | 一种基于基板采用开槽技术的封装件及其制作工艺 | |
| CN202178252U (zh) | 多圈排列无载体双ic芯片封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141224 |