CN113948427B - 用于半导体封装的一体化封装装置及封装方法 - Google Patents

用于半导体封装的一体化封装装置及封装方法 Download PDF

Info

Publication number
CN113948427B
CN113948427B CN202111202897.2A CN202111202897A CN113948427B CN 113948427 B CN113948427 B CN 113948427B CN 202111202897 A CN202111202897 A CN 202111202897A CN 113948427 B CN113948427 B CN 113948427B
Authority
CN
China
Prior art keywords
packaging
station
semiconductor
detection
grid plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111202897.2A
Other languages
English (en)
Other versions
CN113948427A (zh
Inventor
王琮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202111202897.2A priority Critical patent/CN113948427B/zh
Publication of CN113948427A publication Critical patent/CN113948427A/zh
Application granted granted Critical
Publication of CN113948427B publication Critical patent/CN113948427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

用于半导体封装的一体化封装装置及封装方法，它为了解决现有半导体封装装置只能适用于传统的胶封和塑封的封装方式，封装效率低的问题。本发明一体化封装系统中在送给箱中装有多个格盘，在格盘中装有黄铜法兰、裸片和互联带件，送给箱和输出收纳箱分别放置于一体化封装系统的两侧，在送给箱和输出收纳箱之间设置有履带，在送给箱和输出收纳箱之间由左至右依次设置有等离子体清洗机、吸附装置、第一检测镜、激光打标机、焊料机和第二检测镜，在第一检测镜的下方设置有加热底板，加热底板的底部设置有升降装置。本发明半导体封装装置完成键合铜带、黄铜法兰和封装盖一站式半导体的封装操作，提高热稳定性和可靠性，增加封装效率。

Description

用于半导体封装的一体化封装装置及封装方法
技术领域
本发明涉及一种半导体封装用的封装装置及封装方法。
背景技术
半导体指常温下导电性能介于导体与绝缘体之间的材料，通常用于集成电路的制作。随着电路性能和半导体工艺的发展，第三代宽禁带半导体因其优秀的高温、高压、高频特性得到广泛应用。为了充分发挥宽禁带功率器件的性能优势和提升封装工艺指标与效率，对新型封装材料、新型封装工艺、新型封装结构和新型封装装置提出了耐高温、低寄生参数、高绝缘耐压、高效率和低成本的迫切需求。
半导体封装：指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。半导体封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为一片一片各自独立的小型裸片，然后将切割好的裸片置于相应的基板上，再利用引线将裸片的接合焊盘连接到基板的相应引脚，构成所要求的集成电路；然后对放置有裸片的基板用外壳加以封装保护，封装后刻写标记和型号，封装完成后进行成品测试，包装后最后入库出货。
传统半导体封装技术通常采用胶封和塑封的封装方式，热稳定性和可靠性过低，封装结构不能工作于高温、高压、高功率、高频的工作环境，寄生参数过大，且封装装备全部为功能单一的若干台分离式设备，封装效率低，成本高。
发明内容
本发明的目的是为了解决现有半导体封装装置只能适用于传统的胶封和塑封的封装方式，封装效率低的问题，而提供一种用于半导体封装的一体化封装系统及封装方法。
本发明用于半导体封装的一体化封装系统包括送给箱、格盘、等离子体清洗机、吸附装置、两个检测镜、激光打标机、焊料机、加热底板、履带和输出收纳箱，在送给箱中装有多个格盘，在格盘中装有黄铜法兰、裸片和互联带件，送给箱和输出收纳箱分别放置于一体化封装系统的左右两侧，在送给箱和输出收纳箱之间设置有履带，格盘在履带上往复传输，在送给箱和输出收纳箱之间由左至右依次设置有等离子体清洗机、吸附装置、第一检测镜、激光打标机、焊料机和第二检测镜，在第一检测镜的下方设置有加热底板，加热底板的底部设置有升降装置。
本发明应用一体化封装系统进行半导体封装的方法按照以下步骤实现：
一、装有黄铜法兰的格盘从送给箱送出并置于履带上，在等离子体清洗机的工位上清洗黄铜法兰，履带带动格盘传输到吸附装置的工位，将裸片放置在黄铜法兰上，在第一检测镜工位检测放置于黄铜法兰上裸片的位置，然后格盘传输到焊料机工位，通过焊料机将焊料涂覆在黄铜法兰和裸片的连接处，格盘回输到第一检测镜工位，加热底板上升对格盘上的焊料烧结键合，检测后得到黄铜法兰裸片键合组件；
二、带有黄铜法兰裸片键合组件的格盘回输到吸附装置的工位，将互联带件放置在裸片与引脚的连接处，格盘传输到第一检测镜工位检测互联带件的位置，格盘再传输到焊料机工位，通过焊料机将焊料涂覆在互联带件的连接处，格盘回输到第一检测镜工位，加热底板上升对格盘上的焊料烧结键合，检测后得到互联带键合组件；
三、带有互联带键合组件格盘回输到吸附装置的工位，将封装盖置于黄铜法兰顶部，然后传输到第一检测镜工位通过加热底板加热封装盖和黄铜法兰，检测后传输到激光打标机在封装盖上打标，最后通过第二检测镜检测合格后，传输进入输出收纳箱，完成半导体封装。
本发明提出了一种用于半导体封装的一体化封装装置及其封装方法，通过集成等离子体清洗机、吸附装置、焊料机、加热底板、激光打标机、检测镜、送给箱、格盘、履带和输出收纳箱于一体，半导体封装装置完成键合铜带、黄铜法兰和封装盖一站式半导体的封装操作，降低封装的寄生参数，提高热稳定性和可靠性，提高耐压性能，增加封装效率，降低封装成本，提升封装良品率，从而满足耐高温、低寄生参数、高绝缘耐压、高效率、低成本、高良率的封装需求。
附图说明
图1为本发明用于半导体封装的一体化封装装置的结构示意图；
图2为格盘的结构示意图；
图3为实施例中吸附探头吸附半导体裸片、键合用铜带和封装盖的实物照片；
图4为实施例中铜带键合后组件的实物照片；
图5为实施例中封装盖上激光打标时的实物照片。
具体实施方式
具体实施方式一：本实施方式用于半导体封装的一体化封装系统包括送给箱1、格盘2、等离子体清洗机3、吸附装置4、两个检测镜5、激光打标机6、焊料机7、加热底板8、履带9和输出收纳箱10，在送给箱1中装有多个格盘2，在格盘2中装有黄铜法兰、裸片和互联带件，送给箱1和输出收纳箱10分别放置于一体化封装系统的左右两侧，在送给箱1和输出收纳箱10之间设置有履带9，格盘2在履带9上往复传输，在送给箱1和输出收纳箱10之间由左至右依次设置有等离子体清洗机3、吸附装置4、第一检测镜5-1、激光打标机6、焊料机7和第二检测镜5-2，在第一检测镜5-1的下方设置有加热底板8，加热底板8的底部设置有升降装置。
具体实施方式二：本实施方式与具体实施方式一不同的是格盘2上开有4×10或8×10个镂空的格槽，黄铜法兰、裸片和互联带件分别置于不同的格槽中。
具体实施方式三：本实施方式与具体实施方式一或二不同的是吸附装置4带有真空吸附探头。
本实施方式通过吸附探头吸附半导体裸片、互联带件和封装盖。
具体实施方式四：本实施方式应用一体化封装装置进行半导体封装的方法按照以下步骤实现：
一、装有黄铜法兰的格盘2从送给箱1送出并置于履带9上，在等离子体清洗机3的工位上清洗黄铜法兰，履带9带动格盘2传输到吸附装置4的工位，将裸片放置在黄铜法兰上，在第一检测镜5-1工位检测放置于黄铜法兰上裸片的位置，然后格盘2传输到焊料机7工位，通过焊料机7将焊料涂覆在黄铜法兰和裸片的连接处，格盘2回输到第一检测镜5-1工位，加热底板8上升对格盘2上的焊料烧结键合，检测后得到黄铜法兰裸片键合组件；
二、带有黄铜法兰裸片键合组件的格盘2回输到吸附装置4的工位，将互联带件放置在裸片与引脚的连接处，格盘2传输到第一检测镜5-1工位检测互联带件的位置，格盘2再传输到焊料机7工位，通过焊料机7将焊料涂覆在互联带件的连接处，格盘2回输到第一检测镜5-1工位，加热底板8上升对格盘2上的焊料烧结键合，检测后得到互联带键合组件；
三、带有互联带键合组件格盘2回输到吸附装置4的工位，将封装盖置于黄铜法兰顶部，然后传输到第一检测镜5-1工位通过加热底板8加热封装盖和黄铜法兰，检测后传输到激光打标机6在封装盖上打标，最后通过第二检测镜5-2检测合格后，传输进入输出收纳箱10，完成半导体封装。
具体实施方式五：本实施方式与具体实施方式四不同的是所述的焊料为银基浆料或铜基浆料。
具体实施方式六：本实施方式与具体实施方式五不同的是银基浆料中含有80-85wt％的银微粉，1-5wt％的玻璃粉，1-6wt％的树脂和6-10wt％的溶剂。
本实施方式0.1μm<Dav银微粉(平均粒径)<10.0μm，树脂为PVB、CAB、乙基纤维素、聚苯乙烯或丙烯酸酯共聚物，树脂主要提供润湿、流平、印刷适性。溶剂为乙酸丁酯，为体系提供流动性。
本实施方式银基浆料中还可含有少量增稠剂和增塑剂。
具体实施方式七：本实施方式与具体实施方式五不同的是焊料的涂覆厚度为10～15μm。
具体实施方式八：本实施方式与具体实施方式五至七之一不同的是所述的互联带件为键合铜带。
具体实施方式九：本实施方式与具体实施方式五至八之一不同的是所述的焊料烧结键合温度为780℃～850℃。
具体实施方式十：本实施方式与具体实施方式五至九之一不同的是通过激光打标机6在封装盖上刻印型号和标识。
实施例：本实施例应用一体化封装装置进行半导体封装的方法按照以下步骤实施例：
一、装有黄铜法兰的格盘2从送给箱1送出并置于履带9上，在等离子体清洗机3的工位上清洗黄铜法兰，履带9带动格盘2传输到吸附装置4的工位，将裸片放置在黄铜法兰上，在第一检测镜5-1工位检测放置于黄铜法兰上裸片的位置，管芯位置的容错范围为±10μm，角度容错范围为±1.5°，然后格盘2传输到焊料机7工位，通过焊料机7将焊料涂覆在黄铜法兰和裸片的连接处，格盘2回输到第一检测镜5-1工位，加热底板8上升对格盘2上的焊料烧结键合，检测后得到黄铜法兰裸片键合组件；
二、带有黄铜法兰裸片键合组件的格盘2回输到吸附装置4的工位，将键合铜带放置在裸片与引脚的连接处，格盘2传输到第一检测镜5-1工位检测键合铜带的位置，铜带位置的容错范围为±5μm，角度容错范围为±1°，格盘2再传输到焊料机7工位，通过焊料机7将焊料涂覆在键合铜带的连接处，格盘2回输到第一检测镜5-1工位，加热底板8上升对格盘2上的焊料烧结键合，检测后得到互联带键合组件；
三、带有互联带键合组件格盘2回输到吸附装置4的工位，将封装盖置于黄铜法兰顶部，然后传输到第一检测镜5-1工位通过加热底板8加热封装盖和黄铜法兰，封装盖和黄铜法兰的陶瓷接触面融化后粘接在一体，检测后传输到激光打标机6在封装盖上打标，最后通过第二检测镜5-2检测合格后，传输进入输出收纳箱10，完成半导体封装。
现有技术中，半导体封装技术通常采用胶封和塑封的封装方式，热稳定性和可靠性过低，封装结构不能工作于高温、高压、高功率、高频的工作环境，封装效率低、成本高、良率低、无法实现一体化集成，且寄生参数过大。
在本发明中，提出的一种半导体封装用一体化封装装置，通过集成等离子体清洗机、吸附探头、焊料机、加热底板、激光打标机、检测镜、送给箱、格盘、履带和输出收纳箱于一体的半导体封装装置完成键合铜带、黄铜法兰和封装盖一站式芯片封装操作，键合铜带和银基浆料降低封装的寄生参数，提高热稳定性和可靠性，提高耐压性能，增加封装效率，降低封装成本，提升封装良率，从而满足耐高温、低寄生参数、高绝缘耐压、高效率、低成本、高良率的封装需求。

Claims (10)

1.用于半导体封装的一体化封装装置，其特征在于该一体化封装装置包括送给箱（1）、格盘（2）、等离子体清洗机（3）、吸附装置（4）、两个检测镜（5）、激光打标机（6）、焊料机（7）、加热底板（8）、履带（9）和输出收纳箱（10），在送给箱（1）中装有多个格盘（2），在格盘（2）中装有黄铜法兰、裸片和互联带件，送给箱（1）和输出收纳箱（10）分别放置于一体化封装系统的左右两侧，在送给箱（1）和输出收纳箱（10）之间设置有履带（9），格盘（2）在履带（9）上往复传输，在送给箱（1）和输出收纳箱（10）之间由左至右依次设置有等离子体清洗机（3）、吸附装置（4）、第一检测镜（5-1）、激光打标机（6）、焊料机（7）和第二检测镜（5-2），在第一检测镜（5-1）的下方设置有加热底板（8），加热底板（8）的底部设置有升降装置。
2.根据权利要求1所述的用于半导体封装的一体化封装装置，其特征在于格盘（2）上开有4×10或8×10个镂空的格槽，黄铜法兰、裸片和互联带件分别置于不同的格槽中。
3.根据权利要求1所述的用于半导体封装的一体化封装装置，其特征在于吸附装置（4）带有真空吸附探头。
4.应用一体化封装系统进行半导体封装的方法，其特征在于该半导体封装的方法按照以下步骤实现：
一、装有黄铜法兰的格盘（2）从送给箱（1）送出并置于履带（9）上，在等离子体清洗机（3）的工位上清洗黄铜法兰，履带（9）带动格盘（2）传输到吸附装置（4）的工位，将裸片放置在黄铜法兰上，在第一检测镜（5-1）工位检测放置于黄铜法兰上裸片的位置，然后格盘（2）传输到焊料机（7）工位，通过焊料机（7）将焊料涂覆在黄铜法兰和裸片的连接处，格盘（2）回输到第一检测镜（5-1）工位，加热底板（8）上升对格盘（2）上的焊料烧结键合，检测后得到黄铜法兰裸片键合组件；
二、带有黄铜法兰裸片键合组件的格盘（2）回输到吸附装置（4）的工位，将互联带件放置在裸片与引脚的连接处，格盘（2）传输到第一检测镜（5-1）工位检测互联带件的位置，格盘（2）再传输到焊料机（7）工位，通过焊料机（7）将焊料涂覆在互联带件的连接处，格盘（2）回输到第一检测镜（5-1）工位，加热底板（8）上升对格盘（2）上的焊料烧结键合，检测后得到互联带键合组件；
三、带有互联带键合组件格盘（2）回输到吸附装置（4）的工位，将封装盖置于黄铜法兰顶部，然后传输到第一检测镜（5-1）工位通过加热底板（8）加热封装盖和黄铜法兰，检测后传输到激光打标机（6）在封装盖上打标，最后通过第二检测镜（5-2）检测合格后，传输进入输出收纳箱（10），完成半导体封装。
5.根据权利要求4所述的应用一体化封装系统进行半导体封装的方法，其特征在于所述的焊料为银基浆料或铜基浆料。
6.根据权利要求5所述的应用一体化封装系统进行半导体封装的方法，其特征在于银基浆料中含有80-85wt%的银微粉，1-5 wt%的玻璃粉，1-6 wt%的树脂和6-10 wt%的溶剂。
7.根据权利要求5所述的应用一体化封装系统进行半导体封装的方法，其特征在于焊料的涂覆厚度为10~15μm。
8.根据权利要求4所述的应用一体化封装系统进行半导体封装的方法，其特征在于所述的互联带件为键合铜带。
9.根据权利要求4所述的应用一体化封装系统进行半导体封装的方法，其特征在于所述的焊料烧结键合温度为780℃~850℃。
10.根据权利要求4所述的应用一体化封装系统进行半导体封装的方法，其特征在于通过激光打标机（6）在封装盖上刻印型号和标识。
CN202111202897.2A 2021-10-15 2021-10-15 用于半导体封装的一体化封装装置及封装方法 Active CN113948427B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111202897.2A CN113948427B (zh) 2021-10-15 2021-10-15 用于半导体封装的一体化封装装置及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111202897.2A CN113948427B (zh) 2021-10-15 2021-10-15 用于半导体封装的一体化封装装置及封装方法

Publications (2)

Publication Number Publication Date
CN113948427A CN113948427A (zh) 2022-01-18
CN113948427B true CN113948427B (zh) 2022-04-15

Family

ID=79330184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111202897.2A Active CN113948427B (zh) 2021-10-15 2021-10-15 用于半导体封装的一体化封装装置及封装方法

Country Status (1)

Country Link
CN (1) CN113948427B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974151A (ja) * 1995-09-07 1997-03-18 Shinko Electric Ind Co Ltd チップキャリア用基板及びその製造方法
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
CN110739218A (zh) * 2019-12-05 2020-01-31 徐州前沿电子科技有限公司 一种二极管的制备工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1654745B1 (en) * 2003-08-13 2012-08-01 Showa Denko K.K. Chip solid electrolyte capcitor and production method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974151A (ja) * 1995-09-07 1997-03-18 Shinko Electric Ind Co Ltd チップキャリア用基板及びその製造方法
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
CN110739218A (zh) * 2019-12-05 2020-01-31 徐州前沿电子科技有限公司 一种二极管的制备工艺

Also Published As

Publication number Publication date
CN113948427A (zh) 2022-01-18

Similar Documents

Publication Publication Date Title
WO2012068762A1 (zh) Sip系统集成级ic芯片封装件及其制作方法
CN102376672A (zh) 无基岛球栅阵列封装结构及其制造方法
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN106328517A (zh) 一种二极管封装的制备工艺
CN103579171B (zh) 半导体封装件及其制造方法
CN108231603A (zh) 一种芯片封装体的制备方法以及芯片封装体
CN113948427B (zh) 用于半导体封装的一体化封装装置及封装方法
CN102131353A (zh) 连接组件的方法、电路组件的组合体和电路
CN105895605A (zh) 一种薄芯片贴装基板扇出型封装结构及其制造方法
CN103280424B (zh) 一种高集成度功率厚膜混合集成电路的集成方法
CN204946888U (zh) 倒装焊接芯片
CN110265307A (zh) 制造半导体封装方法及其封装结构
CN108183098A (zh) 大容量存储器电路的3d错层堆叠封装结构
CN108336053A (zh) 封装器件和封装器件的制造方法
CN204045558U (zh) 半导体器件阵列式倒片封装机构
KR100671268B1 (ko) Ｚ자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법
CN102738009A (zh) 一种基于刷磨的aaqfn框架产品扁平封装件制作工艺
CN208443926U (zh) 电场传感器封装组件
CN102738017A (zh) 一种基于喷砂的aaqfn产品的二次塑封制作工艺
CN108155158A (zh) 大容量存储器电路的3d封装结构
CN102738016A (zh) 一种基于框架载体开孔的aaqfn产品的二次塑封制作工艺
CN102738018A (zh) 一种基于框架载体开孔和锡球贴膜的aaqfn产品的二次塑封制作工艺
CN103489795A (zh) 一种基于框架采用预塑封优化技术的aaqfn封装件及其制作工艺
CN202394917U (zh) 多基岛露出型多圈引脚无源器件球栅阵列封装结构
CN103021885A (zh) 一种基于喷砂的扁平封装件制作工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant