JPH0974151A - チップキャリア用基板及びその製造方法 - Google Patents
チップキャリア用基板及びその製造方法Info
- Publication number
- JPH0974151A JPH0974151A JP7230304A JP23030495A JPH0974151A JP H0974151 A JPH0974151 A JP H0974151A JP 7230304 A JP7230304 A JP 7230304A JP 23030495 A JP23030495 A JP 23030495A JP H0974151 A JPH0974151 A JP H0974151A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring pattern
- chip carrier
- notch
- seal frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
能とし、信頼性が高く、電気的特性の優れた製品を得
る。 【構成】 リードレスチップキャリアパッケージを多数
個取りするためのチップキャリア用基板であって、チッ
プキャリアパッケージを縦横に隣接して配置するととも
に隣接するパッケージとの境界である分割位置に分割用
のスリット10を設け、シールフレーム6を設けたシー
ルフレーム層20の下の層に配線パターン18を設けた
配線パターン層を設け、配線パターン層18のさらに下
の層にノッチ孔9の内壁に設けられた導体部を介して、
前記配線パターン5と電気的に導通する導通パターン2
4を設けた導通パターン層16を設け、ノッチ孔9の上
端をシールフレーム層20の下面で止めるとともに、シ
ールフレーム層側に設けるスリット10の進入位置を配
線パターン層18の内部で止めたことを特徴とする。
Description
ア(LCC)パッケージの製造に好適に使用できるチッ
プキャリア用基板及びその製造方法に関する。
ージの従来例を示す。リードレスチップキャリアパッケ
ージはセラミック層を複数積層して形成した小型のパッ
ケージで、パッケージ本体の外側面に実装基板と電気的
に接続する電極パッド3を設けたものである。同図で4
は半導体チップを接合するダイアタッチ部、5は配線パ
ターン、6はキャップ封止するためのシールフレームで
ある。電極パッド3はパッケージ本体の外側面に溝を設
け、溝の内壁面にメタライスおよびめっきを施して導電
部を形成し、内部配線パターンにより前記配線パターン
5と電気的に接続されている。
導体チップを搭載した後、シールフレーム6にキャップ
を気密に接合するが、キャップのシール性を確保するた
めシールフレーム6として一定のシール幅を確保する必
要がある。しかしながら、数mm×数mmといったよう
な小型のリードレスチップキャリアパッケージではシー
ルフレーム6として十分なシール幅を確保することが困
難で、0.4mmといったようなシール幅を確保できる
に過ぎない。このため、従来製品では大型の製品を除い
て、図6に示すように電極パッド3を形成する溝をシー
ルフレーム層まで貫通させないようにして、矩形の枠部
分の全体がシールフレーム6として使用できるようにし
ている。
造する場合は1つのセラミック基板から製品を多数個取
りする方法によって行う。図7はセラミック基板から製
品を多数個取りする従来方法を示す。すなわち、従来方
法でセラミック基板から製品を多数個取りする場合は、
隣接する製品と製品との間に凹部8を設けるようにして
製品と製品とをあけて配列するようにしている(特公平
4−56458号公報)。このように製品と製品をあけ
ているのは、矩形枠状のシールフレーム6を確保できる
ようにすることと、電極パッド3となる溝部分(製造途
中においてはノッチ孔)にめっき液が流通できるように
して電極パッド3に確実にめっきが施されるようにする
ためである。
ミック層の3層から成っている。図8にその断面図を示
す。同図で9は電極パッド3を形成するためのノッチ孔
で、下から第1層と第2層まで貫通し、シールフレーム
6を形成する第3層の下面で止まっている。第3層はシ
ールフレーム6を形成する枠部分を除いて製品の外側部
分は凹部8となっており、凹部8部分では第3層が1層
分除かれているから凹部8とノッチ孔9とはノッチ孔9
の上端で連通する。図7に示すように、ノッチ孔9はシ
ールフレーム6の外縁線上に中心をおき電極パッド3の
形成位置にあわせて複数個形成する。これによって、め
っき液は凹部8とノッチ孔9との間で流通し、電極パッ
ド3に確実にめっきが施されることになる。
りする場合、セラミック層を積層し、所要の配線パター
ン等を形成し、めっき等を施した後、個々の製品に分離
するが、このためセラミック基板には製品の外形線位置
すなわち分割位置に合わせてあらかじめスリットを入れ
ておき、最後にスリット位置でセラミック基板をブレイ
クして個々の製品にする。図7で線Aがスリットを入れ
る位置、すなわち製品の分割線位置である。図のように
スリットを縦横に、また基板の上面と下面の双方から入
れることによって、セラミック基板から容易に製品をブ
レイクして個片に分割することができる。
ードレスチップキャリアの製造方法では、シールフレー
ムのシール幅を確保し、かつ電極パッドにめっきを施す
際のめっき液の流通を考慮して、各々の製品の間に凹部
8を設ける配列としているが、このように製品間に凹部
8を設けることは、セラミック基板から製品を多数個取
りする際の取れ数を減少させ、製造コストがかさむ原因
になるという問題があった。
る際に製品を互いに隣接して配列し、シールフレーム6
を形成する最上層まで最下層のセラミック基板からノッ
チ孔9を貫通させることも考えられた。しかしながら、
この場合にはシールフレーム6の側面にノッチ孔による
溝が形成され、小型製品の場合にはシールフレームとし
て十分なシール幅を確保することができないという問題
点があった。本発明は、これらの問題点を解消すべくな
されたものであり、その目的とするところは、十分なシ
ール幅を有するシールフレームを得ることができ、かつ
セラミック基板からの製品の取れ数を増大させて製品の
製造コストを効果的に下げることができるチップキャリ
ア用基板およびその製造方法を提供するものである。
するため次の構成を備える。すなわち、複数のセラミッ
ク層が積層されて形成され、半導体素子と外部接続端子
とを電気的に接続する配線パターン及び外部接続端子と
しての電極パッドを設けるためのノッチ孔、キャップを
気密に接合するためのシールフレーム等が設けられた、
リードレスチップキャリアパッケージを多数個取りする
ためのチップキャリア用基板であって、チップキャリア
パッケージを縦横に隣接して配置するとともに隣接する
パッケージとの境界である分割位置に分割用のスリット
を設け、前記シールフレームを設けたシールフレーム層
の下の層に前記配線パターンを設けた配線パターン層を
設け、該配線パターン層のさらに下の層に前記ノッチ孔
の内壁に設けられた導体部を介して、前記配線パターン
と電気的に導通する導通パターンを設けた導通パターン
層を設け、前記ノッチ孔の上端を前記シールフレーム層
の下面で止めるとともに、前記シールフレーム層側に設
けるスリットの進入位置を前記配線パターン層の内部で
止めたことを特徴とする。また、前記導通パターンが、
前記導通パターン層上において、複数のノッチ孔を電気
的に接続しており、隣接するノッチ孔との間でパッケー
ジの分割位置を横切るように形成されたことを特徴とす
る。また、前記基板の上面と下面の双方から基板の分割
位置に略深さが均等なスリットを設けたことを特徴とす
る。また、半導体素子を搭載するセラミックグリーンシ
ート、半導体素子と外部接続端子とを接続する配線パタ
ーンが設けられたセラミックグリーンシート、キャップ
シールするシールフレームが設けられたセラミックグリ
ーンシートを積層し、外部接続端子としての電極パッド
を形成するためのノッチ孔を設けて焼成した後、配線パ
ターン等の所要部位にめっきを施して形成するチップキ
ャリア用基板の製造方法において、前記セラミックグリ
ーンシートにはチップキャリアパッケージを縦横に隣接
して配置するとともに、前記配線パターンを設けたセラ
ミックグリーンシートの下の層に前記ノッチ孔の内壁に
設けた導体部を介して前記配線パターンと電気的に導通
する導通パターンを設けたセラミックグリーンシートを
介在させて積層し、前記ノッチ孔の上端を前記シールフ
レーム層の下面で止めるとともに、隣接するパッケージ
ごとの境界である分割位置に前記ノッチ孔と連通可能に
前記シールフレーム層側から前記配線パターン層の内部
までカッタ刃を進入させて分割用のスリットを設け、焼
成した後、前記導通パターンにより導通をとりつつ前記
ノッチ孔およびスリットを介してめっき液を流通させて
配線パターンおよびノッチ孔の内面に電解めっきを施す
ことを特徴とする。また、導通パターンが、前記導通パ
ターン層上において、複数のノッチ孔を電気的に接続
し、隣接するノッチ孔との間でパッケージの分割位置を
横切るように形成したことを特徴とする。
つき添付図面に基づいて説明する。図1は本発明に係る
チップキャリア用基板の斜視図を示す。チップキャリア
用基板はセラミック層を何層か積層して形成し、多数個
取りするため製品を縦横に隣接させて配列したことを特
徴とする。各々隣接して連接した製品は、最終的に境界
線位置でブレイクして個片の製品(パッケージ)にな
る。
界線位置に設けたスリットである。スリットはセラミッ
ク層を焼成する前のグリーンシートの段階で細刃のカッ
タ刃を所定深さまで進入させて形成する。スリットは後
工程で製品をブレイクするために設けるもので、チップ
キャリア用基板の外観では図のように単なる線状に見え
るのみである。12はスリット10の交差部分に設けた
貫通孔である。この貫通孔12も製品を分割しやくする
ために設けている。なお、スリット10および貫通孔1
2はめっき工程においてめっき液を流通しやすくさせる
という作用も有している。
されている状態、および個々の製品に配線パターン5が
形成されている様子を示す。本実施形態のチップキャリ
ア用基板はセラミック層を4層積層して形成している。
図2にその層構造を分解図によって示す。14が第1層
のセラミック層で半導体素子の搭載面となるもの、16
が第2層のセラミック層で半導体素子を収納するキャビ
ティを形成するもの(導通パターン層)、18が第3層
のセラミック層でキャビティと配線パターン5とを形成
するもの(配線パターン層)、20が第4層のセラミッ
ク層でシールフレーム6を形成するセラミック層(シー
ルフレーム層)である。
4、16、18、20はグリーンシート段階で、キャビ
ティ22を形成するための孔あけやシールフレーム6の
枠体形状を形成するための孔あけ等を施して所定形状に
形成し、ダイアタッチ部4あるいは配線パターン5等を
形成する部分にメタライズを施した後、各層を位置合わ
せして積層し、焼成炉において一体に焼成する。ダイア
タッチ部4、配線パターン5等はスクリーン印刷法によ
りメタライズペーストを所定パターンで塗布して形成す
ることができる。なお、第4層のシールフレーム6を形
成する部位にもメタライズぺーストを塗布しておく。
面に電極パッド3を設けるから、前述したようにチップ
キャリア基板には電極パッド3を形成するためのノッチ
孔9を形成する。本実施形態ではシールフレーム6とし
て完全な矩形枠の形状を確保するようにするからこのノ
ッチ孔9を第4層のシールフレーム層までは貫通させな
いようにしなければならない。そのため、ノッチ孔9を
設ける場合は第1層と第2層、第3層を積層した状態で
パンチにより各層を貫通させてノッチ孔9を設け、次い
でその上に第4層を積層する。なお、第1層、第2層、
第3層にあらかじめノッチ孔9を設けておき、これら各
層を位置合わせして積層することも可能である。ノッチ
孔9の内部には導体ぺーストを充填し、焼成後にノッチ
孔9の内壁面に導体部が形成されるようにする。
プキャリア用基板の一つの製品をとり出して示してい
る。製品の上面にはシールフレーム6が設けられ、内部
に半導体チップを収納するキャビティ22と配線パター
ン5が設けられ、製品の外側面にノッチ孔9(電極パッ
ド)が設けられている。図では説明上、ノッチ孔9を溝
状に示しているが、チップキャリア用基板ではノッチ孔
9は丸孔であり製品を分割してはじめて半割りの溝状に
なる。ノッチ孔9は第1層から第3層まで通じ、第4層
の下面で止まっている。
によって導体部が形成され、めっきを施して電極パッド
3とするが、この電極パッド3と配線パターン5とは電
気的に接続されている。この電極パッド3と配線パター
ン5との電気的接続は図2に示す第3層のセラミック層
18の構成で示すように配線パターン5のアウター側を
ノッチ孔9まで引き出し、ノッチ孔9の内壁に設ける導
体部を介してなされる。
に示すように製品を隣接して配列し、図3に示すように
ノッチ孔9がシールフレーム層まで貫通しないようにす
るから、配線パターン5やノッチ孔9の内面にめっきを
施す際にノッチ孔9の内部にめっき液が流通しにくくな
るという問題が生じる。この問題を本実施形態では製品
を分割するためチップキャリア用基板に設けるスリット
10によって解消する。
きは電解めっきによる。したがって、電解めっきを施す
際にはチップキャリア基板のすべての配線パターン5と
ノッチ孔9が電気的に接続されている必要がある。とこ
ろが、スリット10は隣接する製品を分断するように設
けるから、電解めっき用として配線パターン5の間を電
気的に接続する導通パターン24を適当に配置しないと
スリット10を設けた際に導通パターン24が分断され
配線パターン5の電気的導通がとれなくなる。
パターン5までスリット10を到達させずシールフレー
ム6を設ける第4層の内部で止めることも可能ではある
が、本実施形態ではスリット10によってめっき液の流
通を確保しようとするから、スリット10は第4層を通
過して少なくともノッチ孔9の上端まで到達するように
しなければならない。このようにするとスリット10は
配線パターン5を分断するから、隣接する配線パターン
5間あるいはノッチ孔9同士を電気的に接続する導通パ
ターン24を配線パターン5と同一面に設けたとすると
導通パターン24も分断され隣接する配線パターン5間
での電気的導通が確保されなくなる。
図2に示すように第2層に、配線パターン5を電気的に
導通させるための導通パターン24を設けるようにし
た。導通パターン24は隣接する配線パターン5および
ノッチ孔9をノッチ孔9の導体部を介して電気的に接続
するよう作用する。図4に導通パターン24の平面配置
を示す。図のように導通パターン24は隣接するノッチ
孔9間を電気的に接続しており、その際にパッケージの
分割位置を跨いで隣接するノッチ孔9に接続するように
配線する。このように導通パターン24を形成すること
により、電解めっきする際にすべてのノッチ孔9および
配線パターン5を電気的に接続することができ、またチ
ップキャリアパッケージを基板から個片に分割すると分
割面で導通パターン24が切断され各々の配線パターン
5を電気的に短絡しないようにすることができる。
ターン5、導通パターン24等の配置を示す断面図であ
る。26はノッチ孔9の内面に設けた導体部を示す。ノ
ッチ孔9が第4層の下面まで通じていること、配線パタ
ーン5のアウター側が導体部26に接続していること、
導通パターン24が導体部26に接続していること等を
示す。スリット10を設けるためのカッタ刃を矢印P、
Qによって示す。
上面と下面から各々カッタ刃を進入させて設けるが、本
実施形態では上側のカッタ刃は矢印Pに示すように配線
パターン5を形成した第3層の内部まで進入させて止め
る。これによって、スリット10とノッチ孔9とが連通
し、カッタ刃が導通パターン24を分断することを回避
して導通パターン24による配線パターン5の電気的導
通が確保される。配線パターン5と導通パターン24と
は上層の配線パターン5と下層の導通パターン24とが
ノッチ孔9の導体部26によって層間で導通されること
によってなされている。
せてスリットを設けるが、下側のカッタ刃は第2層の内
部まで進入させて止める。製品を分割するためのスリッ
トはなるべく基板の内部まで進入させる方が、分割が確
実にできて好適である。本実施形態では図5に示すよう
にカッタ刃を深く進入させることができ、製品の分割が
容易にできるという利点がある。とくに、実施形態では
第2層と第3層の基板16、18の厚さを第1層の基板
14と第4層の基板20の略半分の厚さに設定している
が、これは導通パターン24の配置位置を基板全体の厚
さ方向で略中央位置に設定し、上側のスリットと下側の
スリットの深さをバランスさせて、製品の分割がより確
実になされるようにしている。
うに配線パターン5等の他に導通パターン24を設け、
積層した後、上下からスリット10を設けて焼成する。
焼成後、導通パターン24を介して配線パターン5およ
びノッチ孔9の内面の導体部26の電気的導通をとって
所要の保護めっきを施す。上記のようにスリット10と
ノッチ孔9とが連通することにより、ノッチ孔9内への
めっき液の流通も良好にでき好適に電解めっきを施すこ
とができる。なお、チップキャリア用基板に設けた貫通
孔12も基板の表裏面でのめっき液の流通を良好にす
る。
ャリア基板をスリット10部分で割るようにして得るこ
とができる。得られた製品は上面に矩形枠状のシールフ
レーム6を有する製品であり十分なシール幅を確保する
ことができる。本実施形態の製法ではチップキャリア用
基板の段階では配線パターン5は導通パターン24によ
って電気的に導通しているが、製品を分割することによ
って配線パターン5は各々電気的に独立したものとな
る。この際、導通パターン24が製品内部に部分的に残
留するが、この導通パターン24の残留部分はとくにパ
ッケージの電気的特性に悪影響を与えないことが確かめ
られている。
述したように基板上で製品を隣接して配列することによ
ってセラミック基板からの製品の取れ数を最大限にする
ことができ、これによって製造コストを引き下げること
ができる。また、シールフレームのシール性を確保して
信頼性の高い製品を得ることができる。
びその製造方法によれば、基板上で製品を隣接して配置
可能としたことによって基板からの製品の取れ数を増大
させることができ、製品の製造コストを効果的に引き下
げることが可能になる。また、シールフレームのシール
幅を十分に確保できることから、キャップシールした際
の気密性を確保して信頼性の高い製品を得ることができ
る等の著効を奏する。
斜視図である。
の斜視図である。
ある。
る。
Claims (5)
- 【請求項1】 複数のセラミック層が積層されて形成さ
れ、半導体素子と外部接続端子とを電気的に接続する配
線パターン及び外部接続端子としての電極パッドを設け
るためのノッチ孔、キャップを気密に接合するためのシ
ールフレーム等が設けられた、リードレスチップキャリ
アパッケージを多数個取りするためのチップキャリア用
基板であって、 チップキャリアパッケージを縦横に隣接して配置すると
ともに隣接するパッケージとの境界である分割位置に分
割用のスリットを設け、 前記シールフレームを設けたシールフレーム層の下の層
に前記配線パターンを設けた配線パターン層を設け、 該配線パターン層のさらに下の層に前記ノッチ孔の内壁
に設けられた導体部を介して、前記配線パターンと電気
的に導通する導通パターンを設けた導通パターン層を設
け、 前記ノッチ孔の上端を前記シールフレーム層の下面で止
めるとともに、前記シールフレーム層側に設けるスリッ
トの進入位置を前記配線パターン層の内部で止めたこと
を特徴とするチップキャリア用基板。 - 【請求項2】 導通パターンが、前記導通パターン層上
において、複数のノッチ孔を電気的に接続しており、隣
接するノッチ孔との間でパッケージの分割位置を横切る
ように形成されたことを特徴とする請求項1記載のチッ
プキャリア用基板。 - 【請求項3】 基板の上面と下面の双方から基板の分割
位置に略深さが均等なスリットを設けたことを特徴とす
る請求項1または2記載のチップキャリア用基板。 - 【請求項4】 半導体素子を搭載するセラミックグリー
ンシート、半導体素子と外部接続端子とを接続する配線
パターンが設けられたセラミックグリーンシート、キャ
ップシールするシールフレームが設けられたセラミック
グリーンシートを積層し、外部接続端子としての電極パ
ッドを形成するためのノッチ孔を設けて焼成した後、配
線パターン等の所要部位にめっきを施して形成するチッ
プキャリア用基板の製造方法において、 前記セラミックグリーンシートにはチップキャリアパッ
ケージを縦横に隣接して配置するとともに、前記配線パ
ターンを設けたセラミックグリーンシートの下の層に前
記ノッチ孔の内壁に設けた導体部を介して前記配線パタ
ーンと電気的に導通する導通パターンを設けたセラミッ
クグリーンシートを介在させて積層し、 前記ノッチ孔の上端を前記シールフレーム層の下面で止
めるとともに、隣接するパッケージごとの境界である分
割位置に前記ノッチ孔と連通可能に前記シールフレーム
層側から前記配線パターン層の内部までカッタ刃を進入
させて分割用のスリットを設け、 焼成した後、前記導通パターンにより導通をとりつつ前
記ノッチ孔およびスリットを介してめっき液を流通させ
て配線パターンおよびノッチ孔の内面に電解めっきを施
すことを特徴とするチップキャリア用基板の製造方法。 - 【請求項5】 導通パターンが、前記導通パターン層上
において、複数のノッチ孔を電気的に接続し、隣接する
ノッチ孔との間でパッケージの分割位置を横切るように
形成したことを特徴とする請求項4記載のチップキャリ
ア用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23030495A JP3301896B2 (ja) | 1995-09-07 | 1995-09-07 | チップキャリア用基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23030495A JP3301896B2 (ja) | 1995-09-07 | 1995-09-07 | チップキャリア用基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0974151A true JPH0974151A (ja) | 1997-03-18 |
JP3301896B2 JP3301896B2 (ja) | 2002-07-15 |
Family
ID=16905740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23030495A Expired - Fee Related JP3301896B2 (ja) | 1995-09-07 | 1995-09-07 | チップキャリア用基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3301896B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068414A (ja) * | 1998-08-24 | 2000-03-03 | Ngk Spark Plug Co Ltd | リードレスパッケージの製造方法 |
WO2000071921A2 (en) * | 1999-04-29 | 2000-11-30 | Unicap Electronics Inc. Corp. | Burrless castellation via process and product for plastic chip carrier |
JP2003017816A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 多数個取り配線基板 |
JP2006128363A (ja) * | 2004-10-28 | 2006-05-18 | Kyocera Corp | 多数個取り配線基板および電子装置 |
JP2007201274A (ja) * | 2006-01-27 | 2007-08-09 | Kyocera Corp | 多数個取り配線基板 |
JP2009212319A (ja) * | 2008-03-05 | 2009-09-17 | Ngk Spark Plug Co Ltd | 多数個取り配線基板の製造方法 |
JP2009218319A (ja) * | 2008-03-10 | 2009-09-24 | Ngk Spark Plug Co Ltd | 多数個取り配線基板の製造方法 |
JP2014175409A (ja) * | 2013-03-07 | 2014-09-22 | Toshiba Corp | 高周波半導体用パッケージ |
US9953844B2 (en) | 2014-06-09 | 2018-04-24 | Mitsubishi Electric Corporation | Manufacturing method of semiconductor package |
CN109585393A (zh) * | 2018-12-19 | 2019-04-05 | 中国电子科技集团公司第四十三研究所 | 一种微电子器件一体化封装结构及封装方法 |
CN113948427A (zh) * | 2021-10-15 | 2022-01-18 | 王琮 | 用于半导体封装的一体化封装装置及封装方法 |
-
1995
- 1995-09-07 JP JP23030495A patent/JP3301896B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068414A (ja) * | 1998-08-24 | 2000-03-03 | Ngk Spark Plug Co Ltd | リードレスパッケージの製造方法 |
WO2000071921A2 (en) * | 1999-04-29 | 2000-11-30 | Unicap Electronics Inc. Corp. | Burrless castellation via process and product for plastic chip carrier |
WO2000071921A3 (en) * | 1999-04-29 | 2001-08-09 | Unicap Electronics Inc Corp | Burrless castellation via process and product for plastic chip carrier |
US6675472B1 (en) | 1999-04-29 | 2004-01-13 | Unicap Electronics Industrial Corporation | Process and structure for manufacturing plastic chip carrier |
JP4605945B2 (ja) * | 2001-06-28 | 2011-01-05 | 京セラ株式会社 | 多数個取り配線基板、電子装置の製造方法 |
JP2003017816A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 多数個取り配線基板 |
JP2006128363A (ja) * | 2004-10-28 | 2006-05-18 | Kyocera Corp | 多数個取り配線基板および電子装置 |
JP4511311B2 (ja) * | 2004-10-28 | 2010-07-28 | 京セラ株式会社 | 多数個取り配線基板および電子装置 |
JP2007201274A (ja) * | 2006-01-27 | 2007-08-09 | Kyocera Corp | 多数個取り配線基板 |
JP2009212319A (ja) * | 2008-03-05 | 2009-09-17 | Ngk Spark Plug Co Ltd | 多数個取り配線基板の製造方法 |
JP2009218319A (ja) * | 2008-03-10 | 2009-09-24 | Ngk Spark Plug Co Ltd | 多数個取り配線基板の製造方法 |
JP2014175409A (ja) * | 2013-03-07 | 2014-09-22 | Toshiba Corp | 高周波半導体用パッケージ |
US9953844B2 (en) | 2014-06-09 | 2018-04-24 | Mitsubishi Electric Corporation | Manufacturing method of semiconductor package |
CN109585393A (zh) * | 2018-12-19 | 2019-04-05 | 中国电子科技集团公司第四十三研究所 | 一种微电子器件一体化封装结构及封装方法 |
CN113948427A (zh) * | 2021-10-15 | 2022-01-18 | 王琮 | 用于半导体封装的一体化封装装置及封装方法 |
CN113948427B (zh) * | 2021-10-15 | 2022-04-15 | 王琮 | 用于半导体封装的一体化封装装置及封装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3301896B2 (ja) | 2002-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6052588B2 (ja) | セラミツク基板の均一金メツキ処理法 | |
EP2712281B1 (en) | Wiring substrate, multi-pattern wiring substrate, and manufacturing method therefor | |
US4137628A (en) | Method of manufacturing connection-type ceramic packages for integrated circuits | |
JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
US10034383B2 (en) | Manufacturing method of part-mounting package | |
US20150107879A1 (en) | Wiring substrate, multi-piece wiring substrate, and method for manufacturing same | |
JP3301896B2 (ja) | チップキャリア用基板及びその製造方法 | |
KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
JP4676964B2 (ja) | 多数個取り基板 | |
CN112640095A (zh) | 汇流条组件及其制造方法 | |
JP4605945B2 (ja) | 多数個取り配線基板、電子装置の製造方法 | |
JP4388410B2 (ja) | 多数個取り配線基板 | |
JP2001319991A (ja) | 連結セラミック配線基板 | |
JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
JPH10200008A (ja) | 多層回路基板及びその製造方法 | |
JP3932827B2 (ja) | 積層型セラミック電子部品の製造方法 | |
JP3493291B2 (ja) | 多層回路基板 | |
JP3181887B2 (ja) | 連結セラミック配線基板、その製造方法及びセラミック配線基板の製造方法 | |
JP2870351B2 (ja) | キャビティ付セラミック多層回路基板の製造方法 | |
CN116455343B (zh) | 一种晶振用陶瓷基座的加工方法 | |
JP2019009243A (ja) | 配線基板およびその製造方法 | |
JPH085559Y2 (ja) | プリント基板 | |
JP2008072151A (ja) | 回路基板 | |
JP2006041310A (ja) | 多数個取り配線基板 | |
KR20020065261A (ko) | 세라믹 적층 부품 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |