JP3301896B2 - チップキャリア用基板及びその製造方法 - Google Patents
チップキャリア用基板及びその製造方法Info
- Publication number
- JP3301896B2 JP3301896B2 JP23030495A JP23030495A JP3301896B2 JP 3301896 B2 JP3301896 B2 JP 3301896B2 JP 23030495 A JP23030495 A JP 23030495A JP 23030495 A JP23030495 A JP 23030495A JP 3301896 B2 JP3301896 B2 JP 3301896B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring pattern
- chip carrier
- notch hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明はリードレスチップキャリ
ア（ＬＣＣ）パッケージの製造に好適に使用できるチッ
プキャリア用基板及びその製造方法に関する。
ア（ＬＣＣ）パッケージの製造に好適に使用できるチッ
プキャリア用基板及びその製造方法に関する。
【０００２】
【従来の技術】図６はリードレスチップキャリアパッケ
ージの従来例を示す。リードレスチップキャリアパッケ
ージはセラミック層を複数積層して形成した小型のパッ
ケージで、パッケージ本体の外側面に実装基板と電気的
に接続する電極パッド３を設けたものである。同図で４
は半導体チップを接合するダイアタッチ部、５は配線パ
ターン、６はキャップ封止するためのシールフレームで
ある。電極パッド３はパッケージ本体の外側面に溝を設
け、溝の内壁面にメタライスおよびめっきを施して導電
部を形成し、内部配線パターンにより前記配線パターン
５と電気的に接続されている。
ージの従来例を示す。リードレスチップキャリアパッケ
ージはセラミック層を複数積層して形成した小型のパッ
ケージで、パッケージ本体の外側面に実装基板と電気的
に接続する電極パッド３を設けたものである。同図で４
は半導体チップを接合するダイアタッチ部、５は配線パ
ターン、６はキャップ封止するためのシールフレームで
ある。電極パッド３はパッケージ本体の外側面に溝を設
け、溝の内壁面にメタライスおよびめっきを施して導電
部を形成し、内部配線パターンにより前記配線パターン
５と電気的に接続されている。
【０００３】ところで、リードレスチップキャリアは半
導体チップを搭載した後、シールフレーム６にキャップ
を気密に接合するが、キャップのシール性を確保するた
めシールフレーム６として一定のシール幅を確保する必
要がある。しかしながら、数ｍｍ×数ｍｍといったよう
な小型のリードレスチップキャリアパッケージではシー
ルフレーム６として十分なシール幅を確保することが困
難で、０．４ｍｍといったようなシール幅を確保できる
に過ぎない。このため、従来製品では大型の製品を除い
て、図６に示すように電極パッド３を形成する溝をシー
ルフレーム層まで貫通させないようにして、矩形の枠部
分の全体がシールフレーム６として使用できるようにし
ている。
導体チップを搭載した後、シールフレーム６にキャップ
を気密に接合するが、キャップのシール性を確保するた
めシールフレーム６として一定のシール幅を確保する必
要がある。しかしながら、数ｍｍ×数ｍｍといったよう
な小型のリードレスチップキャリアパッケージではシー
ルフレーム６として十分なシール幅を確保することが困
難で、０．４ｍｍといったようなシール幅を確保できる
に過ぎない。このため、従来製品では大型の製品を除い
て、図６に示すように電極パッド３を形成する溝をシー
ルフレーム層まで貫通させないようにして、矩形の枠部
分の全体がシールフレーム６として使用できるようにし
ている。
【０００４】このようなリードレスチップキャリアを製
造する場合は１つのセラミック基板から製品を多数個取
りする方法によって行う。図７はセラミック基板から製
品を多数個取りする従来方法を示す。すなわち、従来方
法でセラミック基板から製品を多数個取りする場合は、
隣接する製品と製品との間に凹部８を設けるようにして
製品と製品とをあけて配列するようにしている（特公平
４−５６４５８号公報）。このように製品と製品をあけ
ているのは、矩形枠状のシールフレーム６を確保できる
ようにすることと、電極パッド３となる溝部分（製造途
中においてはノッチ孔）にめっき液が流通できるように
して電極パッド３に確実にめっきが施されるようにする
ためである。
造する場合は１つのセラミック基板から製品を多数個取
りする方法によって行う。図７はセラミック基板から製
品を多数個取りする従来方法を示す。すなわち、従来方
法でセラミック基板から製品を多数個取りする場合は、
隣接する製品と製品との間に凹部８を設けるようにして
製品と製品とをあけて配列するようにしている（特公平
４−５６４５８号公報）。このように製品と製品をあけ
ているのは、矩形枠状のシールフレーム６を確保できる
ようにすることと、電極パッド３となる溝部分（製造途
中においてはノッチ孔）にめっき液が流通できるように
して電極パッド３に確実にめっきが施されるようにする
ためである。
【０００５】図示例のリードレスチップキャリアはセラ
ミック層の３層から成っている。図８にその断面図を示
す。同図で９は電極パッド３を形成するためのノッチ孔
で、下から第１層と第２層まで貫通し、シールフレーム
６を形成する第３層の下面で止まっている。第３層はシ
ールフレーム６を形成する枠部分を除いて製品の外側部
分は凹部８となっており、凹部８部分では第３層が１層
分除かれているから凹部８とノッチ孔９とはノッチ孔９
の上端で連通する。図７に示すように、ノッチ孔９はシ
ールフレーム６の外縁線上に中心をおき電極パッド３の
形成位置にあわせて複数個形成する。これによって、め
っき液は凹部８とノッチ孔９との間で流通し、電極パッ
ド３に確実にめっきが施されることになる。
ミック層の３層から成っている。図８にその断面図を示
す。同図で９は電極パッド３を形成するためのノッチ孔
で、下から第１層と第２層まで貫通し、シールフレーム
６を形成する第３層の下面で止まっている。第３層はシ
ールフレーム６を形成する枠部分を除いて製品の外側部
分は凹部８となっており、凹部８部分では第３層が１層
分除かれているから凹部８とノッチ孔９とはノッチ孔９
の上端で連通する。図７に示すように、ノッチ孔９はシ
ールフレーム６の外縁線上に中心をおき電極パッド３の
形成位置にあわせて複数個形成する。これによって、め
っき液は凹部８とノッチ孔９との間で流通し、電極パッ
ド３に確実にめっきが施されることになる。
【０００６】なお、セラミック基板から製品を多数個取
りする場合、セラミック層を積層し、所要の配線パター
ン等を形成し、めっき等を施した後、個々の製品に分離
するが、このためセラミック基板には製品の外形線位置
すなわち分割位置に合わせてあらかじめスリットを入れ
ておき、最後にスリット位置でセラミック基板をブレイ
クして個々の製品にする。図７で線Ａがスリットを入れ
る位置、すなわち製品の分割線位置である。図のように
スリットを縦横に、また基板の上面と下面の双方から入
れることによって、セラミック基板から容易に製品をブ
レイクして個片に分割することができる。
りする場合、セラミック層を積層し、所要の配線パター
ン等を形成し、めっき等を施した後、個々の製品に分離
するが、このためセラミック基板には製品の外形線位置
すなわち分割位置に合わせてあらかじめスリットを入れ
ておき、最後にスリット位置でセラミック基板をブレイ
クして個々の製品にする。図７で線Ａがスリットを入れ
る位置、すなわち製品の分割線位置である。図のように
スリットを縦横に、また基板の上面と下面の双方から入
れることによって、セラミック基板から容易に製品をブ
レイクして個片に分割することができる。
【０００７】
【発明が解決しようとする課題】上記のように従来のリ
ードレスチップキャリアの製造方法では、シールフレー
ムのシール幅を確保し、かつ電極パッドにめっきを施す
際のめっき液の流通を考慮して、各々の製品の間に凹部
８を設ける配列としているが、このように製品間に凹部
８を設けることは、セラミック基板から製品を多数個取
りする際の取れ数を減少させ、製造コストがかさむ原因
になるという問題があった。
ードレスチップキャリアの製造方法では、シールフレー
ムのシール幅を確保し、かつ電極パッドにめっきを施す
際のめっき液の流通を考慮して、各々の製品の間に凹部
８を設ける配列としているが、このように製品間に凹部
８を設けることは、セラミック基板から製品を多数個取
りする際の取れ数を減少させ、製造コストがかさむ原因
になるという問題があった。
【０００８】このため、セラミック基板に製品を配列す
る際に製品を互いに隣接して配列し、シールフレーム６
を形成する最上層まで最下層のセラミック基板からノッ
チ孔９を貫通させることも考えられた。しかしながら、
この場合にはシールフレーム６の側面にノッチ孔による
溝が形成され、小型製品の場合にはシールフレームとし
て十分なシール幅を確保することができないという問題
点があった。本発明は、これらの問題点を解消すべくな
されたものであり、その目的とするところは、十分なシ
ール幅を有するシールフレームを得ることができ、かつ
セラミック基板からの製品の取れ数を増大させて製品の
製造コストを効果的に下げることができるチップキャリ
ア用基板およびその製造方法を提供するものである。
る際に製品を互いに隣接して配列し、シールフレーム６
を形成する最上層まで最下層のセラミック基板からノッ
チ孔９を貫通させることも考えられた。しかしながら、
この場合にはシールフレーム６の側面にノッチ孔による
溝が形成され、小型製品の場合にはシールフレームとし
て十分なシール幅を確保することができないという問題
点があった。本発明は、これらの問題点を解消すべくな
されたものであり、その目的とするところは、十分なシ
ール幅を有するシールフレームを得ることができ、かつ
セラミック基板からの製品の取れ数を増大させて製品の
製造コストを効果的に下げることができるチップキャリ
ア用基板およびその製造方法を提供するものである。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、複数のセラミッ
ク層が積層されて形成され、半導体素子と外部接続端子
とを電気的に接続する配線パターン、外部接続端子とし
ての電極パッドを設けるためのノッチ孔、及びキャップ
を接合するシールフレームが設けられた、リードレスチ
ップキャリアパッケージを多数個取りするためのチップ
キャリア用基板であって、チップキャリアパッケージを
縦横に隣接して配置するとともに、隣接するパッケージ
との境界である分割位置に分割用のスリットを設け、前
記シールフレームを設けたシールフレーム層の下の層に
前記配線パターンを設けた配線パターン層を設け、該配
線パターン層のさらに下の層に前記ノッチ孔の内壁に設
けられた導体部を介して前記配線パターンと電気的に導
通する導通パターンを設けた導通パターン層を設け、前
記ノッチ孔の上端を前記シールフレーム層の下面で止め
るとともに、前記シールフレーム層側に設けるスリット
の進入位置を前記配線パターン層の内部で止めたことを
特徴とする。また、前記導通パターンが、前記導通パタ
ーン層上において、複数のノッチ孔を電気的に接続して
おり、隣接するノッチ孔との間でパッケージの分割位置
を横切るように形成されたことを特徴とする。また、前
記基板の分割位置に、基板の上面と下面の双方から略深
さが均等なスリットを設けたことを特徴とする。また、
半導体素子を搭載するセラミックグリーンシート、半導
体素子と外部接続端子とを接続する配線パターンが設け
られたセラミックグリーンシート、およびキャップを接
合するシールフレームが設けられたセラミックグリーン
シートを積層し、外部接続端子としての電極パッドを形
成するためのノッチ孔を設けて焼成した後、配線パター
ン等の所要部位にめっきを施して形成するチップキャリ
ア用基板の製造方法において、前記セラミックグリーン
シートにはチップキャリアパッケージを縦横に隣接して
配置するとともに、前記配線パターンを設けたセラミッ
クグリーンシートの下の層に前記ノッチ孔の内壁に設け
た導体部を介して前記配線パターンと電気的に導通する
導通パターンを設けたセラミックグリーンシートを介在
させて積層し、前記ノッチ孔の上端を前記シールフレー
ム層の下面で止めるとともに、隣接するパッケージごと
の境界である分割位置に前記ノッチ孔と連通可能に前記
シールフレーム層側から前記配線パターン層の内部まで
カッタ刃を進入させて分割用のスリットを設け、焼成し
た後、前記導通パターンにより導通をとりつつ前記ノッ
チ孔およびスリットを介してめっき液を流通させて配線
パターンおよびノッチ孔の内面に電解めっきを施すこと
を特徴とする。また、前記導通パターンを、前記導通パ
ターン層上において、複数のノッチ孔を電気的に接続
し、隣接するノッチ孔との間でパッケージの分割位置を
横切るように形成したことを特徴とする。
するため次の構成を備える。すなわち、複数のセラミッ
ク層が積層されて形成され、半導体素子と外部接続端子
とを電気的に接続する配線パターン、外部接続端子とし
ての電極パッドを設けるためのノッチ孔、及びキャップ
を接合するシールフレームが設けられた、リードレスチ
ップキャリアパッケージを多数個取りするためのチップ
キャリア用基板であって、チップキャリアパッケージを
縦横に隣接して配置するとともに、隣接するパッケージ
との境界である分割位置に分割用のスリットを設け、前
記シールフレームを設けたシールフレーム層の下の層に
前記配線パターンを設けた配線パターン層を設け、該配
線パターン層のさらに下の層に前記ノッチ孔の内壁に設
けられた導体部を介して前記配線パターンと電気的に導
通する導通パターンを設けた導通パターン層を設け、前
記ノッチ孔の上端を前記シールフレーム層の下面で止め
るとともに、前記シールフレーム層側に設けるスリット
の進入位置を前記配線パターン層の内部で止めたことを
特徴とする。また、前記導通パターンが、前記導通パタ
ーン層上において、複数のノッチ孔を電気的に接続して
おり、隣接するノッチ孔との間でパッケージの分割位置
を横切るように形成されたことを特徴とする。また、前
記基板の分割位置に、基板の上面と下面の双方から略深
さが均等なスリットを設けたことを特徴とする。また、
半導体素子を搭載するセラミックグリーンシート、半導
体素子と外部接続端子とを接続する配線パターンが設け
られたセラミックグリーンシート、およびキャップを接
合するシールフレームが設けられたセラミックグリーン
シートを積層し、外部接続端子としての電極パッドを形
成するためのノッチ孔を設けて焼成した後、配線パター
ン等の所要部位にめっきを施して形成するチップキャリ
ア用基板の製造方法において、前記セラミックグリーン
シートにはチップキャリアパッケージを縦横に隣接して
配置するとともに、前記配線パターンを設けたセラミッ
クグリーンシートの下の層に前記ノッチ孔の内壁に設け
た導体部を介して前記配線パターンと電気的に導通する
導通パターンを設けたセラミックグリーンシートを介在
させて積層し、前記ノッチ孔の上端を前記シールフレー
ム層の下面で止めるとともに、隣接するパッケージごと
の境界である分割位置に前記ノッチ孔と連通可能に前記
シールフレーム層側から前記配線パターン層の内部まで
カッタ刃を進入させて分割用のスリットを設け、焼成し
た後、前記導通パターンにより導通をとりつつ前記ノッ
チ孔およびスリットを介してめっき液を流通させて配線
パターンおよびノッチ孔の内面に電解めっきを施すこと
を特徴とする。また、前記導通パターンを、前記導通パ
ターン層上において、複数のノッチ孔を電気的に接続
し、隣接するノッチ孔との間でパッケージの分割位置を
横切るように形成したことを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の好適な実施形態に
つき添付図面に基づいて説明する。図１は本発明に係る
チップキャリア用基板の斜視図を示す。チップキャリア
用基板はセラミック層を何層か積層して形成し、多数個
取りするため製品を縦横に隣接させて配列したことを特
徴とする。各々隣接して連接した製品は、最終的に境界
線位置でブレイクして個片の製品（パッケージ）にな
る。
つき添付図面に基づいて説明する。図１は本発明に係る
チップキャリア用基板の斜視図を示す。チップキャリア
用基板はセラミック層を何層か積層して形成し、多数個
取りするため製品を縦横に隣接させて配列したことを特
徴とする。各々隣接して連接した製品は、最終的に境界
線位置でブレイクして個片の製品（パッケージ）にな
る。
【００１１】図で１０は製品を分割するために製品の境
界線位置に設けたスリットである。スリットはセラミッ
ク層を焼成する前のグリーンシートの段階で細刃のカッ
タ刃を所定深さまで進入させて形成する。スリットは後
工程で製品をブレイクするために設けるもので、チップ
キャリア用基板の外観では図のように単なる線状に見え
るのみである。１２はスリット１０の交差部分に設けた
貫通孔である。この貫通孔１２も製品を分割しやくする
ために設けている。なお、スリット１０および貫通孔１
２はめっき工程においてめっき液を流通しやすくさせる
という作用も有している。
界線位置に設けたスリットである。スリットはセラミッ
ク層を焼成する前のグリーンシートの段階で細刃のカッ
タ刃を所定深さまで進入させて形成する。スリットは後
工程で製品をブレイクするために設けるもので、チップ
キャリア用基板の外観では図のように単なる線状に見え
るのみである。１２はスリット１０の交差部分に設けた
貫通孔である。この貫通孔１２も製品を分割しやくする
ために設けている。なお、スリット１０および貫通孔１
２はめっき工程においてめっき液を流通しやすくさせる
という作用も有している。
【００１２】図１ではシールフレーム６が連接して形成
されている状態、および個々の製品に配線パターン５が
形成されている様子を示す。本実施形態のチップキャリ
ア用基板はセラミック層を４層積層して形成している。
図２にその層構造を分解図によって示す。１４が第１層
のセラミック層で半導体素子の搭載面となるもの、１６
が第２層のセラミック層で半導体素子を収納するキャビ
ティを形成するもの（導通パターン層）、１８が第３層
のセラミック層でキャビティと配線パターン５とを形成
するもの（配線パターン層）、２０が第４層のセラミッ
ク層でシールフレーム６を形成するセラミック層（シー
ルフレーム層）である。
されている状態、および個々の製品に配線パターン５が
形成されている様子を示す。本実施形態のチップキャリ
ア用基板はセラミック層を４層積層して形成している。
図２にその層構造を分解図によって示す。１４が第１層
のセラミック層で半導体素子の搭載面となるもの、１６
が第２層のセラミック層で半導体素子を収納するキャビ
ティを形成するもの（導通パターン層）、１８が第３層
のセラミック層でキャビティと配線パターン５とを形成
するもの（配線パターン層）、２０が第４層のセラミッ
ク層でシールフレーム６を形成するセラミック層（シー
ルフレーム層）である。
【００１３】これら第１層〜第４層のセラミック層１
４、１６、１８、２０はグリーンシート段階で、キャビ
ティ２２を形成するための孔あけやシールフレーム６の
枠体形状を形成するための孔あけ等を施して所定形状に
形成し、ダイアタッチ部４あるいは配線パターン５等を
形成する部分にメタライズを施した後、各層を位置合わ
せして積層し、焼成炉において一体に焼成する。ダイア
タッチ部４、配線パターン５等はスクリーン印刷法によ
りメタライズペーストを所定パターンで塗布して形成す
ることができる。なお、第４層のシールフレーム６を形
成する部位にもメタライズぺーストを塗布しておく。
４、１６、１８、２０はグリーンシート段階で、キャビ
ティ２２を形成するための孔あけやシールフレーム６の
枠体形状を形成するための孔あけ等を施して所定形状に
形成し、ダイアタッチ部４あるいは配線パターン５等を
形成する部分にメタライズを施した後、各層を位置合わ
せして積層し、焼成炉において一体に焼成する。ダイア
タッチ部４、配線パターン５等はスクリーン印刷法によ
りメタライズペーストを所定パターンで塗布して形成す
ることができる。なお、第４層のシールフレーム６を形
成する部位にもメタライズぺーストを塗布しておく。
【００１４】ところで、リードレスチップキャリアは側
面に電極パッド３を設けるから、前述したようにチップ
キャリア基板には電極パッド３を形成するためのノッチ
孔９を形成する。本実施形態ではシールフレーム６とし
て完全な矩形枠の形状を確保するようにするからこのノ
ッチ孔９を第４層のシールフレーム層までは貫通させな
いようにしなければならない。そのため、ノッチ孔９を
設ける場合は第１層と第２層、第３層を積層した状態で
パンチにより各層を貫通させてノッチ孔９を設け、次い
でその上に第４層を積層する。なお、第１層、第２層、
第３層にあらかじめノッチ孔９を設けておき、これら各
層を位置合わせして積層することも可能である。ノッチ
孔９の内部には導体ぺーストを充填し、焼成後にノッチ
孔９の内壁面に導体部が形成されるようにする。
面に電極パッド３を設けるから、前述したようにチップ
キャリア基板には電極パッド３を形成するためのノッチ
孔９を形成する。本実施形態ではシールフレーム６とし
て完全な矩形枠の形状を確保するようにするからこのノ
ッチ孔９を第４層のシールフレーム層までは貫通させな
いようにしなければならない。そのため、ノッチ孔９を
設ける場合は第１層と第２層、第３層を積層した状態で
パンチにより各層を貫通させてノッチ孔９を設け、次い
でその上に第４層を積層する。なお、第１層、第２層、
第３層にあらかじめノッチ孔９を設けておき、これら各
層を位置合わせして積層することも可能である。ノッチ
孔９の内部には導体ぺーストを充填し、焼成後にノッチ
孔９の内壁面に導体部が形成されるようにする。
【００１５】図３は上記のようにして焼成して得たチッ
プキャリア用基板の一つの製品をとり出して示してい
る。製品の上面にはシールフレーム６が設けられ、内部
に半導体チップを収納するキャビティ２２と配線パター
ン５が設けられ、製品の外側面にノッチ孔９（電極パッ
ド）が設けられている。図では説明上、ノッチ孔９を溝
状に示しているが、チップキャリア用基板ではノッチ孔
９は丸孔であり製品を分割してはじめて半割りの溝状に
なる。ノッチ孔９は第１層から第３層まで通じ、第４層
の下面で止まっている。
プキャリア用基板の一つの製品をとり出して示してい
る。製品の上面にはシールフレーム６が設けられ、内部
に半導体チップを収納するキャビティ２２と配線パター
ン５が設けられ、製品の外側面にノッチ孔９（電極パッ
ド）が設けられている。図では説明上、ノッチ孔９を溝
状に示しているが、チップキャリア用基板ではノッチ孔
９は丸孔であり製品を分割してはじめて半割りの溝状に
なる。ノッチ孔９は第１層から第３層まで通じ、第４層
の下面で止まっている。
【００１６】ノッチ孔９の内壁にはメタライスペースト
によって導体部が形成され、めっきを施して電極パッド
３とするが、この電極パッド３と配線パターン５とは電
気的に接続されている。この電極パッド３と配線パター
ン５との電気的接続は図２に示す第３層のセラミック層
１８の構成で示すように配線パターン５のアウター側を
ノッチ孔９まで引き出し、ノッチ孔９の内壁に設ける導
体部を介してなされる。
によって導体部が形成され、めっきを施して電極パッド
３とするが、この電極パッド３と配線パターン５とは電
気的に接続されている。この電極パッド３と配線パター
ン５との電気的接続は図２に示す第３層のセラミック層
１８の構成で示すように配線パターン５のアウター側を
ノッチ孔９まで引き出し、ノッチ孔９の内壁に設ける導
体部を介してなされる。
【００１７】本実施形態のチップキャリア用基板は図１
に示すように製品を隣接して配列し、図３に示すように
ノッチ孔９がシールフレーム層まで貫通しないようにす
るから、配線パターン５やノッチ孔９の内面にめっきを
施す際にノッチ孔９の内部にめっき液が流通しにくくな
るという問題が生じる。この問題を本実施形態では製品
を分割するためチップキャリア用基板に設けるスリット
１０によって解消する。
に示すように製品を隣接して配列し、図３に示すように
ノッチ孔９がシールフレーム層まで貫通しないようにす
るから、配線パターン５やノッチ孔９の内面にめっきを
施す際にノッチ孔９の内部にめっき液が流通しにくくな
るという問題が生じる。この問題を本実施形態では製品
を分割するためチップキャリア用基板に設けるスリット
１０によって解消する。
【００１８】配線パターン５やノッチ孔９の内面のめっ
きは電解めっきによる。したがって、電解めっきを施す
際にはチップキャリア基板のすべての配線パターン５と
ノッチ孔９が電気的に接続されている必要がある。とこ
ろが、スリット１０は隣接する製品を分断するように設
けるから、電解めっき用として配線パターン５の間を電
気的に接続する導通パターン２４を適当に配置しないと
スリット１０を設けた際に導通パターン２４が分断され
配線パターン５の電気的導通がとれなくなる。
きは電解めっきによる。したがって、電解めっきを施す
際にはチップキャリア基板のすべての配線パターン５と
ノッチ孔９が電気的に接続されている必要がある。とこ
ろが、スリット１０は隣接する製品を分断するように設
けるから、電解めっき用として配線パターン５の間を電
気的に接続する導通パターン２４を適当に配置しないと
スリット１０を設けた際に導通パターン２４が分断され
配線パターン５の電気的導通がとれなくなる。
【００１９】スリット１０を設ける場合、第３層の配線
パターン５までスリット１０を到達させずシールフレー
ム６を設ける第４層の内部で止めることも可能ではある
が、本実施形態ではスリット１０によってめっき液の流
通を確保しようとするから、スリット１０は第４層を通
過して少なくともノッチ孔９の上端まで到達するように
しなければならない。このようにするとスリット１０は
配線パターン５を分断するから、隣接する配線パターン
５間あるいはノッチ孔９同士を電気的に接続する導通パ
ターン２４を配線パターン５と同一面に設けたとすると
導通パターン２４も分断され隣接する配線パターン５間
での電気的導通が確保されなくなる。
パターン５までスリット１０を到達させずシールフレー
ム６を設ける第４層の内部で止めることも可能ではある
が、本実施形態ではスリット１０によってめっき液の流
通を確保しようとするから、スリット１０は第４層を通
過して少なくともノッチ孔９の上端まで到達するように
しなければならない。このようにするとスリット１０は
配線パターン５を分断するから、隣接する配線パターン
５間あるいはノッチ孔９同士を電気的に接続する導通パ
ターン２４を配線パターン５と同一面に設けたとすると
導通パターン２４も分断され隣接する配線パターン５間
での電気的導通が確保されなくなる。
【００２０】本実施形態ではこの問題を回避するため、
図２に示すように第２層に、配線パターン５を電気的に
導通させるための導通パターン２４を設けるようにし
た。導通パターン２４は隣接する配線パターン５および
ノッチ孔９をノッチ孔９の導体部を介して電気的に接続
するよう作用する。図４に導通パターン２４の平面配置
を示す。図のように導通パターン２４は隣接するノッチ
孔９間を電気的に接続しており、その際にパッケージの
分割位置を跨いで隣接するノッチ孔９に接続するように
配線する。このように導通パターン２４を形成すること
により、電解めっきする際にすべてのノッチ孔９および
配線パターン５を電気的に接続することができ、またチ
ップキャリアパッケージを基板から個片に分割すると分
割面で導通パターン２４が切断され各々の配線パターン
５を電気的に短絡しないようにすることができる。
図２に示すように第２層に、配線パターン５を電気的に
導通させるための導通パターン２４を設けるようにし
た。導通パターン２４は隣接する配線パターン５および
ノッチ孔９をノッチ孔９の導体部を介して電気的に接続
するよう作用する。図４に導通パターン２４の平面配置
を示す。図のように導通パターン２４は隣接するノッチ
孔９間を電気的に接続しており、その際にパッケージの
分割位置を跨いで隣接するノッチ孔９に接続するように
配線する。このように導通パターン２４を形成すること
により、電解めっきする際にすべてのノッチ孔９および
配線パターン５を電気的に接続することができ、またチ
ップキャリアパッケージを基板から個片に分割すると分
割面で導通パターン２４が切断され各々の配線パターン
５を電気的に短絡しないようにすることができる。
【００２１】図５はチップキャリア用基板内部の配線パ
ターン５、導通パターン２４等の配置を示す断面図であ
る。２６はノッチ孔９の内面に設けた導体部を示す。ノ
ッチ孔９が第４層の下面まで通じていること、配線パタ
ーン５のアウター側が導体部２６に接続していること、
導通パターン２４が導体部２６に接続していること等を
示す。スリット１０を設けるためのカッタ刃を矢印Ｐ、
Ｑによって示す。
ターン５、導通パターン２４等の配置を示す断面図であ
る。２６はノッチ孔９の内面に設けた導体部を示す。ノ
ッチ孔９が第４層の下面まで通じていること、配線パタ
ーン５のアウター側が導体部２６に接続していること、
導通パターン２４が導体部２６に接続していること等を
示す。スリット１０を設けるためのカッタ刃を矢印Ｐ、
Ｑによって示す。
【００２２】スリット１０は矢印Ｐ、Ｑのように基板の
上面と下面から各々カッタ刃を進入させて設けるが、本
実施形態では上側のカッタ刃は矢印Ｐに示すように配線
パターン５を形成した第３層の内部まで進入させて止め
る。これによって、スリット１０とノッチ孔９とが連通
し、カッタ刃が導通パターン２４を分断することを回避
して導通パターン２４による配線パターン５の電気的導
通が確保される。配線パターン５と導通パターン２４と
は上層の配線パターン５と下層の導通パターン２４とが
ノッチ孔９の導体部２６によって層間で導通されること
によってなされている。
上面と下面から各々カッタ刃を進入させて設けるが、本
実施形態では上側のカッタ刃は矢印Ｐに示すように配線
パターン５を形成した第３層の内部まで進入させて止め
る。これによって、スリット１０とノッチ孔９とが連通
し、カッタ刃が導通パターン２４を分断することを回避
して導通パターン２４による配線パターン５の電気的導
通が確保される。配線パターン５と導通パターン２４と
は上層の配線パターン５と下層の導通パターン２４とが
ノッチ孔９の導体部２６によって層間で導通されること
によってなされている。
【００２３】なお、基板の下側からもカッタ刃を進入さ
せてスリットを設けるが、下側のカッタ刃は第２層の内
部まで進入させて止める。製品を分割するためのスリッ
トはなるべく基板の内部まで進入させる方が、分割が確
実にできて好適である。本実施形態では図５に示すよう
にカッタ刃を深く進入させることができ、製品の分割が
容易にできるという利点がある。とくに、実施形態では
第２層と第３層の基板１６、１８の厚さを第１層の基板
１４と第４層の基板２０の略半分の厚さに設定している
が、これは導通パターン２４の配置位置を基板全体の厚
さ方向で略中央位置に設定し、上側のスリットと下側の
スリットの深さをバランスさせて、製品の分割がより確
実になされるようにしている。
せてスリットを設けるが、下側のカッタ刃は第２層の内
部まで進入させて止める。製品を分割するためのスリッ
トはなるべく基板の内部まで進入させる方が、分割が確
実にできて好適である。本実施形態では図５に示すよう
にカッタ刃を深く進入させることができ、製品の分割が
容易にできるという利点がある。とくに、実施形態では
第２層と第３層の基板１６、１８の厚さを第１層の基板
１４と第４層の基板２０の略半分の厚さに設定している
が、これは導通パターン２４の配置位置を基板全体の厚
さ方向で略中央位置に設定し、上側のスリットと下側の
スリットの深さをバランスさせて、製品の分割がより確
実になされるようにしている。
【００２４】セラミック層を積層する際には、上記のよ
うに配線パターン５等の他に導通パターン２４を設け、
積層した後、上下からスリット１０を設けて焼成する。
焼成後、導通パターン２４を介して配線パターン５およ
びノッチ孔９の内面の導体部２６の電気的導通をとって
所要の保護めっきを施す。上記のようにスリット１０と
ノッチ孔９とが連通することにより、ノッチ孔９内への
めっき液の流通も良好にでき好適に電解めっきを施すこ
とができる。なお、チップキャリア用基板に設けた貫通
孔１２も基板の表裏面でのめっき液の流通を良好にす
る。
うに配線パターン５等の他に導通パターン２４を設け、
積層した後、上下からスリット１０を設けて焼成する。
焼成後、導通パターン２４を介して配線パターン５およ
びノッチ孔９の内面の導体部２６の電気的導通をとって
所要の保護めっきを施す。上記のようにスリット１０と
ノッチ孔９とが連通することにより、ノッチ孔９内への
めっき液の流通も良好にでき好適に電解めっきを施すこ
とができる。なお、チップキャリア用基板に設けた貫通
孔１２も基板の表裏面でのめっき液の流通を良好にす
る。
【００２５】リードレスチップキャリア製品はチップキ
ャリア基板をスリット１０部分で割るようにして得るこ
とができる。得られた製品は上面に矩形枠状のシールフ
レーム６を有する製品であり十分なシール幅を確保する
ことができる。本実施形態の製法ではチップキャリア用
基板の段階では配線パターン５は導通パターン２４によ
って電気的に導通しているが、製品を分割することによ
って配線パターン５は各々電気的に独立したものとな
る。この際、導通パターン２４が製品内部に部分的に残
留するが、この導通パターン２４の残留部分はとくにパ
ッケージの電気的特性に悪影響を与えないことが確かめ
られている。
ャリア基板をスリット１０部分で割るようにして得るこ
とができる。得られた製品は上面に矩形枠状のシールフ
レーム６を有する製品であり十分なシール幅を確保する
ことができる。本実施形態の製法ではチップキャリア用
基板の段階では配線パターン５は導通パターン２４によ
って電気的に導通しているが、製品を分割することによ
って配線パターン５は各々電気的に独立したものとな
る。この際、導通パターン２４が製品内部に部分的に残
留するが、この導通パターン２４の残留部分はとくにパ
ッケージの電気的特性に悪影響を与えないことが確かめ
られている。
【００２６】本実施形態のチップキャリア用基板は、上
述したように基板上で製品を隣接して配列することによ
ってセラミック基板からの製品の取れ数を最大限にする
ことができ、これによって製造コストを引き下げること
ができる。また、シールフレームのシール性を確保して
信頼性の高い製品を得ることができる。
述したように基板上で製品を隣接して配列することによ
ってセラミック基板からの製品の取れ数を最大限にする
ことができ、これによって製造コストを引き下げること
ができる。また、シールフレームのシール性を確保して
信頼性の高い製品を得ることができる。
【００２７】
【発明の効果】本発明に係るチップキャリア用基板およ
びその製造方法によれば、基板上で製品を隣接して配置
可能としたことによって基板からの製品の取れ数を増大
させることができ、製品の製造コストを効果的に引き下
げることが可能になる。また、シールフレームのシール
幅を十分に確保できることから、キャップシールした際
の気密性を確保して信頼性の高い製品を得ることができ
る等の著効を奏する。
びその製造方法によれば、基板上で製品を隣接して配置
可能としたことによって基板からの製品の取れ数を増大
させることができ、製品の製造コストを効果的に引き下
げることが可能になる。また、シールフレームのシール
幅を十分に確保できることから、キャップシールした際
の気密性を確保して信頼性の高い製品を得ることができ
る等の著効を奏する。
【図１】チップキャリア用基板の斜視図である。
【図２】チップキャリア基板の分解図である。
【図３】リードレスチップキャリアパッケージの単体の
斜視図である。
斜視図である。
【図４】導通パターンの平面配置を示す説明図である。
【図５】チップキャリア用基板の断面図である。
【図６】リードレスチップキャリアパッケージの従来例
の斜視図である。
の斜視図である。
【図７】チップキャリア用基板の従来例を示す平面図で
ある。
ある。
【図８】チップキャリア用基板の従来例の断面図であ
る。
る。
３ 電極パッド ４ ダイアタッチ部 ５ 配線パターン ６ シールフレーム ８ キャビティ ９ ノッチ孔 １０ スリット １２ 貫通孔 １４ 第１層のセラミック層 １６ 第２層のセラミック層 １８ 第３層のセラミック層 ２０ 第４層のセラミック層 ２２ キャビティ ２４ 導通パターン ２６ 導体部
フロントページの続き (56)参考文献 特開 昭63−174341（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 1/02
Claims (5)
- 【請求項１】 複数のセラミック層が積層されて形成さ
れ、半導体素子と外部接続端子とを電気的に接続する配
線パターン、外部接続端子としての電極パッドを設ける
ためのノッチ孔、及びキャップを接合するシールフレー
ムが設けられた、リードレスチップキャリアパッケージ
を多数個取りするためのチップキャリア用基板であっ
て、 チップキャリアパッケージを縦横に隣接して配置すると
ともに、隣接するパッケージとの境界である分割位置に
分割用のスリットを設け、 前記シールフレームを設けたシールフレーム層の下の層
に前記配線パターンを設けた配線パターン層を設け、 該配線パターン層のさらに下の層に前記ノッチ孔の内壁
に設けられた導体部を介して前記配線パターンと電気的
に導通する導通パターンを設けた導通パターン層を設
け、 前記ノッチ孔の上端を前記シールフレーム層の下面で止
めるとともに、前記シールフレーム層側に設けるスリッ
トの進入位置を前記配線パターン層の内部で止めたこと
を特徴とするチップキャリア用基板。 - 【請求項２】 導通パターンが、前記導通パターン層上
において、複数のノッチ孔を電気的に接続しており、隣
接するノッチ孔との間でパッケージの分割位置を横切る
ように形成されたことを特徴とする請求項１記載のチッ
プキャリア用基板。 - 【請求項３】 基板の分割位置に、基板の上面と下面の
双方から略深さが均等なスリットを設けたことを特徴と
する請求項１または２記載のチップキャリア用基板。 - 【請求項４】 半導体素子を搭載するセラミックグリー
ンシート、半導体素子と外部接続端子とを接続する配線
パターンが設けられたセラミックグリーンシート、およ
びキャップを接合するシールフレームが設けられたセラ
ミックグリーンシートを積層し、外部接続端子としての
電極パッドを形成するためのノッチ孔を設けて焼成した
後、配線パターン等の所要部位にめっきを施して形成す
るチップキャリア用基板の製造方法において、 前記セラミックグリーンシートにはチップキャリアパッ
ケージを縦横に隣接して配置するとともに、前記配線パ
ターンを設けたセラミックグリーンシートの下の層に前
記ノッチ孔の内壁に設けた導体部を介して前記配線パタ
ーンと電気的に導通する導通パターンを設けたセラミッ
クグリーンシートを介在させて積層し、 前記ノッチ孔の上端を前記シールフレーム層の下面で止
めるとともに、隣接するパッケージごとの境界である分
割位置に前記ノッチ孔と連通可能に前記シールフレーム
層側から前記配線パターン層の内部までカッタ刃を進入
させて分割用のスリットを設け、 焼成した後、前記導通パターンにより導通をとりつつ前
記ノッチ孔およびスリットを介してめっき液を流通させ
て配線パターンおよびノッチ孔の内面に電解めっきを施
すことを特徴とするチップキャリア用基板の製造方法。 - 【請求項５】 導通パターンを、前記導通パターン層上
において、複数のノッチ孔を電気的に接続し、隣接する
ノッチ孔との間でパッケージの分割位置を横切るように
形成したことを特徴とする請求項４記載のチップキャリ
ア用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23030495A JP3301896B2 (ja) | 1995-09-07 | 1995-09-07 | チップキャリア用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23030495A JP3301896B2 (ja) | 1995-09-07 | 1995-09-07 | チップキャリア用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974151A JPH0974151A (ja) | 1997-03-18 |
| JP3301896B2 true JP3301896B2 (ja) | 2002-07-15 |
Family
ID=16905740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23030495A Expired - Fee Related JP3301896B2 (ja) | 1995-09-07 | 1995-09-07 | チップキャリア用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301896B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3856573B2 (ja) * | 1998-08-24 | 2006-12-13 | 日本特殊陶業株式会社 | リードレスパッケージの製造方法 |
| US6675472B1 (en) * | 1999-04-29 | 2004-01-13 | Unicap Electronics Industrial Corporation | Process and structure for manufacturing plastic chip carrier |
| JP4605945B2 (ja) * | 2001-06-28 | 2011-01-05 | 京セラ株式会社 | 多数個取り配線基板、電子装置の製造方法 |
| JP4511311B2 (ja) * | 2004-10-28 | 2010-07-28 | 京セラ株式会社 | 多数個取り配線基板および電子装置 |
| JP4749165B2 (ja) * | 2006-01-27 | 2011-08-17 | 京セラ株式会社 | 多数個取り配線基板 |
| JP2009212319A (ja) * | 2008-03-05 | 2009-09-17 | Ngk Spark Plug Co Ltd | 多数個取り配線基板の製造方法 |
| JP2009218319A (ja) * | 2008-03-10 | 2009-09-24 | Ngk Spark Plug Co Ltd | 多数個取り配線基板の製造方法 |
| JP5851439B2 (ja) * | 2013-03-07 | 2016-02-03 | 株式会社東芝 | 高周波半導体用パッケージ |
| JP6005280B2 (ja) | 2014-06-09 | 2016-10-12 | 三菱電機株式会社 | 半導体パッケージの製造方法 |
| CN109585393A (zh) * | 2018-12-19 | 2019-04-05 | 中国电子科技集团公司第四十三研究所 | 一种微电子器件一体化封装结构及封装方法 |
| CN113948427B (zh) * | 2021-10-15 | 2022-04-15 | 王琮 | 用于半导体封装的一体化封装装置及封装方法 |
-
1995
- 1995-09-07 JP JP23030495A patent/JP3301896B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0974151A (ja) | 1997-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| JPS6052588B2 (ja) | セラミツク基板の均一金メツキ処理法 | |
| JP3301896B2 (ja) | チップキャリア用基板及びその製造方法 | |
| US4525597A (en) | Ceramic leadless packages and a process for manufacturing the same | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JPH10270819A (ja) | 表面実装用電子部品とその製造方法 | |
| US6788545B2 (en) | Composite electronic component and method of producing same | |
| JP2003152287A (ja) | 電子部品および集合電子部品ならびに電子部品の製造方法 | |
| JP2008186967A (ja) | 多数個取り基板 | |
| JPH10335823A (ja) | 積層セラミック回路基板及びその製造方法 | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3227648B2 (ja) | 多層回路基板及びその製造方法 | |
| JP4605945B2 (ja) | 多数個取り配線基板、電子装置の製造方法 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPH118157A (ja) | 積層電子部品の製造方法 | |
| JP4388410B2 (ja) | 多数個取り配線基板 | |
| JP2001319991A (ja) | 連結セラミック配線基板 | |
| JP3493291B2 (ja) | 多層回路基板 | |
| JP3181887B2 (ja) | 連結セラミック配線基板、その製造方法及びセラミック配線基板の製造方法 | |
| JP2870351B2 (ja) | キャビティ付セラミック多層回路基板の製造方法 | |
| JP2882085B2 (ja) | フィルムキャリア回路基板及びその製造方法 | |
| JPH0786752A (ja) | 電子部品搭載用基板 | |
| KR20020065261A (ko) | 세라믹 적층 부품 및 그 제조 방법 | |
| KR20020028038A (ko) | 반도체 패키지의 적층 구조 및 그 적층 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |