JP3855798B2 - 積層セラミック電子部品およびその製造方法 - Google Patents
積層セラミック電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP3855798B2 JP3855798B2 JP2002051073A JP2002051073A JP3855798B2 JP 3855798 B2 JP3855798 B2 JP 3855798B2 JP 2002051073 A JP2002051073 A JP 2002051073A JP 2002051073 A JP2002051073 A JP 2002051073A JP 3855798 B2 JP3855798 B2 JP 3855798B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- hole
- cover
- terminal
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、カバーを備える積層セラミック電子部品における端子電極の形成態様についての改良に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある積層セラミック電子部品およびその製造方法として、たとえば特開平８−３７２５１号公報に記載されたものがある。この公報には、次のような積層セラミック電子部品の製造方法が記載されている。
【０００３】
まず、複数枚のセラミックグリーンシートが用意され、特定のセラミックグリーンシートに透孔が設けられ、透孔内には端子用ビアホール導体が形成される。この端子用ビアホール導体は、透孔に充填された導体によって与えられることも、透孔の内周面上に形成された導体によって与えられることもある。また、特定のセラミックグリーンシートには、たとえば導体膜や上述の端子用ビアホール導体以外のビアホール導体のような配線導体が形成される。
【０００４】
次に、複数枚のセラミックグリーンシートが積層され、プレスされることによって、生の集合電子部品が作製される。この集合電子部品は、所定の分割線に沿って分割することによって、複数個の積層セラミック電子部品のための電子部品本体を取り出せるようにされたものである。
【０００５】
次に、生の集合電子部品の端子用ビアホール導体を分割する位置に、貫通孔が形成され、それによって、端子用ビアホール導体が貫通孔の内面上に露出するようにされる。このとき、１個の端子用ビアホール導体に対して、１個の貫通孔が形成される。
【０００６】
次に、生の集合電子部品が焼成される。焼成後において、貫通孔の内面上に露出した端子用ビアホール導体には、通常、湿式めっきによって、Ｎｉ／ＡｕまたはＮｉ／Ｓｎ等からなるめっき膜が形成される。
【０００７】
次に、個々の電子部品本体の一方主面となるべき集合電子部品の一方主面上に、搭載部品が実装される。
【０００８】
次に、集合電子部品が、前述した貫通孔を通る分割線に沿って分割される。これによって、貫通孔を分割して形成された切欠きの内面に、端子用ビアホール導体を分割して得られた端子電極が形成された、複数個の電子部品本体が取り出される。この分割にあたっては、通常、集合電子部品の両主面上において分割線に沿って形成された切断溝を介してチョコレートブレイク態様で分割することが行なわれる。なお、切断溝は、集合電子部品の焼成前または焼成後のいずれかの段階で形成される。
【０００９】
次に、前述した公報では開示されないが、搭載部品を覆うように、器状のカバーがその開口を電子部品本体側に向けた状態で配置される。この場合、電子部品本体には、前述したように、端子電極がその内面に形成された切欠きが貫通孔の分割により形成されているので、カバーには、いずれかの切欠き内に位置される脚部が設けられていることが好ましい。したがって、カバーは、グラウンド側の端子電極が内面に形成された切欠き内にその脚部を位置させ、脚部をグラウンド側の端子電極に半田付け等により接合することによって、電子部品本体に固定されることができる。
【００１０】
上述のように、電子部品本体に切欠きが設けられ、この切欠き内に端子電極が形成される構成は、カバーを電子部品本体に取り付けることに対して、次のような好都合をもたらす。
【００１１】
すなわち、まず、切欠き内に脚部が位置されるので、電子部品本体に対するカバーの位置決めが容易である。
【００１２】
また、カバーの脚部とグラウンド側の端子電極とは、切欠き内において接合されるので、この接合のための半田等は切欠き内に収まり、たとえば、この半田等が他の端子電極との間で短絡を生じさせるような事態を招くことがほとんどない。
【００１３】
また、完成後の積層セラミック電子部品は、端子電極を介して配線基板上に半田付けされることによって実装されるが、脚部とグラウンド側の端子電極との接合に半田付けが適用される場合には、この配線基板との半田付けにおいて、脚部とグラウンド側の端子電極とを接合している半田が再び溶融することがある。この場合、脚部とグラウンド側の端子電極とを接合している半田が溶融して、他の端子電極等にまで届くように流れ出すこともあり得る。しかしながら、グラウンド側の端子電極が切欠き内に形成されているので、このような半田の流れ出しはほとんど生じないようにすることができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、上述した従来技術には、次のような解決されるべき課題もある。
【００１５】
まず、端子電極の配列ピッチを、たとえば０．６ｍｍ以下というように狭くすることが困難である。
【００１６】
端子電極の配列ピッチを狭くするためには、端子用ビアホール導体を分割するように設けられる貫通孔の径を小さくするとともに、貫通孔の内面上に露出する端子用ビアホール導体の幅を狭くしなければならない。
【００１７】
しかしながら、このように貫通孔を小さくすると、端子用ビアホール導体の露出する部分上にめっきを施す際の湿式めっき液の循環が悪くなり、めっき膜を適正に形成することが困難になる。しかも、端子用ビアホール導体の露出する幅が狭くされるので、適正なめっき膜の形成をより困難にする。
【００１８】
また、端子電極の配列ピッチを狭くするには、貫通孔を設ける間隔も狭くしなければならないが、このように貫通孔を設ける間隔を狭くすると、隣り合う貫通孔の間の部分が、貫通孔を設ける工程や焼成工程において割れやすくなる。
【００１９】
また、貫通孔を設ける間隔を狭くすると、分割後の電子部品本体における隣り合う切欠きの間にのこぎり刃状の突起が形成され、そのため、電子部品本体を取り扱う際、こののこぎり刃状の突起においてチッピングが生じやすくなる。
【００２０】
また、より多数の端子電極を設けようとすると、それに応じて、貫通孔の数が増え、したがって、貫通孔を設けるための工程数が増加する。
【００２１】
そこで、この発明の目的は、上述のような問題を解決し得る、カバーを備える積層セラミック電子部品およびその製造方法を提供しようとすることである。
【００２２】
【課題を解決するための手段】
上述した技術的課題を解決するため、この発明に係る積層セラミック電子部品は、次のような構成を備えることを特徴としている。
【００２３】
この発明に係る積層セラミック電子部品は、複数層のセラミック層を積層した構造を有し、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する第１、第２、第３および第４の側面とを有する、電子部品本体を備えている。ここで、第１および第３の側面が互いに対向し、第２および第４の側面が互いに対向している。
【００２４】
上述した電子部品本体の第１、第２、第３および第４の側面には、それぞれ、第１、第２、第３および第４の切欠きが設けられる。
【００２５】
第１および第３の切欠きの各内面には、それぞれ、端子用ビアホール導体を分割して得られた、複数個のグラウンド側の端子電極が形成され、第２および第４の切欠きの各内面には、それぞれ、複数個の端子電極が並んで形成される。後者の第２および第４の切欠きの各内面に形成される複数個の端子電極は、前者の第１および第３の切欠きの各内面に形成されるグラウンド側の端子電極と電気的に導通したグラウンド側の端子電極をその一部に含んでいてもよい。
【００２６】
電子部品本体の第１の主面上には、搭載部品が実装される。
【００２７】
この搭載部品を覆うように、器状のカバーがその開口を電子部品本体側に向けた状態で配置され、カバーには、第１および第３の切欠き内にそれぞれ位置される脚部が設けられ、カバーは、脚部が複数個のグラウンド側の端子電極に接合されることによって、電子部品本体に固定される。
【００２８】
このような積層セラミック電子部品において、好ましくは、カバーは金属からなり、このカバーの脚部と複数個のグラウンド側の端子電極とは半田または導電性接着剤によって接合される。
【００３０】
また、好ましくは、第１、第２、第３および第４の切欠きは、第１の主面から第２の主面にまで延びるように設けられる。
【００３１】
この発明は、また、上述した積層セラミック電子部品、より特定的には、第１、第２、第３および第４の切欠きが第１の主面から第２の主面にまで延びるように設けられ、かつ、端子用ビアホール導体を分割して得られた端子電極を備える、積層セラミック電子部品の製造方法にも向けられる。
【００３２】
この発明に係る積層セラミック電子部品の製造方法では、複数枚のセラミックグリーンシートを積層した構造を有し、端子電極となる端子用ビアホール導体が設けられた、生の集合電子部品を作製する、集合電子部品作製工程が実施される。
【００３３】
また、生の集合電子部品の端子用ビアホール導体を分割する位置に、生の集合電子部品を貫通する貫通孔を形成することによって、端子用ビアホール導体を貫通孔の内面上に露出させる、貫通孔形成工程が実施される。
【００３４】
また、生の集合電子部品を焼成する、焼成工程が実施される。
【００３５】
また、集合電子部品を、貫通孔を通る分割線に沿って分割し、それによって、貫通孔を分割して形成された切欠きの内面に、端子用ビアホール導体を分割して得られた端子電極が形成された、複数個の電子部品を取り出す、分割工程が実施される。
【００３６】
また、電子部品本体の第１の主面上に、搭載部品を実装する、搭載部品実装工程が実施される。
【００３７】
前述した集合電子部品作製工程では、分割工程によって得られた複数個の電子部品本体の第１および第３の側面上にそれぞれ位置する第１および第３の切欠きの各内面に、それぞれ、複数個のグラウンド側の端子電極が形成され、かつ第２および第４の側面上にそれぞれ位置する第２および第４の切欠きの各内面に、それぞれ、複数個の端子電極が並んで形成されるように、端子用ビアホール導体が生の集合電子部品に設けられる。
【００３８】
さらに、この発明に係る積層セラミック電子部品の製造方法では、搭載部品を覆うように、カバーをその開口が電子部品本体側に向けられた状態で配置し、かつ、脚部を第１および第３の切欠き内に位置させるとともに、脚部を複数個のグラウンド側の端子電極に接合することによって、カバーを電子部品本体に固定する、カバー固定工程が実施される。
【００３９】
好ましくは、生の集合電子部品を作製するにあたって、複数枚のセラミックグリーンシートを用意する工程と、特定のセラミックグリーンシートに端子用ビアホール導体を位置させるための透孔を設ける工程と、透孔内に端子用ビアホール導体を形成する工程と、特定のセラミックグリーンシートに配線導体を形成する工程と、複数枚のセラミックグリーンシートを積層する工程とが実施される。
【００４０】
また、前述した搭載部品実装工程は、集合電子部品の状態にある電子部品本体に対して実施されることが好ましい。
【００４１】
また、カバー固定工程は、分割後の電子部品本体に対して実施されることが好ましい。
【００４２】
【発明の実施の形態】
図１は、この発明の理解に必要な第１の参考例としての積層セラミック電子部品１の外観を示す斜視図である。積層セラミック電子部品１は、電子部品本体２とカバー３とを備えている。図７には、カバー３を除去した状態で電子部品本体２が図示され、図８には、カバー３が単独で図示されている。
【００４３】
電子部品本体２は、後の説明から明らかになるように、複数層のセラミック層を積層した構造を有している。
【００４４】
また、図７によく示されているように、電子部品本体２は、互いに対向する第１および第２の主面４および５とこれら第１および第２の主面４および５間を連結する第１、第２、第３および第４の側面６、７、８および９とを有している。ここで、第１および第３の側面６および８が互いに対向し、第２および第４の側面７および９が互いに対向している。
【００４５】
電子部品本体２の第１、第２、第３および第４の側面６、７、８および９には、それぞれ、第１の主面４から第２の主面５にまで延びる第１、第２、第３および第４の切欠き１０、１１、１２および１３が設けられる。
【００４６】
第１および第３の切欠き１０および１２の各内面には、それぞれ、端子電極１４および１５が形成される。また、第２および第４の切欠き１１および１３の各内面には、それぞれ、複数個の端子電極１６および１７が並んで形成される。
【００４７】
電子部品本体２の第１の主面４上には、いくつかの搭載部品１８および１９が実装されている。これら搭載部品１８および１９を実装するため、電子部品本体２の第１の主面４上には、配線導体としてのいくつかの導体膜２０が適当なパターンをもって形成されている。なお、図７等において、導体膜２０を図示するが、これらの図示は、図面の煩雑化を避けるため、概略的なものとされていることを理解すべきである。
【００４８】
搭載部品１８は、詳細には図示しないが、たとえばＩＣチップのような電子部品であり、その下面に設けられたバンプ電極を介して導体膜２０に電気的に接続されている。また、搭載部品１９は、たとえば積層セラミックコンデンサのような表面実装部品であり、その端部に形成された端子電極を介して導体膜２０に電気的に接続されている。
【００４９】
図８によく示されているように、カバー３は、器状であり、下方に向く開口を有している。カバー３には、前述した第１および第３の切欠き１０および１２内にそれぞれ位置される脚部２１および２２を備えている。
【００５０】
カバー３は、搭載部品１８および１９を覆うように、その開口を電子部品本体２側に向けた状態で配置され、脚部２１および２２が、それぞれ、第１および第３の切欠き１０および１２内に位置され、その状態で、脚部２１および２２が、端子電極１４および１５にそれぞれ接合されることによって、電子部品本体２に固定される。
【００５１】
カバー３の脚部２１および２２に接合される端子電極１４および１５は、電子部品本体２の内部に位置するグラウンド側の導体膜と電気的に接続されており、したがって、グラウンド側の端子電極として機能する。
【００５２】
また、カバー３は、金属から構成されることが好ましく、その場合には、脚部２１および２２とグラウンド側の端子電極１４および１５とは半田または導電性接着剤によって接合されることが好ましい。なお、カバー３は、金属に代えて、たとえば樹脂から構成されてもよい。カバー３が樹脂から構成される場合であって、カバー３をグラウンド電位に保ちたい場合には、樹脂の表面に導電性のめっき膜等を形成すればよい。
【００５３】
このような積層セラミック電子部品１は、以下に説明するような方法によって製造されることができる。
【００５４】
まず、図２に示すように、セラミックグリーンシート３１が用意される。セラミックグリーンシート３１は、分割することによって、得ようとする積層セラミック電子部品１に備える電子部品本体２を複数個取り出せるようにされた集合電子部品のためのものであり、このような分割のための分割線３２および３３が図２等において１点鎖線で示されている。分割線３２および３３は、互いに直交する方向に延びていて、分割線３２および３３によって区画された各領域が、１個の電子部品本体２を与える領域となる。
【００５５】
セラミックグリーンシート３１の分割線３２が通る位置には、透孔３４が設けられ、分割線３３が通る位置には、透孔３５が設けられる。この参考例では、透孔３５は、３個ずつ並んで配列されている。図示した透孔３４および３５は、矩形の平面形状を有しているが、他の平面形状に変更されてもよい。
【００５６】
次に、図３に示すように、透孔３４および３５の各々に導電性ペーストが充填され、それによって、端子用ビアホール導体３６および３７がセラミックグリーンシート３１の厚み方向に貫通するように設けられる。図示した端子用ビアホール導体３６および３７は、透孔３４および３５に充填された導体によって形成されたが、透孔３４および３５の内周面上に形成された導体によって与えられてもよい。
【００５７】
次に、図３では図示しないが、セラミックグリーンシート３１には、端子用ビアホール導体３６および３７以外の必要な配線導体が形成される。配線導体としては、たとえば導体膜や端子用ビアホール導体３６および３７以外のビアホール導体等がある。
【００５８】
上述した配線導体としての導体膜は、セラミックグリーンシート３１上に導電性ペーストをたとえばスクリーン印刷することによって形成される。この導体膜は、セラミックグリーンシート３１の積層されたときの位置によって、内部導体膜となることも、外部導体膜となることもある。前述した図７に示した導体膜２０は、この工程において形成された導体膜の１つである。なお、導体膜の形成は、端子用ビアホール導体３６および３７を形成するための透孔３４および３５への導電性ペーストの充填工程と同時に実施されてもよい。
【００５９】
また、配線導体としてのビアホール導体は、端子用ビアホール導体３６および３７を形成するのと実質的に同様の工程を適用して形成される。この配線導体としてのビアホール導体を形成するための透孔の形成は、図２に示した透孔３４および３５を形成する工程と同時に実施され、この透孔への導電性ペーストの充填は、図３に示した透孔３４および３５への導電性ペーストの充填と同時に実施されてもよい。
【００６０】
次に、図３に示したセラミックグリーンシート３１を含む複数枚のセラミックグリーンシートが積層され、次いで積層方向にプレスされる。これによって、図４に示すような生の集合電子部品３８が得られる。
【００６１】
この生の集合電子部品３８において、前述した端子用ビアホール導体３６および３７の各々は、その複数個のものが連なって、生の集合電子部品３８の厚み方向を貫通する状態となっている。なお、端子用ビアホール導体３６および３７の各々は、必ずしも生の集合電子部品３８の厚み方向を貫通するように設けられている必要はなく、生の集合電子部品３８の厚み方向の少なくとも一部において延びるように設けられていれば十分である。
【００６２】
また、分割線３２上に位置する端子用ビアホール導体３６は、生の集合電子部品３８の内部に形成されたグラウンド側の導体膜と電気的に接続されている。
【００６３】
次に、図５に示すように、生の集合電子部品３８における端子用ビアホール導体３６および３７の各々を分割する位置に、貫通孔３９および４０がそれぞれ形成される。これら貫通孔３９および４０は、生の集合電子部品３８を貫通するように設けられる。
【００６４】
貫通孔３９の形成によって、端子用ビアホール導体３６は分割されるとともに、分割された端子用ビアホール導体３６の各一部は、貫通孔３９の内面上に露出した状態となる。これら端子用ビアホール導体３６の分割されたそれぞれの部分が、前述したグラウンド側の端子電極１４および１５を与えるものである。
【００６５】
他方、貫通孔４０は、比較的長手の平面形状を有している。このような貫通孔４０の形成によって、複数個、図示の参考例では、３個の端子用ビアホール導体３７の各々が分割されるとともに、分割された３個の端子用ビアホール導体３７の各一部は、１個の貫通孔４０の内面上に露出した状態となっている。これら端子用ビアホール導体３７の分割されたそれぞれの部分は、前述した端子電極１６および１７を与えるものである。
【００６６】
同じく図５に示すように、生の集合電子部品３８の一方の主面または両主面上に、たとえば断面Ｖ字状の切断溝４１および４２が形成される。これら切断溝４１および４２は、分割線３２および３３に沿って形成されるもので、貫通孔３９および４０を通る位置にそれぞれ延びている。切断溝４１および４２は、たとえば、生の集合電子部品３８の厚みの約１／３〜１／６程度の深さをもって形成される。
【００６７】
次に、生の集合電子部品３８は焼成される。
【００６８】
次に、めっき処理が施される。より具体的には、端子用ビアホール導体３６および３７の分割によって与えられた端子電極１４〜１７の表面に、湿式めっきにより、たとえば、Ｎｉ／Ａｕ、Ｎｉ／Ｓｎ等からなるめっき膜が形成される。このめっき工程において、生の集合電子部品３８の外表面上に形成された導体膜２０の表面にもめっき処理が施されてもよい。
【００６９】
以上の工程を終えたとき、焼結後の集合電子部品３８における切断溝４０および４２（分割線３２および３３）によって区画された各領域には、得ようとする積層セラミック電子部品１に備える電子部品本体２が構成されている。
【００７０】
次に、図６に示すように、焼結後の集合電子部品３８の状態にある各電子部品本体２の第１の主面４上に、図７を参照して説明したような搭載部品１８および１９が実装される。
【００７１】
次に、集合電子部品３８は、切断溝４１および４２を介してチョコレートブレイク態様で分割され、それによって、図７に示すような状態にある複数個の電子部品本体２が取り出される。なお、集合電子部品３８の分割にあたって、上述のようなチョコレートブレイク態様の分割を適用することなく、たとえば、レーザまたはダイサー等を適用して集合電子部品３８を切断するようにしてもよい。後者の場合には、集合電子部品３８に予め切断溝４１および４２を設ける必要はない。
【００７２】
次に、図８に示すようなカバー３が用意される。そして、搭載部品１８および１９を覆うように、カバー３が、その開口を電子部品本体２側に向けた状態で配置される。この状態で、図１に示すように、カバー３の脚部２１および２２が、それぞれ、電子部品本体２の第１および第３の切欠き１０および１２内に位置され、脚部２１および２２が、それぞれ、グラウンド側の端子電極１４および１５に半田または導電性接着剤によって接合される。
【００７３】
このようにして、カバー３が電子部品本体２に固定され、図１に示すような積層セラミック電子部品１が完成される。
【００７４】
以下、この発明の実施形態について説明する。この実施形態の説明において、上述した参考例の説明において用いた参照符号を対応の要素において用い、重複する説明は省略する。
【００７５】
図９は、この発明の一実施形態を説明するためのもので、電子部品本体２の第１の側面６を示す図である。
【００７６】
第１の側面６に設けられた第１の切欠き１０には、複数個の、たとえば２個の端子電極１４ａおよび１４ｂが並んで形成されている。これは、グラウンドを強化するために採られた対策である。なお、図示しないが、電子部品本体２の第３の側面８に設けられた第３の切欠き１２に形成された端子電極１５についても、同様に複数個設けられる。
【００７７】
図１０および図１１は、図９に示した実施形態において採用されるカバー３の電子部品本体２への取付け態様の２つの例を示している。
【００７８】
図１０では、カバー３に設けられた１個の脚部２１が２個の端子電極１４ａおよび１４ｂの双方に共通に接合される。
【００７９】
図１１では、カバー３には、脚部２１に対応する２個の脚部２１ａおよび２１ｂが設けられ、これら脚部２１ａおよび２１ｂが、それぞれ、端子電極１４ａおよび１４ｂに接合される。
【００８０】
図１２は、この発明の第２の参考例を説明するためのものである。図１２は、前述の図１に対応する図である。図１２において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８１】
図１２に示した積層セラミック電子部品１ａは、電子部品本体２の第２および第４の側面７および９に設けられた第２および第４の切欠き１１および１３の各内面に形成される端子電極１６および１７の機能に特徴がある。なお、図１２では、第４の側面９、第４の切欠き１３および端子電極１７については図示されないが、各々、図示された第２の側面７、第２の切欠き１１および端子電極１６と実質的に同様である。したがって、以下には、電子部品本体２の第２の側面７、第２の切欠き１１および端子電極１６について説明する。
【００８２】
図１２に示した積層セラミック電子部品１ａにおいて、電子部品本体２の第２の切欠き１１内に形成された複数個の端子電極１６のうち、たとえば、端子電極１６（Ａ）および１６（Ｂ）は、グラウンド側の端子電極とされる。他の端子電極１６は、入出力端子として機能するものである。
【００８３】
この参考例は、回路的に電子部品本体２の内部でグラウンド側端子電極１４および１５と接続されていても、カバー３には接合されない、グラウンド側の端子電極１６（Ａ）および１６（Ｂ）が存在する場合もあり得ることを示すためのものである。
【００８４】
また、図示した各参考例および実施形態では、電子部品本体２の短辺側の側面６および８にグラウンド側の端子電極１４および１５が形成され、長辺側の側面７および９に複数個の端子電極１６および１７が並んで形成されたが、これに限定されるものではなく、たとえば、電子部品本体２の長辺側の側面７および９にグラウンド側の端子電極が形成され、短辺側の側面６および８に複数個の端子電極が並んで形成されてもよい。すなわち、第１および第３の側面６および８の各幅と第２および第４の側面７および９の各幅は、どちらが長くてもよく、また、互いに同じであってもよい。
【００８５】
また、図示した各参考例および実施形態では、切欠き１０〜１３は、電子部品本体２の第１の主面４から第２の主面５にまで延びるように設けられたが、第１および第２の主面４および５のいずれか一方からいずれか他方の途中までしか延びないように設けられてもよい。たとえば、カバー３の脚部２１および２２が位置される切欠き１０および１２については、第１の主面４から第２の主面５の途中までしか延びないように設けられてもよく、他方、複数個の端子電極１６および１７が並んで形成される切欠き１１および１３については、第２の主面５から第１の主面４の途中までしか延びないように設けられてもよい。
【００８６】
【発明の効果】
以上のように、この発明に係る積層セラミック電子部品によれば、カバーの脚部が接合されるグラウンド側の端子電極が、電子部品本体に設けられた切欠き内に位置されるので、電子部品本体に対するカバーの位置決めが容易であるとともに、この接合のための半田等は切欠き内に収まり、半田等の塗布において、あるいは半田の再溶融によって、半田等が不所望な箇所に付与されることを防止でき、たとえば、他の端子電極との間で短絡を生じさせるような事態を招くことを有利に防止することができる。
【００８７】
また、グラウンド側の端子電極以外の端子電極にあっては、その複数個のものが並んで１個の切欠き内に形成されるので、これら端子電極の配列ピッチを問題なく狭くすることができる。
【００８８】
特に、電子部品本体の側面に設けられる切欠きが第１の主面から第２の主面にまで延びるように設けられ、かつ端子電極がビアホール導体を分割して得られるものである場合には、この発明に係る製造方法を有利に適用して、積層セラミック電子部品を製造することができる。
【００８９】
また、上述のように、この発明に係る積層セラミック電子部品の製造方法が適用される場合には、複数個の端子電極を並んで形成する切欠きとなる貫通孔の径を小さくする必要がなく、端子電極にめっきを施す際の湿式めっき液の循環が悪くなることはなく、めっき膜を適正に形成することが容易になる。
【００９０】
また、上述のような貫通孔を設ける間隔を狭くする必要がないので、貫通孔を設ける工程や焼成工程において、隣り合う貫通孔の間の部分が割れやすいという問題を回避することができる。
【００９１】
また、並んだ複数個の端子電極の各々ごとに貫通孔を設ける場合とは異なり、端子電極の配列ピッチを狭くしても、貫通孔を分割して得られた切欠きの間にのこぎり刃状の突起が形成されることがないので、電子部品本体を取り扱う際にチッピングが生じやすいという問題も回避することができる。
【００９２】
また、端子電極の数に応じて貫通孔の数が増えることがなく、貫通孔を設けるための工程数を削減することができる。
【図面の簡単な説明】
【図１】 この発明の第１の参考例を説明するためのもので、積層セラミック電子部品１の外観を示す斜視図である。
【図２】図１に示した積層セラミック電子部品１の製造のために用意されるセラミックグリーンシート３１を示す斜視図であり、透孔３４および３５が設けられた状態を示す。
【図３】図２に示したセラミックグリーンシート３１に端子用ビアホール導体３６および３７が形成された状態を示す斜視図である。
【図４】図３に示したセラミックグリーンシート３１を含む複数枚のセラミックグリーンシートを積層して得られた生の集合電子部品３８を示す斜視図である。
【図５】図４に示した集合電子部品３８を示す斜視図であり、貫通孔３９および４０が設けられた状態を示す。
【図６】図５に示した集合電子部品３８の一方主面上に搭載部品１８および１９が実装された状態を示す斜視図である。
【図７】図６に示した集合電子部品３８を分割して得られた電子部品本体２を示す斜視図である。
【図８】図１に示したカバー３を単独で示す斜視図である。
【図９】 この発明の一実施形態を説明するためのもので、電子部品本体２の第１の側面６を示す図である。
【図１０】図９に示した電子部品本体２にカバー３を取り付けた状態を示す側面図である。
【図１１】図９に示した電子部品本体２にカバー３を取り付けた状態の変形例を示す側面図である。
【図１２】 この発明の第２の参考例を説明するためのもので、積層セラミック電子部品１ａの外観を示す斜視図である。
【符号の説明】
１，１ａ 積層セラミック電子部品
２ 電子部品本体
３ カバー
４ 第１の主面
５ 第２の主面
６ 第１の側面
７ 第２の側面
８ 第３の側面
９ 第４の側面
１０ 第１の切欠き
１１ 第２の切欠き
１２ 第３の切欠き
１３ 第４の切欠き
１４，１４ａ，１４ｂ，１５ グラウンド側の端子電極
１６，１７ 端子電極
１８，１９ 搭載部品
２０ 導体膜
２１，２１ａ，２１ｂ，２２ 脚部
３１ セラミックグリーンシート
３２，３３ 分割線
３４，３５ 透孔
３６，３７ 端子用ビアホール導体
３８ 集合電子部品
３９，４０ 貫通孔
【発明の属する技術分野】
この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、カバーを備える積層セラミック電子部品における端子電極の形成態様についての改良に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある積層セラミック電子部品およびその製造方法として、たとえば特開平８−３７２５１号公報に記載されたものがある。この公報には、次のような積層セラミック電子部品の製造方法が記載されている。
【０００３】
まず、複数枚のセラミックグリーンシートが用意され、特定のセラミックグリーンシートに透孔が設けられ、透孔内には端子用ビアホール導体が形成される。この端子用ビアホール導体は、透孔に充填された導体によって与えられることも、透孔の内周面上に形成された導体によって与えられることもある。また、特定のセラミックグリーンシートには、たとえば導体膜や上述の端子用ビアホール導体以外のビアホール導体のような配線導体が形成される。
【０００４】
次に、複数枚のセラミックグリーンシートが積層され、プレスされることによって、生の集合電子部品が作製される。この集合電子部品は、所定の分割線に沿って分割することによって、複数個の積層セラミック電子部品のための電子部品本体を取り出せるようにされたものである。
【０００５】
次に、生の集合電子部品の端子用ビアホール導体を分割する位置に、貫通孔が形成され、それによって、端子用ビアホール導体が貫通孔の内面上に露出するようにされる。このとき、１個の端子用ビアホール導体に対して、１個の貫通孔が形成される。
【０００６】
次に、生の集合電子部品が焼成される。焼成後において、貫通孔の内面上に露出した端子用ビアホール導体には、通常、湿式めっきによって、Ｎｉ／ＡｕまたはＮｉ／Ｓｎ等からなるめっき膜が形成される。
【０００７】
次に、個々の電子部品本体の一方主面となるべき集合電子部品の一方主面上に、搭載部品が実装される。
【０００８】
次に、集合電子部品が、前述した貫通孔を通る分割線に沿って分割される。これによって、貫通孔を分割して形成された切欠きの内面に、端子用ビアホール導体を分割して得られた端子電極が形成された、複数個の電子部品本体が取り出される。この分割にあたっては、通常、集合電子部品の両主面上において分割線に沿って形成された切断溝を介してチョコレートブレイク態様で分割することが行なわれる。なお、切断溝は、集合電子部品の焼成前または焼成後のいずれかの段階で形成される。
【０００９】
次に、前述した公報では開示されないが、搭載部品を覆うように、器状のカバーがその開口を電子部品本体側に向けた状態で配置される。この場合、電子部品本体には、前述したように、端子電極がその内面に形成された切欠きが貫通孔の分割により形成されているので、カバーには、いずれかの切欠き内に位置される脚部が設けられていることが好ましい。したがって、カバーは、グラウンド側の端子電極が内面に形成された切欠き内にその脚部を位置させ、脚部をグラウンド側の端子電極に半田付け等により接合することによって、電子部品本体に固定されることができる。
【００１０】
上述のように、電子部品本体に切欠きが設けられ、この切欠き内に端子電極が形成される構成は、カバーを電子部品本体に取り付けることに対して、次のような好都合をもたらす。
【００１１】
すなわち、まず、切欠き内に脚部が位置されるので、電子部品本体に対するカバーの位置決めが容易である。
【００１２】
また、カバーの脚部とグラウンド側の端子電極とは、切欠き内において接合されるので、この接合のための半田等は切欠き内に収まり、たとえば、この半田等が他の端子電極との間で短絡を生じさせるような事態を招くことがほとんどない。
【００１３】
また、完成後の積層セラミック電子部品は、端子電極を介して配線基板上に半田付けされることによって実装されるが、脚部とグラウンド側の端子電極との接合に半田付けが適用される場合には、この配線基板との半田付けにおいて、脚部とグラウンド側の端子電極とを接合している半田が再び溶融することがある。この場合、脚部とグラウンド側の端子電極とを接合している半田が溶融して、他の端子電極等にまで届くように流れ出すこともあり得る。しかしながら、グラウンド側の端子電極が切欠き内に形成されているので、このような半田の流れ出しはほとんど生じないようにすることができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、上述した従来技術には、次のような解決されるべき課題もある。
【００１５】
まず、端子電極の配列ピッチを、たとえば０．６ｍｍ以下というように狭くすることが困難である。
【００１６】
端子電極の配列ピッチを狭くするためには、端子用ビアホール導体を分割するように設けられる貫通孔の径を小さくするとともに、貫通孔の内面上に露出する端子用ビアホール導体の幅を狭くしなければならない。
【００１７】
しかしながら、このように貫通孔を小さくすると、端子用ビアホール導体の露出する部分上にめっきを施す際の湿式めっき液の循環が悪くなり、めっき膜を適正に形成することが困難になる。しかも、端子用ビアホール導体の露出する幅が狭くされるので、適正なめっき膜の形成をより困難にする。
【００１８】
また、端子電極の配列ピッチを狭くするには、貫通孔を設ける間隔も狭くしなければならないが、このように貫通孔を設ける間隔を狭くすると、隣り合う貫通孔の間の部分が、貫通孔を設ける工程や焼成工程において割れやすくなる。
【００１９】
また、貫通孔を設ける間隔を狭くすると、分割後の電子部品本体における隣り合う切欠きの間にのこぎり刃状の突起が形成され、そのため、電子部品本体を取り扱う際、こののこぎり刃状の突起においてチッピングが生じやすくなる。
【００２０】
また、より多数の端子電極を設けようとすると、それに応じて、貫通孔の数が増え、したがって、貫通孔を設けるための工程数が増加する。
【００２１】
そこで、この発明の目的は、上述のような問題を解決し得る、カバーを備える積層セラミック電子部品およびその製造方法を提供しようとすることである。
【００２２】
【課題を解決するための手段】
上述した技術的課題を解決するため、この発明に係る積層セラミック電子部品は、次のような構成を備えることを特徴としている。
【００２３】
この発明に係る積層セラミック電子部品は、複数層のセラミック層を積層した構造を有し、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する第１、第２、第３および第４の側面とを有する、電子部品本体を備えている。ここで、第１および第３の側面が互いに対向し、第２および第４の側面が互いに対向している。
【００２４】
上述した電子部品本体の第１、第２、第３および第４の側面には、それぞれ、第１、第２、第３および第４の切欠きが設けられる。
【００２５】
第１および第３の切欠きの各内面には、それぞれ、端子用ビアホール導体を分割して得られた、複数個のグラウンド側の端子電極が形成され、第２および第４の切欠きの各内面には、それぞれ、複数個の端子電極が並んで形成される。後者の第２および第４の切欠きの各内面に形成される複数個の端子電極は、前者の第１および第３の切欠きの各内面に形成されるグラウンド側の端子電極と電気的に導通したグラウンド側の端子電極をその一部に含んでいてもよい。
【００２６】
電子部品本体の第１の主面上には、搭載部品が実装される。
【００２７】
この搭載部品を覆うように、器状のカバーがその開口を電子部品本体側に向けた状態で配置され、カバーには、第１および第３の切欠き内にそれぞれ位置される脚部が設けられ、カバーは、脚部が複数個のグラウンド側の端子電極に接合されることによって、電子部品本体に固定される。
【００２８】
このような積層セラミック電子部品において、好ましくは、カバーは金属からなり、このカバーの脚部と複数個のグラウンド側の端子電極とは半田または導電性接着剤によって接合される。
【００３０】
また、好ましくは、第１、第２、第３および第４の切欠きは、第１の主面から第２の主面にまで延びるように設けられる。
【００３１】
この発明は、また、上述した積層セラミック電子部品、より特定的には、第１、第２、第３および第４の切欠きが第１の主面から第２の主面にまで延びるように設けられ、かつ、端子用ビアホール導体を分割して得られた端子電極を備える、積層セラミック電子部品の製造方法にも向けられる。
【００３２】
この発明に係る積層セラミック電子部品の製造方法では、複数枚のセラミックグリーンシートを積層した構造を有し、端子電極となる端子用ビアホール導体が設けられた、生の集合電子部品を作製する、集合電子部品作製工程が実施される。
【００３３】
また、生の集合電子部品の端子用ビアホール導体を分割する位置に、生の集合電子部品を貫通する貫通孔を形成することによって、端子用ビアホール導体を貫通孔の内面上に露出させる、貫通孔形成工程が実施される。
【００３４】
また、生の集合電子部品を焼成する、焼成工程が実施される。
【００３５】
また、集合電子部品を、貫通孔を通る分割線に沿って分割し、それによって、貫通孔を分割して形成された切欠きの内面に、端子用ビアホール導体を分割して得られた端子電極が形成された、複数個の電子部品を取り出す、分割工程が実施される。
【００３６】
また、電子部品本体の第１の主面上に、搭載部品を実装する、搭載部品実装工程が実施される。
【００３７】
前述した集合電子部品作製工程では、分割工程によって得られた複数個の電子部品本体の第１および第３の側面上にそれぞれ位置する第１および第３の切欠きの各内面に、それぞれ、複数個のグラウンド側の端子電極が形成され、かつ第２および第４の側面上にそれぞれ位置する第２および第４の切欠きの各内面に、それぞれ、複数個の端子電極が並んで形成されるように、端子用ビアホール導体が生の集合電子部品に設けられる。
【００３８】
さらに、この発明に係る積層セラミック電子部品の製造方法では、搭載部品を覆うように、カバーをその開口が電子部品本体側に向けられた状態で配置し、かつ、脚部を第１および第３の切欠き内に位置させるとともに、脚部を複数個のグラウンド側の端子電極に接合することによって、カバーを電子部品本体に固定する、カバー固定工程が実施される。
【００３９】
好ましくは、生の集合電子部品を作製するにあたって、複数枚のセラミックグリーンシートを用意する工程と、特定のセラミックグリーンシートに端子用ビアホール導体を位置させるための透孔を設ける工程と、透孔内に端子用ビアホール導体を形成する工程と、特定のセラミックグリーンシートに配線導体を形成する工程と、複数枚のセラミックグリーンシートを積層する工程とが実施される。
【００４０】
また、前述した搭載部品実装工程は、集合電子部品の状態にある電子部品本体に対して実施されることが好ましい。
【００４１】
また、カバー固定工程は、分割後の電子部品本体に対して実施されることが好ましい。
【００４２】
【発明の実施の形態】
図１は、この発明の理解に必要な第１の参考例としての積層セラミック電子部品１の外観を示す斜視図である。積層セラミック電子部品１は、電子部品本体２とカバー３とを備えている。図７には、カバー３を除去した状態で電子部品本体２が図示され、図８には、カバー３が単独で図示されている。
【００４３】
電子部品本体２は、後の説明から明らかになるように、複数層のセラミック層を積層した構造を有している。
【００４４】
また、図７によく示されているように、電子部品本体２は、互いに対向する第１および第２の主面４および５とこれら第１および第２の主面４および５間を連結する第１、第２、第３および第４の側面６、７、８および９とを有している。ここで、第１および第３の側面６および８が互いに対向し、第２および第４の側面７および９が互いに対向している。
【００４５】
電子部品本体２の第１、第２、第３および第４の側面６、７、８および９には、それぞれ、第１の主面４から第２の主面５にまで延びる第１、第２、第３および第４の切欠き１０、１１、１２および１３が設けられる。
【００４６】
第１および第３の切欠き１０および１２の各内面には、それぞれ、端子電極１４および１５が形成される。また、第２および第４の切欠き１１および１３の各内面には、それぞれ、複数個の端子電極１６および１７が並んで形成される。
【００４７】
電子部品本体２の第１の主面４上には、いくつかの搭載部品１８および１９が実装されている。これら搭載部品１８および１９を実装するため、電子部品本体２の第１の主面４上には、配線導体としてのいくつかの導体膜２０が適当なパターンをもって形成されている。なお、図７等において、導体膜２０を図示するが、これらの図示は、図面の煩雑化を避けるため、概略的なものとされていることを理解すべきである。
【００４８】
搭載部品１８は、詳細には図示しないが、たとえばＩＣチップのような電子部品であり、その下面に設けられたバンプ電極を介して導体膜２０に電気的に接続されている。また、搭載部品１９は、たとえば積層セラミックコンデンサのような表面実装部品であり、その端部に形成された端子電極を介して導体膜２０に電気的に接続されている。
【００４９】
図８によく示されているように、カバー３は、器状であり、下方に向く開口を有している。カバー３には、前述した第１および第３の切欠き１０および１２内にそれぞれ位置される脚部２１および２２を備えている。
【００５０】
カバー３は、搭載部品１８および１９を覆うように、その開口を電子部品本体２側に向けた状態で配置され、脚部２１および２２が、それぞれ、第１および第３の切欠き１０および１２内に位置され、その状態で、脚部２１および２２が、端子電極１４および１５にそれぞれ接合されることによって、電子部品本体２に固定される。
【００５１】
カバー３の脚部２１および２２に接合される端子電極１４および１５は、電子部品本体２の内部に位置するグラウンド側の導体膜と電気的に接続されており、したがって、グラウンド側の端子電極として機能する。
【００５２】
また、カバー３は、金属から構成されることが好ましく、その場合には、脚部２１および２２とグラウンド側の端子電極１４および１５とは半田または導電性接着剤によって接合されることが好ましい。なお、カバー３は、金属に代えて、たとえば樹脂から構成されてもよい。カバー３が樹脂から構成される場合であって、カバー３をグラウンド電位に保ちたい場合には、樹脂の表面に導電性のめっき膜等を形成すればよい。
【００５３】
このような積層セラミック電子部品１は、以下に説明するような方法によって製造されることができる。
【００５４】
まず、図２に示すように、セラミックグリーンシート３１が用意される。セラミックグリーンシート３１は、分割することによって、得ようとする積層セラミック電子部品１に備える電子部品本体２を複数個取り出せるようにされた集合電子部品のためのものであり、このような分割のための分割線３２および３３が図２等において１点鎖線で示されている。分割線３２および３３は、互いに直交する方向に延びていて、分割線３２および３３によって区画された各領域が、１個の電子部品本体２を与える領域となる。
【００５５】
セラミックグリーンシート３１の分割線３２が通る位置には、透孔３４が設けられ、分割線３３が通る位置には、透孔３５が設けられる。この参考例では、透孔３５は、３個ずつ並んで配列されている。図示した透孔３４および３５は、矩形の平面形状を有しているが、他の平面形状に変更されてもよい。
【００５６】
次に、図３に示すように、透孔３４および３５の各々に導電性ペーストが充填され、それによって、端子用ビアホール導体３６および３７がセラミックグリーンシート３１の厚み方向に貫通するように設けられる。図示した端子用ビアホール導体３６および３７は、透孔３４および３５に充填された導体によって形成されたが、透孔３４および３５の内周面上に形成された導体によって与えられてもよい。
【００５７】
次に、図３では図示しないが、セラミックグリーンシート３１には、端子用ビアホール導体３６および３７以外の必要な配線導体が形成される。配線導体としては、たとえば導体膜や端子用ビアホール導体３６および３７以外のビアホール導体等がある。
【００５８】
上述した配線導体としての導体膜は、セラミックグリーンシート３１上に導電性ペーストをたとえばスクリーン印刷することによって形成される。この導体膜は、セラミックグリーンシート３１の積層されたときの位置によって、内部導体膜となることも、外部導体膜となることもある。前述した図７に示した導体膜２０は、この工程において形成された導体膜の１つである。なお、導体膜の形成は、端子用ビアホール導体３６および３７を形成するための透孔３４および３５への導電性ペーストの充填工程と同時に実施されてもよい。
【００５９】
また、配線導体としてのビアホール導体は、端子用ビアホール導体３６および３７を形成するのと実質的に同様の工程を適用して形成される。この配線導体としてのビアホール導体を形成するための透孔の形成は、図２に示した透孔３４および３５を形成する工程と同時に実施され、この透孔への導電性ペーストの充填は、図３に示した透孔３４および３５への導電性ペーストの充填と同時に実施されてもよい。
【００６０】
次に、図３に示したセラミックグリーンシート３１を含む複数枚のセラミックグリーンシートが積層され、次いで積層方向にプレスされる。これによって、図４に示すような生の集合電子部品３８が得られる。
【００６１】
この生の集合電子部品３８において、前述した端子用ビアホール導体３６および３７の各々は、その複数個のものが連なって、生の集合電子部品３８の厚み方向を貫通する状態となっている。なお、端子用ビアホール導体３６および３７の各々は、必ずしも生の集合電子部品３８の厚み方向を貫通するように設けられている必要はなく、生の集合電子部品３８の厚み方向の少なくとも一部において延びるように設けられていれば十分である。
【００６２】
また、分割線３２上に位置する端子用ビアホール導体３６は、生の集合電子部品３８の内部に形成されたグラウンド側の導体膜と電気的に接続されている。
【００６３】
次に、図５に示すように、生の集合電子部品３８における端子用ビアホール導体３６および３７の各々を分割する位置に、貫通孔３９および４０がそれぞれ形成される。これら貫通孔３９および４０は、生の集合電子部品３８を貫通するように設けられる。
【００６４】
貫通孔３９の形成によって、端子用ビアホール導体３６は分割されるとともに、分割された端子用ビアホール導体３６の各一部は、貫通孔３９の内面上に露出した状態となる。これら端子用ビアホール導体３６の分割されたそれぞれの部分が、前述したグラウンド側の端子電極１４および１５を与えるものである。
【００６５】
他方、貫通孔４０は、比較的長手の平面形状を有している。このような貫通孔４０の形成によって、複数個、図示の参考例では、３個の端子用ビアホール導体３７の各々が分割されるとともに、分割された３個の端子用ビアホール導体３７の各一部は、１個の貫通孔４０の内面上に露出した状態となっている。これら端子用ビアホール導体３７の分割されたそれぞれの部分は、前述した端子電極１６および１７を与えるものである。
【００６６】
同じく図５に示すように、生の集合電子部品３８の一方の主面または両主面上に、たとえば断面Ｖ字状の切断溝４１および４２が形成される。これら切断溝４１および４２は、分割線３２および３３に沿って形成されるもので、貫通孔３９および４０を通る位置にそれぞれ延びている。切断溝４１および４２は、たとえば、生の集合電子部品３８の厚みの約１／３〜１／６程度の深さをもって形成される。
【００６７】
次に、生の集合電子部品３８は焼成される。
【００６８】
次に、めっき処理が施される。より具体的には、端子用ビアホール導体３６および３７の分割によって与えられた端子電極１４〜１７の表面に、湿式めっきにより、たとえば、Ｎｉ／Ａｕ、Ｎｉ／Ｓｎ等からなるめっき膜が形成される。このめっき工程において、生の集合電子部品３８の外表面上に形成された導体膜２０の表面にもめっき処理が施されてもよい。
【００６９】
以上の工程を終えたとき、焼結後の集合電子部品３８における切断溝４０および４２（分割線３２および３３）によって区画された各領域には、得ようとする積層セラミック電子部品１に備える電子部品本体２が構成されている。
【００７０】
次に、図６に示すように、焼結後の集合電子部品３８の状態にある各電子部品本体２の第１の主面４上に、図７を参照して説明したような搭載部品１８および１９が実装される。
【００７１】
次に、集合電子部品３８は、切断溝４１および４２を介してチョコレートブレイク態様で分割され、それによって、図７に示すような状態にある複数個の電子部品本体２が取り出される。なお、集合電子部品３８の分割にあたって、上述のようなチョコレートブレイク態様の分割を適用することなく、たとえば、レーザまたはダイサー等を適用して集合電子部品３８を切断するようにしてもよい。後者の場合には、集合電子部品３８に予め切断溝４１および４２を設ける必要はない。
【００７２】
次に、図８に示すようなカバー３が用意される。そして、搭載部品１８および１９を覆うように、カバー３が、その開口を電子部品本体２側に向けた状態で配置される。この状態で、図１に示すように、カバー３の脚部２１および２２が、それぞれ、電子部品本体２の第１および第３の切欠き１０および１２内に位置され、脚部２１および２２が、それぞれ、グラウンド側の端子電極１４および１５に半田または導電性接着剤によって接合される。
【００７３】
このようにして、カバー３が電子部品本体２に固定され、図１に示すような積層セラミック電子部品１が完成される。
【００７４】
以下、この発明の実施形態について説明する。この実施形態の説明において、上述した参考例の説明において用いた参照符号を対応の要素において用い、重複する説明は省略する。
【００７５】
図９は、この発明の一実施形態を説明するためのもので、電子部品本体２の第１の側面６を示す図である。
【００７６】
第１の側面６に設けられた第１の切欠き１０には、複数個の、たとえば２個の端子電極１４ａおよび１４ｂが並んで形成されている。これは、グラウンドを強化するために採られた対策である。なお、図示しないが、電子部品本体２の第３の側面８に設けられた第３の切欠き１２に形成された端子電極１５についても、同様に複数個設けられる。
【００７７】
図１０および図１１は、図９に示した実施形態において採用されるカバー３の電子部品本体２への取付け態様の２つの例を示している。
【００７８】
図１０では、カバー３に設けられた１個の脚部２１が２個の端子電極１４ａおよび１４ｂの双方に共通に接合される。
【００７９】
図１１では、カバー３には、脚部２１に対応する２個の脚部２１ａおよび２１ｂが設けられ、これら脚部２１ａおよび２１ｂが、それぞれ、端子電極１４ａおよび１４ｂに接合される。
【００８０】
図１２は、この発明の第２の参考例を説明するためのものである。図１２は、前述の図１に対応する図である。図１２において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８１】
図１２に示した積層セラミック電子部品１ａは、電子部品本体２の第２および第４の側面７および９に設けられた第２および第４の切欠き１１および１３の各内面に形成される端子電極１６および１７の機能に特徴がある。なお、図１２では、第４の側面９、第４の切欠き１３および端子電極１７については図示されないが、各々、図示された第２の側面７、第２の切欠き１１および端子電極１６と実質的に同様である。したがって、以下には、電子部品本体２の第２の側面７、第２の切欠き１１および端子電極１６について説明する。
【００８２】
図１２に示した積層セラミック電子部品１ａにおいて、電子部品本体２の第２の切欠き１１内に形成された複数個の端子電極１６のうち、たとえば、端子電極１６（Ａ）および１６（Ｂ）は、グラウンド側の端子電極とされる。他の端子電極１６は、入出力端子として機能するものである。
【００８３】
この参考例は、回路的に電子部品本体２の内部でグラウンド側端子電極１４および１５と接続されていても、カバー３には接合されない、グラウンド側の端子電極１６（Ａ）および１６（Ｂ）が存在する場合もあり得ることを示すためのものである。
【００８４】
また、図示した各参考例および実施形態では、電子部品本体２の短辺側の側面６および８にグラウンド側の端子電極１４および１５が形成され、長辺側の側面７および９に複数個の端子電極１６および１７が並んで形成されたが、これに限定されるものではなく、たとえば、電子部品本体２の長辺側の側面７および９にグラウンド側の端子電極が形成され、短辺側の側面６および８に複数個の端子電極が並んで形成されてもよい。すなわち、第１および第３の側面６および８の各幅と第２および第４の側面７および９の各幅は、どちらが長くてもよく、また、互いに同じであってもよい。
【００８５】
また、図示した各参考例および実施形態では、切欠き１０〜１３は、電子部品本体２の第１の主面４から第２の主面５にまで延びるように設けられたが、第１および第２の主面４および５のいずれか一方からいずれか他方の途中までしか延びないように設けられてもよい。たとえば、カバー３の脚部２１および２２が位置される切欠き１０および１２については、第１の主面４から第２の主面５の途中までしか延びないように設けられてもよく、他方、複数個の端子電極１６および１７が並んで形成される切欠き１１および１３については、第２の主面５から第１の主面４の途中までしか延びないように設けられてもよい。
【００８６】
【発明の効果】
以上のように、この発明に係る積層セラミック電子部品によれば、カバーの脚部が接合されるグラウンド側の端子電極が、電子部品本体に設けられた切欠き内に位置されるので、電子部品本体に対するカバーの位置決めが容易であるとともに、この接合のための半田等は切欠き内に収まり、半田等の塗布において、あるいは半田の再溶融によって、半田等が不所望な箇所に付与されることを防止でき、たとえば、他の端子電極との間で短絡を生じさせるような事態を招くことを有利に防止することができる。
【００８７】
また、グラウンド側の端子電極以外の端子電極にあっては、その複数個のものが並んで１個の切欠き内に形成されるので、これら端子電極の配列ピッチを問題なく狭くすることができる。
【００８８】
特に、電子部品本体の側面に設けられる切欠きが第１の主面から第２の主面にまで延びるように設けられ、かつ端子電極がビアホール導体を分割して得られるものである場合には、この発明に係る製造方法を有利に適用して、積層セラミック電子部品を製造することができる。
【００８９】
また、上述のように、この発明に係る積層セラミック電子部品の製造方法が適用される場合には、複数個の端子電極を並んで形成する切欠きとなる貫通孔の径を小さくする必要がなく、端子電極にめっきを施す際の湿式めっき液の循環が悪くなることはなく、めっき膜を適正に形成することが容易になる。
【００９０】
また、上述のような貫通孔を設ける間隔を狭くする必要がないので、貫通孔を設ける工程や焼成工程において、隣り合う貫通孔の間の部分が割れやすいという問題を回避することができる。
【００９１】
また、並んだ複数個の端子電極の各々ごとに貫通孔を設ける場合とは異なり、端子電極の配列ピッチを狭くしても、貫通孔を分割して得られた切欠きの間にのこぎり刃状の突起が形成されることがないので、電子部品本体を取り扱う際にチッピングが生じやすいという問題も回避することができる。
【００９２】
また、端子電極の数に応じて貫通孔の数が増えることがなく、貫通孔を設けるための工程数を削減することができる。
【図面の簡単な説明】
【図１】 この発明の第１の参考例を説明するためのもので、積層セラミック電子部品１の外観を示す斜視図である。
【図２】図１に示した積層セラミック電子部品１の製造のために用意されるセラミックグリーンシート３１を示す斜視図であり、透孔３４および３５が設けられた状態を示す。
【図３】図２に示したセラミックグリーンシート３１に端子用ビアホール導体３６および３７が形成された状態を示す斜視図である。
【図４】図３に示したセラミックグリーンシート３１を含む複数枚のセラミックグリーンシートを積層して得られた生の集合電子部品３８を示す斜視図である。
【図５】図４に示した集合電子部品３８を示す斜視図であり、貫通孔３９および４０が設けられた状態を示す。
【図６】図５に示した集合電子部品３８の一方主面上に搭載部品１８および１９が実装された状態を示す斜視図である。
【図７】図６に示した集合電子部品３８を分割して得られた電子部品本体２を示す斜視図である。
【図８】図１に示したカバー３を単独で示す斜視図である。
【図９】 この発明の一実施形態を説明するためのもので、電子部品本体２の第１の側面６を示す図である。
【図１０】図９に示した電子部品本体２にカバー３を取り付けた状態を示す側面図である。
【図１１】図９に示した電子部品本体２にカバー３を取り付けた状態の変形例を示す側面図である。
【図１２】 この発明の第２の参考例を説明するためのもので、積層セラミック電子部品１ａの外観を示す斜視図である。
【符号の説明】
１，１ａ 積層セラミック電子部品
２ 電子部品本体
３ カバー
４ 第１の主面
５ 第２の主面
６ 第１の側面
７ 第２の側面
８ 第３の側面
９ 第４の側面
１０ 第１の切欠き
１１ 第２の切欠き
１２ 第３の切欠き
１３ 第４の切欠き
１４，１４ａ，１４ｂ，１５ グラウンド側の端子電極
１６，１７ 端子電極
１８，１９ 搭載部品
２０ 導体膜
２１，２１ａ，２１ｂ，２２ 脚部
３１ セラミックグリーンシート
３２，３３ 分割線
３４，３５ 透孔
３６，３７ 端子用ビアホール導体
３８ 集合電子部品
３９，４０ 貫通孔
Claims (7)
- 複数層のセラミック層を積層した構造を有し、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する第１、第２、第３および第４の側面とを有し、前記第１および第３の側面が互いに対向し、前記第２および第４の側面が互いに対向している、電子部品本体を備え、
前記第１、第２、第３および第４の側面には、それぞれ、第１、第２、第３および第４の切欠きが設けられ、
前記第１および第３の切欠きの各内面には、それぞれ、端子用ビアホール導体を分割して得られた、複数個のグラウンド側の端子電極が形成され、
前記第２および第４の切欠きの各内面には、それぞれ、複数個の端子電極が並んで形成され、
前記第１の主面上には、搭載部品が実装され、
前記搭載部品を覆うように、器状のカバーがその開口を前記電子部品本体側に向けた状態で配置され、前記カバーには、前記第１および第３の切欠き内にそれぞれ位置される脚部が設けられ、前記カバーは、前記脚部が前記複数個のグラウンド側の端子電極に接合されることによって、前記電子部品本体に固定されている、
積層セラミック電子部品。 - 前記カバーは金属からなり、前記脚部と前記複数個のグラウンド側の端子電極とは半田または導電性接着剤によって接合されている、請求項１に記載の積層セラミック電子部品。
- 前記第１、第２、第３および第４の切欠きは、前記第１の主面から前記第２の主面にまで延びるように設けられている、請求項１または２に記載の積層セラミック電子部品。
- 請求項３に記載の積層セラミック電子部品の製造方法であって、
複数枚のセラミックグリーンシートを積層した構造を有し、前記端子電極となる前記端子用ビアホール導体が設けられた、生の集合電子部品を作製する、集合電子部品作製工程と、
生の前記集合電子部品の前記端子用ビアホール導体を分割する位置に、生の前記集合電子部品を貫通する貫通孔を形成することによって、前記端子用ビアホール導体を前記貫通孔の内面上に露出させる、貫通孔形成工程と、
生の前記集合電子部品を焼成する、焼成工程と、
前記集合電子部品を、前記貫通孔を通る分割線に沿って分割し、それによって、前記貫通孔を分割して形成された切欠きの内面に、前記端子用ビアホール導体を分割して得られた前記端子電極が形成された、複数個の前記電子部品本体を取り出す、分割工程と、
前記電子部品本体の前記第１の主面上に、搭載部品を実装する、搭載部品実装工程と
を備え、
前記集合電子部品作製工程では、前記分割工程によって得られた複数個の前記電子部品本体の前記第１および第３の側面上にそれぞれ位置する前記第１および第３の切欠きの各内面に、それぞれ、前記複数個のグラウンド側の端子電極が形成され、かつ前記第２および第４の側面上にそれぞれ位置する前記第２および第４の切欠きの各内面に、それぞれ、前記複数個の端子電極が並んで形成されるように、生の前記集合電子部品に前記端子用ビアホール導体が設けられ、
さらに、前記搭載部品を覆うように、前記カバーをその開口が前記電子部品本体側に向けられた状態で配置し、かつ、前記脚部を前記第１および第３の切欠き内に位置させるとともに、前記脚部を前記複数個のグラウンド側の端子電極に接合することによって、前記カバーを前記電子部品本体に固定する、カバー固定工程を備える、
積層セラミック電子部品の製造方法。 - 前記生の集合電子部品を作製する工程は、複数枚の前記セラミックグリーンシートを用意する工程と、特定の前記セラミックグリーンシートに前記端子用ビアホール導体を位置させるための透孔を設ける工程と、前記透孔内に前記端子用ビアホール導体を形成する工程と、特定の前記セラミックグリーンシートに配線導体を形成する工程と、複数枚の前記セラミックグリーンシートを積層する工程とを備える、請求項４に記載の積層セラミック電子部品の製造方法。
- 前記搭載部品実装工程は、前記集合電子部品の状態にある前記電子部品本体に対して実施される、請求項４または５に記載の積層セラミック電子部品の製造方法。
- 前記カバー固定工程は、分割後の前記電子部品本体に対して実施される、請求項４ないし６のいずれかに記載の積層セラミック電子部品の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051073A JP3855798B2 (ja) | 2002-02-27 | 2002-02-27 | 積層セラミック電子部品およびその製造方法 |
| US10/372,616 US6760227B2 (en) | 2000-11-02 | 2003-02-24 | Multilayer ceramic electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051073A JP3855798B2 (ja) | 2002-02-27 | 2002-02-27 | 積層セラミック電子部品およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006200217A Division JP2006287262A (ja) | 2006-07-24 | 2006-07-24 | 積層セラミック電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258398A JP2003258398A (ja) | 2003-09-12 |
| JP3855798B2 true JP3855798B2 (ja) | 2006-12-13 |
Family
ID=28663140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002051073A Expired - Lifetime JP3855798B2 (ja) | 2000-11-02 | 2002-02-27 | 積層セラミック電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3855798B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4696443B2 (ja) * | 2003-09-19 | 2011-06-08 | 株式会社村田製作所 | 多層セラミック基板の製造方法 |
| JP4131694B2 (ja) | 2003-10-06 | 2008-08-13 | 三洋電機株式会社 | 積層セラミックス基板及びその製造方法 |
| TWI270332B (en) | 2004-04-20 | 2007-01-01 | Murata Manufacturing Co | Multilayer ceramic board, manufacturing method thereof and piezoelectric resonant component |
| KR20060003491A (ko) * | 2004-07-06 | 2006-01-11 | 엘지이노텍 주식회사 | 저온 동시소성 세라믹 다층 기판 모듈 제조방법 및 저온동시소성 세라믹 다층 기판 모듈 |
| JP2011138802A (ja) * | 2009-12-25 | 2011-07-14 | Yutaka Denki Seisakusho:Kk | カバーの取り付け構造を利用してプリント基板の沿面距離を大きくしたカバー付き表面実装用電子部品 |
| JP5869246B2 (ja) * | 2011-07-15 | 2016-02-24 | 京セラ株式会社 | コイル内蔵基板および電子モジュール |
| JP6241329B2 (ja) * | 2014-03-10 | 2017-12-06 | セイコーエプソン株式会社 | 電子デバイス、電子機器および移動体 |
-
2002
- 2002-02-27 JP JP2002051073A patent/JP3855798B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003258398A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| US5635670A (en) | Multilayer electronic component | |
| JP2976049B2 (ja) | 積層電子部品 | |
| JP3888263B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2002141248A (ja) | セラミック電子部品およびその製造方法 | |
| JP3991658B2 (ja) | 電子部品および集合電子部品ならびに電子部品の製造方法 | |
| US6788545B2 (en) | Composite electronic component and method of producing same | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3257532B2 (ja) | 積層電子部品の製造方法およびその特性測定方法 | |
| JPH03181191A (ja) | 配線基板 | |
| JP3227648B2 (ja) | 多層回路基板及びその製造方法 | |
| JPH10294565A (ja) | 多層回路基板 | |
| JPH113836A (ja) | 積層電子部品 | |
| US7218002B2 (en) | Electronic device and intermediate product of electronic device | |
| JP3257531B2 (ja) | 積層電子部品 | |
| JPH118157A (ja) | 積層電子部品の製造方法 | |
| JP2002246752A (ja) | セラミック多層基板のビアホール構造 | |
| JP2006287262A (ja) | 積層セラミック電子部品 | |
| JP4341576B2 (ja) | セラミック電子部品およびその製造方法 | |
| JP2006253716A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3493291B2 (ja) | 多層回路基板 | |
| JPH10200257A (ja) | 多層回路基板及びその製造方法 | |
| JP7122939B2 (ja) | 配線基板およびその製造方法 | |
| JPH08298362A (ja) | 表面実装用回路基板 | |
| JP2002076629A (ja) | 複合多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |