JP3493291B2 - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JP3493291B2
JP3493291B2 JP29919497A JP29919497A JP3493291B2 JP 3493291 B2 JP3493291 B2 JP 3493291B2 JP 29919497 A JP29919497 A JP 29919497A JP 29919497 A JP29919497 A JP 29919497A JP 3493291 B2 JP3493291 B2 JP 3493291B2
Authority
JP
Japan
Prior art keywords
terminal electrode
laminated body
hole
circuit board
unevenness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29919497A
Other languages
English (en)
Other versions
JPH11135948A (ja
Inventor
憲一郎 森茂
聡浩 坂ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP29919497A priority Critical patent/JP3493291B2/ja
Publication of JPH11135948A publication Critical patent/JPH11135948A/ja
Application granted granted Critical
Publication of JP3493291B2 publication Critical patent/JP3493291B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の絶縁層を積層し
て成る積層体を有する多層回路基板の端子電極の構造に
関するものである。
【0002】
【従来の技術】多層回路基板は、その内部及び表層の各
配線、積層体の表面に実装された電子部品によって、特
性の動作をおこなう所定回路が構成される。しかし、実
際には、多層回路基板は、マザーボード配線板なの所定
配線パターンに半田を介して接合されて用いられる。即
ち、多層回路基板においては、その積層体にマザーボー
ド配線板との接続を行う端子電極が必要となる。端子電
極は、多層回路基板の外周面に形成されるが、多くは、
積層体の端面に、積層体の厚み方向に延びる凹部を形成
し、この凹部の内壁面に端子電極が形成される。これ
は、端子電極とマザーボード配線基板の所定配線パター
ンとの半田接合状態が目視確認できること、マザーボー
ド配線基板の所定配線パターン上の半田が積層体の端面
にまではいあがり(半田メニスカス)、強固な接合が達
成されることからである。
【0003】一般に、多層回路基板は、内部配線となる
導体膜が形成された大型のグリーンシートを積層一体化
して、積層した大型グリーンシートを一括的に焼成処理
した後、所定形状の多層回路基板に分割していた。
【0004】具体的には、まず、積層体を構成する各絶
縁層となるグリーンシートを用意する。このグリーンシ
ートは生産性を考慮して、複数の多層回路基板が得られ
るよう、複数の素子領域に区画されている。そして、複
数の素子領域に対して、同時に以下の処理が施される。
【0005】各グリーンシートに2種類の貫通孔を穿孔
する。第1の貫通孔は、その孔内に導電性材料が充填さ
れて内部配線間どうし、または内部配線と表層配線とを
接続するビアホール導体が形成される貫通孔である。第
2の貫通孔は、各素子領域の境界部分に跨がって形成さ
れるものであり、その内壁面に端子電極が形成される貫
通孔である。
【0006】次に、各グリーンシートの第1の貫通孔に
導電性ペーストの充填によりビアホール導体となる導体
を形成する。また、最上面となるグリーンシート上に表
層配線となる導体膜を、それ以外のグリーンシート上に
内部配線となる導体膜を導電性ペーストの印刷・乾燥に
より形成する。
【0007】次に、各グリーンシートを熱圧着により一
体的に積層する。
【0008】次に、積層体の両主面に表層配線となる導
体膜及び各グリーンシートの積層によって一体化して端
子用貫通孔の内壁面に端子電極となる導体膜を、導電性
ペーストの印刷により印刷する。その後、このグリーン
シート積層体の両主面に、端子用貫通穴の中央を分断す
るように分割溝を形成する。
【0009】次に、積層体及び表層配線となる導体膜、
端子電極となる導体膜を一体的に焼結する。
【0010】その後、各基板領域の表面に、所定電子部
品を半田などによって実装する。
【0011】上述の例では、積層体と表面及び内部配線
を一体的に焼結する構造であり、例えば絶縁層にガラス
−セラミック材料を、内部配線、表層配線及び端子電極
の材料に、Ag系又はCu系材料を用い、各々の焼結挙
動を合わせることにより用いることができる。尚、焼成
温度は、例えば、800℃〜1000℃である。また、
上述の製造工程は一例であり、積層体を焼成した後に、
表層配線及び端子電極を焼き付け処理しても構わない。
【0012】この端子電極は、製造工程の量産性を考慮
した場合、多層回路基板の端面の端子電極となる部位に
設けた第2の貫通孔の重ならせ、この貫通孔の内壁面に
端子電極となる導体膜を焼き付け形成した後、分割溝で
円形状の貫通孔を2分することによって形成されるもの
である。
【0013】
【発明が解決しようとする課題】上述の多層回路基板の
端面に安定した端子電極を形成するには、大型積層体の
貫通孔の内壁面に安定的に導体膜を形成することが重要
であり、特に、積層体の表面及び裏面側から貫通孔の上
部を導電性ペーストによって印刷した時に、導電性ペー
ストが貫通孔の内壁面に付着・塗布されることが重要で
ある。このため、一般的には、導電性ペーストの自重を
利用したり、貫通孔の上部を印刷する際、その反対面か
ら減圧して、導電性ペーストを強制的に引き込む方法な
どが採用されていた。
【0014】しかし、上述の貫通孔は、各グリーンシー
トに形成された貫通孔の重なりによって形成されるもの
であり、例えば、グリーンシートの積層ずれによって、
この貫通孔の内壁面に、積層ずれによるグリーンシート
の凹凸が形成されてしまう。
【0015】例えば、には、4層の絶縁層を積層した多
層回路基板の端子電極が形成された貫通孔の断面部分で
ある。例えば、上部から第2層及び第4層目のグリーン
シートに積層ずれが発生した結果、貫通孔(実際には分
割されて凹部となっている)の内壁面に凹凸が発生して
いる。即ち、端子電極3が形成される凹部30の内壁面
で第1層目の絶縁層1a部分及び第3層の絶縁層1c部
分が突出している(凸部32a、32c)。
【0016】このような状態で、例えば、導電性ペース
トの自重の利用や強制的な吸引印刷を施して端子電極3
となる導体膜を塗布しても、少なくとも凸部32a、3
2cの下部となる部位はこの凸部32a、32cの影と
なり、例えば、凸部32a、32cに挟まれたか凹み部
分には、極端に導電性ペーストの周り込みが減少してし
まう。その結果、凹部30の内壁面に塗布される端子電
極3となる導体膜が安定して塗布付着されず、端子電極
3と凹部30の内壁面の一部に空気の層aが発生した
り、途中で切れしまったりしてしまう。仮に、空気の層
aが形成されると、焼き付けした端子電極3を分割する
際に剥離してしまったり、この端子電極3の表面にメッ
キ被覆した場合、メッキ液が浸入、半田接合時小爆発を
起こしたり、また、途中で切れてしまうと端子電極とし
ても動作が実質的に達成できないという問題があった。
【0017】尚、端子電極が形成される貫通孔を、グリ
ーンシートの積層後に、穿孔することも考えられるが、
穿孔によって、積層体の表面状態が荒れてしまったり、
また、積層体の表面に穿孔屑が付着してしまったり、表
層配線を破損させてしまったりしてしまうので好ましく
ない。
【0018】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的には、グリーンシートの積層ず
れによって発生する端子電極を形成する貫通孔の内壁面
に凹凸が発生しても、安定して端子電極を形成できるも
のであり、これによって、マザーボード基板と安定した
接合が達成できる多層回路基板を提供するものである。
【0019】
【課題を解決するための手段】本発明の多層回路基板
は、複数の絶縁層を積層した積層体と、該積層体の絶縁
層間に形成された内部配線と、該積層体の主面に形成さ
れた表層配線と、前記積層体の端面で積層体の厚み方向
に延びる凹部内に形成された端子電極とから成る多層回
路基板において、前記積層体の凹部内壁面には凹凸が形
成されるとともに、前記凹部内壁面と前記積層体主面の
凹部周囲に前記凹凸を被覆するようにして凹凸緩和被膜
が形成されており、この凹凸緩和被膜上に、前記端子電
極をその一部が前記積層体の表層配線と接触するように
して配置したことを特徴とするものである。また本発明
の多層回路基板は、前記凹凸緩和被膜が、前記積層体の
絶縁層と同一の材料からなることを特徴とするものであ
る。
【0020】
【作用】本発明によれは、グリーンシートの積層によっ
て形成される端子電極が形成される貫通孔の内壁面に、
グリーンシートの積層ずれによる凹凸部が発生しても、
端子電極となる導体膜の形成に先立って、凹凸緩和被膜
が形成される。従って、貫通孔の内壁面の凹凸部をこの
凹凸緩和被膜が凹凸を緩和することになり、端子電極と
なる導体膜を安定して貫通孔の内壁面に付着・塗布する
ことが可能となる。これより、端子電極の切断や、分割
時の剥離などが防止でき、安定したマザーボード配線基
板との電気的な接続及び機械的な接合が達成できる。
【0021】しかも、積層体の表面における端子電極の
一部が、凹凸緩和被膜の一端部を越えて表層配線と重畳
することになるため、端子電極と所定回路との電気的な
接続は全く支障なく達成できる。
【0022】また、端子電極となる導体膜を形成するに
あたり、凹凸緩和被膜が塗布されているため、積層体と
貫通孔の周囲の稜線部分が丸みを帯びるため、この稜線
部分における端子電極の段切れも軽減される。この稜線
部分は、端子電極とマザーボード配線基板の所定配線パ
ターンとの半田接合時に、熱が集中しやすく、段切れが
発生しやすい箇所であるが、上述の構造により、端子電
極自身の半田接合信頼性が一層向上することになる。
【0023】
【発明の実施の形態】以下、本発明の多層回路基板を図
面に基づいて詳説する。
【0024】は本発明の多層回路基板の断面図であり、
は端子電極部分の断面図である。
【0025】において多層回路基板10は、積層体1
と、該積層体1の両主面に形成された表層配線2、2
と、該積層体1の端面に形成された端子電極3と、前記
表層配線2上に搭載された電子部品素子4とから構成さ
れている。
【0026】積層体1は、複数の絶縁層1a〜1d、該
絶縁層1a〜1d間に形成された内部電極層11及び該
絶縁層1a〜1dの厚みを貫くように形成されたビアホ
ール導体12を有している。
【0027】絶縁層1a〜1dは、例えば、ガラス−セ
ラミック材料からなっている。ガラス−セラミック材料
とは、例えば、コージェライト、ムライト、アノーサイ
ト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライト、オオスミライト、及びそ
の置換誘導体などの結晶相のうち少なくとも1種類を析
出しえる低融点ガラス成分と、クリストバライト、石
英、コランダム(αアルミナ)のうち少なくとも1種類
のセラミック材料(無機物フィラー)とからなってい
る。そして、これらの混合比率がセラミック材料を10
〜60wt%、低融点ガラス成分を90〜40wt%に
設定されている。この低融点ガラス成分は約800℃〜
1000℃の焼成処理によって析出されるものであり、
この結晶化ガラス成分が無機物フィラーの周囲に存在
し、800℃〜1000℃という比較的低温で焼成処理
しても、充分に機械的な強度が得られる材料である。こ
の積層体1は、所定貫通孔や導体膜が形成された複数の
ガラス−セラミックからなるグリーンシートを積層し
て、一体的に焼成されて形成されることになる。
【0028】このように800℃〜1000℃という低
温で焼成されるため、内部電極層11、ビアホール導体
12、表層配線2、端子電極3として、Ag系材料、C
u系材料を用いて、積層体1と一体的に焼成処理するこ
とができる。
【0029】本発明の多層回路基板10の特徴的な構造
は端子電極3部分にある。端子電極3は、多層回路基板
10の端面部分の積層体1の厚み方向に延びる平面形状
が概略半円形状の凹部30の内壁面に形成されることに
なるが、この凹部30の構造は、凹部30の内壁面に被
着された凹凸緩和被膜5が形成され、この凹凸緩和被膜
5上に端子電極3が形成されている。
【0030】凹凸緩和被膜5は、例えば、積層体1の絶
縁層と同一材料のガラス−セラミックからなる絶縁ペー
ストを付着・塗布して形成される。その厚みは、例えば
40μmである。この凹凸緩和被膜5は、凹部30の内
壁面及び積層体1両主面の凹部30の開口周囲に形成さ
れている。
【0031】また、端子電極3は、Ag系導体材料また
はCu系導体材料から成り、厚みが例えば30μmとな
っている。そして、端子電極3は上述の凹部30の内壁
面に及び開口周囲に形成された凹凸緩和被膜5上に被着
形成されており、さらに端子電極3の一部が積層体1の
主面に形成した表層配線2の一部に重畳して電気的に接
続されるように延びて形成されている。
【0032】この凹凸緩和被膜5は、以下の2つの作用
を行う。
【0033】1つは、積層体1の端面に形成された凹部
30の内壁面の凹凸を緩和する。もう1つは、積層体1
と凹部30の開口周囲の稜線部分に丸みが帯びさせるこ
とである。尚、上述のように端子電極3は、積層体1の
主面において凹凸緩和被膜5の端部を越えて、表層配線
2に接続されるため、凹凸緩和被膜5を形成したからと
いって何ら接続性が不可能になることは一切ない。
【0034】このように、凹凸緩和被膜5を被着するこ
とによって、凹部30内の凹凸が緩和され、端子電極3
となる導体を、凹部30内に安定して塗布することがで
きるため、端子電極3の途中で切れたり、端子電極3が
剥離したりすることが一切ない。
【0035】また、プリント配線基板上に例えば半田接
合する場合に最も熱的な衝撃がかかる積層体1の凹部3
0の稜線部分には、凹凸緩和被膜5が被着されて丸みが
帯びているため、端子電極3がこの稜線部分で切断(段
切れ)が発生することが一切なくなる。
【0036】上述の上述の多層回路基板10のの製造方
法を簡単に説明する。
【0037】まず、各絶縁層1a〜1dとなるグリーン
シートを作成する。グリーンシーは生産性を考慮して、
例えば複数の多層回路基板10が抽出できるように、複
数の領域から構成されている。また、グリーンシート
は、アルミナ粉末50%、上述の所定結晶相を析出する
ガラス粉末50%との混合粉末と、例えばアルキルメタ
クリレート等の有機バインダーと、例えばDBP等の可
塑剤と、例えばトルエン等の有機溶剤とを混合し、ボー
ルミルで48時間混線してスラリーを作成する。
【0038】このアルミナ粉末とガラス粉末は、共に、
平均粒径を1μm〜5μm、好ましくは、1.5μm〜
3μmで作成し、混合する。
【0039】このスラリーをドクターブレード法などに
よりテープ成形を行い、所定寸法に切断してグリーンシ
ートを作成する。尚、このスラリーは、上述の凹凸緩和
被膜5を形成する際の絶縁ペーストとして使用すること
もできる。
【0040】次に、このグリーンシートに、内部配線1
1間を接続したり、内部配線11と表層配線2とを接続
するビアホール導体12が形成される貫通孔と、端面電
極3が形成される貫通孔を、パンチング等により穿設す
る。尚、端子電極3が形成される貫通孔は、グリーンシ
ートの各素子領域に跨がるようにして穿設される。
【0041】次に、各絶縁層1a〜1dとなるグリーン
シートのビアホール導体12が形成される貫通孔に、ビ
アホール導体12となる導体を、例えばAg系導電性ペ
ーストの印刷充填により形成し、同時に、絶縁層1b〜
1dとなるグリーンシート上に内部配線11となる導体
膜を例えばAg系導電性ペーストを用いて印刷形成す
る。さらに、必要に応じて、絶縁層1aとなるグリーン
シート上に表層配線2となる導体膜を例えばAg系導電
性ペーストの印刷形成する。
【0042】次に各絶縁層1a〜1dとなるグリーンシ
ートを位置合わせして、積層圧着を行い、大型積層体を
形成する。
【0043】次に、上述のガラス−セラミックペースト
を用いて、端子電極が形成される貫通孔の内壁面に、凹
凸緩和被膜5となる絶縁膜を塗布する。具体的には、端
子電極となる貫通孔の開口を平面的に覆うように印刷す
ることにより、そのペーストの自重により貫通孔の内壁
面にペーストが塗布されることになる。また、必要に応
じて、印刷する主面と逆方向から貫通孔内の空気を引き
込みながら印刷を行っても構わない。
【0044】次に、端子電極3が形成される凹部30と
なる貫通孔の内壁面に塗布された絶縁膜の表面に、さら
に、端子電極となる導体膜を塗布する。この塗布は、上
述した絶縁膜と同様に貫通孔の開口平面を覆うようにし
て印刷したり、必要に応じて印刷面の逆方向から空気を
引きながら印刷してもよい。この時、端子電極となる導
体膜の積層体の表面側端部は、絶縁膜積層体の表面側の
端部を越えて、先に形成した表層配線2となる導体膜の
位置に重畳するように形成される。
【0045】次に、この大型積層体の両主面に、プレス
成型により、各素子領域に区画する分割溝を形成する。
この時、分割溝は、端子電極が形成される貫通孔を2分
するように形成される。
【0046】次に、端子電極となる導体膜、表面に表層
配線となる導体膜が形成された大型積層体を、例えば、
大気雰囲気中で約850℃〜1000℃で一体的に焼成
する。
【0047】なお、この状態をの平面図に示す。におい
て、31は分割されて凹部となる貫通孔であり、5は凹
凸緩和被膜であり、34は端子電極3の一部を成し、表
層配線2に重畳する接続導体膜であり、一点鎖線Xは大
型基板からこの回路基板を抽出するための分割溝を示
す。
【0048】次に、焼成された大型積層体の所定表層配
線2上に電子部品、特に、チップ状電子部品を例えばリ
フロー半田接合などによって実装する。
【0049】次に、上述の積層体の表面に形成した分割
溝Xにそって、分割して個々の素子に分離する。
【0050】その後、必要に応じて、さらに電子部品を
実装して、多層回路基板が完成する。
【0051】上述の製造方法によれば、端子電極3が形
成される凹部30となる貫通孔31に、端子電極3とな
る導体膜が形成される前に、凹凸緩和被膜5となる絶縁
膜が、貫通孔31の内壁面に塗布される。これは、各グ
リーンシートを厳密な位置合わせ制御によって積層した
としても、約100μmの範囲で積層ずれの発生してし
まい、各グリーンシートの端子電極が構成されて貫通孔
が完全に重なりあうことがない。この結果、貫通孔31
の内壁面に凹凸が発生してしまう。
【0052】この点、本発明によれば、端子電極3とな
る導体膜に塗布に先立って、貫通孔31の内壁面に凹凸
緩和被膜5が形成されるため、その凹凸を緩和すること
ができる。
【0053】従って、この凹凸緩和被膜5上に端子電極
3となる導体膜が形成されるため、少なくとも端子電極
3となる導体膜と凹凸緩和被膜5との間に空隙などが形
成されることはない。
【0054】特に、この凹凸緩和被膜5となる絶縁膜
は、積層体を構成するグリーンシートと同一の材料によ
って形成することにより、積層体と一体的に焼成でき、
積層体と一体化することができる。従って、仮に絶縁膜
と積層体の貫通孔の内壁面との間に空気の層が発生した
としても、両者を強固に一体化するために、大型積層体
を分割処理しても、積層体1と凹凸緩和被膜5との間で
剥離が発生することがない。
【0055】また、端子電極3となる導体膜は、積層体
1の表層配線2と接続すべく、貫通孔31の開口稜線部
分に存在する凹凸緩和被膜5を越えて、さらに表層配線
2に重畳している。従って、貫通孔31の開口の周囲に
は、凹凸緩和被膜5が配置されていることになり、グリ
ーンシートの積層で形成された貫通孔31の開口稜線に
比較して、その稜線部分に丸みを帯びることになり、丸
みを帯びた稜線部分に非着形成された端子電極3が、段
切れすることがない。 また、端子電極3となる導体膜
は、貫通孔31の開口周囲の凹凸緩和被膜5を越えて、
表層配線2に重畳接続するため、安定した導通状態が維
持できる。
【0056】尚、上述の凹凸緩和被膜5となる絶縁ペー
ストは、積層体1を構成するグリーンシートと同一材料
であることが望ましい。ここで言う同一材料とは、焼結
挙動が同一であるものを言い、焼結により積層体1と強
固に一体化できる範囲のものが含まれる。なお、焼結に
より積層体1と強固に一体化すれば、積層体1と凹凸緩
和被膜5とを同時焼成する必要はない。
【0057】例えば、内部配線11及びビアホール導体
12とを含む積層体1を積層し、次に端子電極3が形成
される凹部30となる貫通孔の内壁面に凹凸緩和被膜5
となる絶縁膜を絶縁ペーストを用いて塗布して、乾燥、
焼きつけを行い、その後、積層体1の主面に表層配線2
となる導体膜、凹部30となる貫通孔の内壁面に端子電
極3となる導体膜を導電性ペーストの印刷、乾燥により
形成し、表層配線2となる導体膜と端子電極3となる導
体膜を焼き付け処理しても構わない。
【0058】また、大型の積層体から個々の積層体に分
割する工程や、各種電子部品を実装する工程は、多層回
路基板の形状、表面に実装する電子部品の種類や形状な
どによって任意に変更することができる。
【0059】
【発明の効果】以上のように本発明によれば、多層回路
基板を構成する積層体の端面の凹部内壁面に形成される
端子電極は、その下に、凹凸緩和被膜が存在しているた
め、積層工程で発生するグリーンシートの積層ずれによ
る凹部内壁面に凹凸が発生しても、安定して端子電極を
形成することができる。また、凹部の開口周囲の稜線部
分で端子電極が段切れすることがなく、耐熱衝撃性に優
れた端子電極となる。また本発明によれば、凹凸緩和被
膜を積層体の絶縁層と同一の材料とすることで、焼結に
より積層体と強固に一体化させることができる。
【図面の簡単な説明】
【図1】本発明の多層回路基板の断面図である。
【図2】本発明の多層回路基板の端子電極部分の断面図
である。
【図3】本発明の多層回路基板の製造工程上における大
型基板における端子電極部分の平面図である。
【図4】従来の多層回路基板の端子電極部分の断面図で
ある。
【符号の説明】
10・・・・セラミック回路基板 1・・・・・基体(積層体) 1a〜1d・セラミック層 2・・・・・表層配線 3・・・・・端子電極 4・・・・・電子部品 5・・・・・凹凸緩和被膜 11・・・・内部配線 12・・・・ビアホール導体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H05K 1/11 H05K 3/40 - 3/42

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の絶縁層を積層した積層体と、該積層
    体の絶縁層間に形成された内部配線と、該積層体の主面
    に形成された表層配線と、前記積層体の端面で積層体の
    厚み方向に延びる凹部内に形成された端子電極とから成
    る多層回路基板において、前記積層体の凹部内壁面には
    凹凸が形成されるとともに、前記凹部内壁面と前記積層
    体主面の凹部周囲に前記凹凸を被覆するようにして凹凸
    緩和被膜が形成されており、この凹凸緩和被膜上に、前
    記端子電極をその一部が前記積層体の表層配線と接触す
    るようにして配置したことを特徴とする多層回路基板。
  2. 【請求項2】前記凹凸緩和被膜は、前記積層体の絶縁層
    と同一の材料からなることを特徴とする請求項1記載の
    多層回路基板。
JP29919497A 1997-10-30 1997-10-30 多層回路基板 Expired - Fee Related JP3493291B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29919497A JP3493291B2 (ja) 1997-10-30 1997-10-30 多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29919497A JP3493291B2 (ja) 1997-10-30 1997-10-30 多層回路基板

Publications (2)

Publication Number Publication Date
JPH11135948A JPH11135948A (ja) 1999-05-21
JP3493291B2 true JP3493291B2 (ja) 2004-02-03

Family

ID=17869366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29919497A Expired - Fee Related JP3493291B2 (ja) 1997-10-30 1997-10-30 多層回路基板

Country Status (1)

Country Link
JP (1) JP3493291B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5004423B2 (ja) * 2005-01-27 2012-08-22 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP4712065B2 (ja) * 2008-04-14 2011-06-29 京セラ株式会社 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法
WO2013141339A1 (ja) * 2012-03-23 2013-09-26 株式会社村田製作所 多層配線基板およびその製造方法
JP6271882B2 (ja) * 2013-06-28 2018-01-31 京セラ株式会社 配線基板および電子装置

Also Published As

Publication number Publication date
JPH11135948A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
JP2000138455A (ja) セラミック多層基板の製造方法
JP3969453B1 (ja) ケース付き多層モジュール
JPH10270819A (ja) 表面実装用電子部品とその製造方法
US6788545B2 (en) Composite electronic component and method of producing same
JP2000196240A (ja) 積層回路基板
JP3493291B2 (ja) 多層回路基板
WO2008053956A1 (en) Ceramic substrate, electronic device and method for producing ceramic substrate
JP2873645B2 (ja) セラミック多層配線基板の製造方法
JP3855798B2 (ja) 積層セラミック電子部品およびその製造方法
JP3227648B2 (ja) 多層回路基板及びその製造方法
JP2004056115A (ja) 多層配線基板
JP2002232099A (ja) セラミック回路基板
JPH118157A (ja) 積層電子部品の製造方法
JP2946261B2 (ja) 積層電子部品の製造方法
JPH10112417A (ja) 積層セラミック電子部品及びその製造方法
JP2000049038A (ja) 積層セラミックコンデンサ
JP2007250758A (ja) 多数個取り配線基板およびその製造方法
JP3064751B2 (ja) 多層型ジャンパーチップの製造方法
JPH08298362A (ja) 表面実装用回路基板
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP7122939B2 (ja) 配線基板およびその製造方法
JPH02158194A (ja) 多層セラミック回路基板
JP4025655B2 (ja) 配線基板
JP2006041319A (ja) 表面実装型多連コンデンサ及びその実装構造
JP2002141646A (ja) 回路基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees