JP2002232099A - セラミック回路基板 - Google Patents
セラミック回路基板Info
- Publication number
- JP2002232099A JP2002232099A JP2001023169A JP2001023169A JP2002232099A JP 2002232099 A JP2002232099 A JP 2002232099A JP 2001023169 A JP2001023169 A JP 2001023169A JP 2001023169 A JP2001023169 A JP 2001023169A JP 2002232099 A JP2002232099 A JP 2002232099A
- Authority
- JP
- Japan
- Prior art keywords
- conductor film
- circuit board
- substrate
- terminal electrode
- concave portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
安定に、また、実装基板に安定して接合できる端子電極
を構造を有するセラミック回路基板を提供すく。 【解決手段】セラミック基板1の端面に、基板の厚み方
向に延び且つ基板表面に概略横長の半長円状開口を有す
る凹部2を設けるとともに、前記凹部2の表面開口周囲
に表面導体膜3Z、凹部2の内壁の中央領域4に基板1
の厚み方向に延びる端面導体膜3dを被着して成る端子
電極を有するセラミック回路基板であって、前記表面導
体膜3Zの導体距離が、端面導体膜3dと接続する端面
導体膜の稜線長さよりも長く設定されている。
Description
ラミック回路基板に関するものである。
の要求に応えるため、各種電子回路をセラミック回路基
板に実装し、このセラミック回路基板を1つの複合型の
電子部品として取り扱うようになっている。そして、こ
のセラミック回路基板の端面には、マザー基板上に表面
実装されるように端子電極が形成されていた。
は、所定回路網を形成し、所定動作を行なうための電子
部品素子等が配置されている。特に、高周波動作を行な
う回路や外来の電磁ノイズを低減するために、セラミッ
ク基板の表面には、シールドケースが取着されていた。
尚、このようなセラミック回路基板は、各種電子回路が
複合化され、特定の機能を導出するようにしているた
め、表面実装用のモジュールとしても使用される。
密度に形成するため、また、インダクタ成分や容量成分
を有する機能素子を内層化するために、積層基板を用い
ていた。
は、実質的に従来の多層回路基板と同様の製造方法で形
成されている。
きるセラミックグリーンシートを形成する。そして、こ
のグリーンシートに所定回路網を形成するビアホール導
体または端面の端子電極となる貫通孔を形成し、このビ
アホール導体となる貫通孔内に導体ペーストを充填する
に、端子電極となる貫通孔の内壁面に導体膜を導体ペー
ストの印刷により被着する。その後、各グリーンシート
上に内部配線導体となる導体膜、必要に応じて表面配線
導体となる導体膜を導体ペーストの印刷により被着形成
する。
層順序に応じて積層し、大型積層基板を形成する。その
後、焼成処理を行なう。この焼成処理により、グリーン
シートや各種導体(膜)に含有する有機成分を除去し、
また、各セラミック成分やガラス成分が焼結し、さら
に、導体中の金属成分を焼結する。即ち、基板に所定強
度が得られ、導体と一体化し、導体の低抵抗化が達成さ
れることになる。
各基板領域の表面には、各種膜(抵抗体膜、コンデンサ
誘電体膜、絶縁保護膜など)を形成し、チップ部品や能
動素子などの電子部品素子を搭載する。
分割または切断して、大型積層基板から抽出する。具体
的には、各回路基板領域の境界部分をあらかじめ分割溝
を形成しておき、スナップ機により分割したり、またダ
イシングなどにより切断する。
通孔は、実質的と半割された凹部となり、その内壁面に
は、導体膜が形成されていることになる。
を取着する。具体的には、図7に示すように、シールド
ケース5の一部(延出部5a)を上述の端子電極(グラ
ンド電位の端子電極)30となる凹部12に挿入すると
ともに、シールドケース5の一部5aと凹部12の内壁
の導体膜13を半田などで接合することにより行なわれ
る。
子電極が形成される凹部12の形状は、シールドケース
5の一部5aが挿入され易いことと、回路基板1の表面
部分の面積を最大限広くすることから、基板の境界線方
向が長径となる概略長円形状であり、実際の切断、また
は分割された回路基板の表面側の形状は、概略長円形状
を長径で半割した概略横長の半長円状開口を有する凹部
12が現れることになる。
ケース5と回路基板1との接合は、凹部12内の導体膜
13に接合しており、実際に、シールドケース5の一部
5aの内面側側で接合されることになる。しかし、こ
の、凹部12内の導体膜13が凹部12の中央部分のみ
形成されているため、シールドケース5の固定状態が非
常に不安定となる。このシールドケース5と回路基板1
との接合箇所が少ないと不安定が顕著となり、セラミッ
ク回路基板の外観不良が発生してしまう。
3を導電性ペーストの印刷により形成には、その凹部1
2の中央領域のみに塗布されるように細心の注意を払う
必要がある。例えば、導体膜13が基板1の切断または
分割される領域にまで形成されていると、切断・分割時
に、導体膜の一部がはがれてしてしまう。また、仮に、
はがれが発生しなくとも、ダイシングカットのホイール
との摩擦や分割時の機械的応力が導体膜に付与され、接
合強度が極端に低下してしまう。尚、スクリーン製版の
制御により、基板が切断、分割される領域に導体膜が付
着しないように制御しても、印刷塗布のバラツキ、ペー
スト量の偏り、吸引に偏りなどにより、貫通孔の内面で
ペーストが広がり、結果として、導体膜が切断、分割さ
れる直下の領域にまで広がる場合がある。
体膜13の形成領域(導体幅)を、凹部12の開口幅に
比較して狭くすることが考えられる。しかし、シールド
ケース5の一部5aとの接合面積が低下してしまい、そ
の結果、シールドケース5との接合強度が低下してしま
う。これは、シールドケース5を取着する構造に限ら
ず、例えば、マザーホードなどにこのセラミック回路基
板を接合する場合に場合においても同様である。
着される原因の1つとして、凹部12となる長円形状の
貫通孔に導体ペーストを塗布した場合、曲率の大きい角
部(長径から短径に変化ふる部位)付近に導体ペースト
が集中してしまう。その結果、端子電極となる凹部12
両端部付近の導体膜13の厚みが特に厚くなり、一方部
側のみの角部に偏って厚くなってしまうなどが原因があ
る。本発明は上述の課題に鑑みて案出したものであり、
その目的は、導体膜のはがれがなく、また、回路基板と
マザーボードやシールドケースとの接合強度が低下する
ことがなく、また、所定形状の端子電極が容易に形成で
きるセラミック回路基板を提供する。
板の端面に、基板の厚み方向に延び且つ基板表面に半長
円状開口を有する凹部を設けるとともに、該凹部に端子
電極を設けたセラミック回路基板であって、前記端子電
極は、前記基板表面の凹部周囲に形成した表面導体膜
と、凹部内壁に基板の厚み方向に延びる端面導体膜とか
ら成り、且つ前記表面導体膜の長さが、端面導体膜の幅
よりも長いことを特徴とするセラミック回路基板であ
る。
端子電極の端子導体膜及び表面導体膜に接合するシール
ドケースが取着されている。
該凹部の内壁面より窪んだ第2の凹部内に形成されてい
る。
前記凹部の両端と接することがなく、且つ前記凹部の基
板の厚み方向に延びる複数の溝部に挟まれた領域に形成
されている。
周囲の表面導体膜の導体の周回距離が、凹部の内壁面に
おける中央部領域の端面導体膜の幅よりも長くなってい
る。
両端部までに到達されないため、製造工程中、大型基板
を切断または分割しても、端面導体膜がはがれたり、破
損したりすることが一切ない。
面導体膜の幅に比較して長くなっているため、この端子
電極に接合するシールドケースやマザーボードとの接合
信頼性が向上する。
路基板に被着するにあたり、シールドケースの延出部の
内面側において、この内面と端面導体膜及び表面導体膜
の中央部付近との間で半田などの導電性接着材を介して
接合される。また、シールドケースの延出部の厚み部分
において、端面導体膜よりも長く延びた表面導体膜の両
端部分を利用して、半田などの導電性接着材を介して接
合されることになる。これにより、シールドケースを安
定的に接合できる。尚、マザーボードのパッド部分にお
いても、表面端子電極の長さを長くして分だけ、バッド
部分との対向面積が大きくなり、その接合信頼性が向上
する。
ドケースの延出部幅に対応させるなど、端面導体膜の幅
を規定する構造として、例えば、凹部の内壁の中央領域
に、さらに窪んだ第2の凹部(窪み部)を形成する。こ
れにより、第2の凹部に被覆した端面導体膜となる導電
性ペーストは、窪み部の両端の角部に大きな表面張力が
発生し、この角部を越えて凹部の両端部側に広がること
がない。
の中央領域が明確に規定でき、しかも、容易に端面導体
膜を形成することができる。
造として、例えば、凹部の内壁に、基板の厚み方向に、
互いに平行な複数の溝部を形成し、外側に位置する溝部
間に挟まれる領域に端面導体膜を形成してもよい。
部、例えば2つの溝部間に挟まれる領域に端面導体膜と
なる導電性ペーストを塗布し、凹部の両端部側に広がろ
うとしても、少なくとも溝部の存在により、両端部に広
がることを阻止することができる。この溝部に導電性ペ
ーストが多量に流れ込んだとしても、この溝部での表面
張力により、導電性ペーストが盛り上がることがあるに
せよ、それが凹部の両端部側に流れることがないためで
ある。この実施例では、溝部での導電性ペーストの盛り
上がり部分が、端面導体膜中において、基板の厚み方向
に延びる突条として現れる。この端面導体膜には、例え
ばシールドケースの一部の内面側に半田などの導電性接
着材を介して結合されるが、この突条の高さ分だけ、端
面導体膜とシールドケースの内面側との間で間隙が形成
せされ、半田などの導電性接着材を存在させる領域を確
保することができる。
には広がらないようにしたため、上述のように、端面導
体膜のはがれ、損傷などを防止するだけでなく、このシ
ールドケースの一部を凹部に収容して半田などの導電性
接着材で接合する点から非常に重要である。即ち、凹部
のみにおいては、凹部の角部が曲率が大きくなり、表面
張力により、導電性ペーストが集中することになる。即
ち、この角部での端面導体膜の厚みが極端に厚くなり得
る。このため導体膜が局部的に厚くなることになり、そ
の結果、シールドケースの一部が、凹部の内壁に対して
ゆがんで配置されることになり、セラミック回路基板の
外観不良となることが一切なくなる。
製造工程において基板を分割または切断したとしても、
端面導体膜がこの切断、分割部分に存在しないため、端
面導体膜のはがれ、または機械的な応力の内在は一切発
生しない。
膜の幅よりも長くなっているため、シールドケースやマ
ザーボードなどの接合において、強固な接合が達成でき
ることになる。
板を図面に基づいて詳説する。
斜視図であり、図2は本発明のセラミック回路基板の端
子電極部分の外観斜視図である。
あり、1はセラミック基板であり、3は端子電極であ
り、5はシールドケースであり、7は各種電子部品であ
る。尚、端子電極3は、凹部2、凹部2の内壁に形成さ
れた導体膜3a、3cとから構成されている。また、各
端子電極3のうち、シールドケースと接合する端子電極
3は、凹部2、凹部2の内壁に形成された導体膜3b、
3d及び凹部2の開口周囲に形成された表面導体膜3Z
とから構成されている。
セラミック、ガラスエポキシ基板などからなり、基板1
の表面には、各種電子回路網を構成する表面配線導体膜
が形成され、さらに、各種電子部品7が搭載されてい
る。尚、セラミック基板1が積層構造である場合、この
基板内1内には、所定内部配線及びビアホール導体など
が形成されている。
配線基板(マザーボード)と接続する端子電極3が形成
されている。端子電極3のうち、例えばグランド電位と
なる端子電極や電気的な動作に作用してない端子電極3
には、セラミック基板1の表面の各種電子部品7や表面
配線導体などの回路網を外部からの電磁ノイズから保護
し、またこの回路網から外部に電磁ノイズを放射するこ
とを防止するシールドケース5が被覆・接合されてい
る。
金属材料からなり、シールドケース5の側面から下方に
延びた延出部5aが形成されている。
どの端子電極(例えば導体膜3b、3dを有する端子電
極)に半田などの導電性接着材S、S‘を介して接合さ
れる。これにより、シールドケース5はセラミック回路
基板10に強固に固定される。ここで、端子電極3は、
特にグランド電位またはシールドケース5が接合される
端子電極3は、凹部2と、該凹部2の内壁の中央部領域
に形成された端面導体膜3dと、凹部2の表面開口周囲
に形成された表面導体膜3zとから構成されている。即
ち、図2に示すように、凹部2は長円形状の貫通孔を長
径方向に2分してなっている。そして、基板側の内壁の
中央部領域に、基板の厚み方向に全体にわたり端面導体
膜3dが形成されている。また、凹部2の表面開口周囲
には、この端面導体膜3dの稜線で接続する表面導体3
zが形成されていいる。そして、表面導体膜3zは、端
面導体膜3dと接続する稜線部分から、さらに、凹部2
の開口の両端側に広がるように形成されている。即ち、
表面導体膜3zの導体距離(開口周囲の距離)が、端面導
体膜3dと接続する稜線長さよりも長くなっている。
尚、図2は、基板の上面側の表面のみ示しているが、下
面側にも同様の表面導体膜を形成することが望ましい。
被覆するシールドケース5と、基板1との接合状態を図
3で説明する。まず、端子電極3の凹部2にあらかじめ
半田クリームなどの導電性接着材を塗布または供給す
る。具体的には、凹部2の中央部領域に形成された端面
導体膜3d上、及び凹部2の開口周囲に表面配線導体3
z上に夫々塗布する。次に、この凹部2にシールドケー
ス5の延出部5aを挿入し、この導電性接着材で接合す
る。例えば、導電性接着材が半田である場合、半田の溶
融硬化により、また、導電性樹脂接着材であれば、熱硬
化により行う。
aの内面側は、実質的に端子電極3うち、凹部2の内壁
に形成された端面導体膜3dに導電性接着材Sを介して
接続する。同時に、延出部5aの基板表面付近の内面側
及び厚み部分は、基板1の表面の導体膜3zとの間で導
電性接着材S‘によって接合される。
内面側及び厚み部分(延出部5aの側面側)の3方向か
ら強固に接合されることになる。これにより、従来に比
較して、非常に強固な接合が達成される上、特に、表面
導体膜3zと延出部5aとの接合(例えばメニスカスの
形成)により、仮にシールドケース5が凹部2内に歪ん
で挿入されたとしても、自己補正が働き、セラミック回
路基板の外観のばらつきも防止できる。
方法を説明する。
セラミック回路基板を形成する。この大型セラミック基
板1の各層となるセラミックグリーンシートを公知形成
方法にて製造する。即ち、グリーンシート上に、基板の
ビアホール導体となる貫通孔を形成する。その後、この
貫通孔の内部に導体を充填するとともに、各シートの表
面に所定形状の表面配線導体や内部配線導体となる導体
パターンを形成する。同時に、大型セラミック回路基板
の上下面の表面側となるシート表面に、端子電極3の凹
部2の周囲となる領域に表面導体膜3zとなる導体膜を
形成する。
体膜3zとなる導体パターン、ビアホール導体となる導
体は、導電性ペーストの印刷または印刷充填及び乾燥に
より形成する。尚、端子電極3の表面導体膜となるパタ
ーンは、隣接しあう回路基板に跨がって、表面導体膜の
外形形状を考慮した長円形状に、さらに表面導体膜を考
慮してドーナッツ状に形成する。
に積層圧着処理を行う。
て、各回路基板の端子電極3が形成される凹部2とし
て、貫通孔20をプレスなとにより形成する。この貫通
孔20の形成により、貫通孔の周囲には、隣接しあう基
板の端子電極3の表面導体膜3zとなる導体パターンが
形成されることになる。実際には、外形形状は上述の導
体パターンの形成により決定され、この工程では、内径
形状が規定されることになる。
の一方の開口(基板下面側の開口)から吸引処理して、
貫通孔20の他方の開口(基板上面側の開口)から、こ
の貫通孔20の一方及び他方の基板側の内壁面の中央領
域4部分のみに、導電性ペーストが塗布できる製版を利
用して、端子電極3の端面導体膜3dとなる導体膜を形
成する。この工程により、端面導体膜3dとなる導体膜
の上下側に稜線部分で、先に形成した表面導体膜3zと
なる導体パターンと導通を図ることができる。
ラミック回路基板をスナップ装置などで分割する場合、
各回路領域の形状に応じて、未焼成状態の積層基板にプ
レス処理により分割溝を形成する。この分割溝の形成
は、端子電極3の表面導体膜3zとなる導体パターンを
形成した後であれば、どの工程で行っても構わない。
積層基板を焼成処理する。これにより、大型セラミック
回路基板が形成される。
基板の各回路基板領域の表面に各種膜(絶縁膜、導体
膜、抵抗体膜、誘電体膜)などを形成し、さらに、各種
電子部品7を搭載し接合する。
路基板領域を、分割溝にそって分割したり、または、境
界部分をダイシングソーなどによって切断処理を行う。
これにより、セラミック回路基板10を抽出する。
基板10においては、端子電極3の構造が重要になる。
まず、端子電極3の内壁に形成される導体膜3a〜3d
は、所定位置、例えば中央領域4に安定して形成しない
と、従来のように切断や分割の際、分離される一方のセ
ラミック回路基板1側に取られてしまう。
電極3においては、凹部2に安定して配置することが困
難となる。
合する端子電極3の構造は、図4のように、大型セラミ
ック基板で各セラミック基板の境界部分(図では点線)
に該略長円形状の貫通孔20が形成される。即ち、この
貫通孔20は、点線部分で2分した凹部2となる。
ンは、貫通孔20の略全周にわたり形成されている。し
かし、製造工程上、この導体パターンは、分割処理する
大型セラミック回路基板であっても、分割溝などを形成
する前に形成されるため、導電性ペーストが分割溝など
に沿って流れるなどの問題は一切発生しない。
形成された表面導体膜3zによって、上術のようにシー
ルドケース5を接合する場合でも、また、実装用基板の
ハッド電極に接合する場合でも、強固に機械的な接合が
でき、しかも、安定して電気的な接続が達成されること
になる。
領域4に形成された導体膜3dは、てこの内壁面の中央
領域4の両端側の部位には、端面導体膜が形成されてい
ないこのため、大型積層基板を点線に沿って切断、また
は分割したところで、従来の他の基板側への引きとられ
や破損などを防止している。図4の中央領域4に端面導
体膜3dを塗布する手段としては、例えば一方側の貫通
孔20の開口側からの空気の流れをこの中央領域4とな
る部位に集中させ、且つ、他方の開口側からの導電性ペ
ーストの印刷領域を中央領域4のみになるように設定す
ることにより達成している。
凹部2を構成する貫通孔20の内面に、さらに、一段と
窪んだ第2の凹部(窪み部)21を形成し、この窪み部
21の内壁面を端面導体膜3dが形成される中央領域と
する。尚、実際のセラミック回路基板では、図中の点線
で分割または切断され、この貫通孔20が2分されて凹
部2となる。
21を形成するため、これらの交差部分に内径を部分的
に広げる形の段差が存在することになる。この段差部4
a、4bの内側は曲率R(凹部2の曲率に比較して当然
大きくなる)となっている。
た導体ペーストは、曲率R2の段差部4a、4bに引かれ
るように、窪み部21の内面に広がることになる。その
結果、窪み部21の奥行き面に塗布された導体ペースト
からなる導体膜3dは、その内面に均一の厚みで塗布さ
れるのではなく、両側の段差部4aに引かれる形で、2
つの段差部4a、4bに囲まれた第2の凹部4の奥行き
面のみに形成され、これ以上、即ち、凹部2の両端側の
領域に導体膜3dが広がることがない。これは、段差部
4a、4bの中央領域4側の曲率Rが全体の凹部2の曲
率に比較して大きいため、表面張力が大きくなり、その
結果、窪み部21に塗布した導電性ペーストが段差部4
a、4bに引かれることになる。
に、凹部2を構成する貫通孔20の内面に、端面導体膜
3dが形成される中央領域4を規定する基板の厚み方向
に延びる溝部8a、8bを形成しても構わない。尚、実
際のセラミック回路基板では、図中の点線で分割または
切断され、この貫通孔20が2分されて凹部2となる。
部2の開口幅が2mm、基板の端面から奥行き面までの
深さ0.3mmである場合、この溝部8a、8bとして
は、その開口幅、深さ方向ともに、0.15〜0.2m
m程度となっている。
央領域に導電性ペーストを塗布しても、この中央領域4
のみに、端子面電極3dとなる導体膜を維持形成でき
る。仮に、溝部8a、8bを越えて、凹部2の両端側に
導電性ペーストが広がろうとしても、この溝部8a、8
b内にペーストが滞留し、表面張力により、この溝部8
a、8bの表面に盛り上がるだけで、凹部2の両端側に
導電性ペーストが広がらない。
4に端面導体膜3dとなる導体膜を安定して形成できる
ことになる。仮に、この内壁に溝部8a、8b部分に導
電性ペーストの盛り上がりによる導体膜の突条部が形成
してしまう。しかし、この突条部は、例えば端子電極3
とシールドケース5との接合において、延出部5aの内
面側と接触して、端面導体膜3d部分とシールドケース
5の延出部5aの間隙を形成し、この間隙内に半田など
の導電性接着材Sが充填され得るため、この部分におけ
る接合が強固になり、好適であるといえる。尚、図6で
は、溝部は中央領域4の両端部を規定するために、基板
1の厚み方向に、且つ互いに平行に形成されているが、
例えば、中央領域4内に基板1の厚み方向に形成された
第3の溝部を形成しても構わない。
ように平断面形状が円形以外に、三角形状であっても構
わない。
より、端面導体膜3dと実質的に表面導体膜3Zとが接
続する稜線を長くできるため、両者の接続がより確実と
なる。
5の一部が接合するグランド電位の端子電極を用いて説
明したが、通常の電源供給端子電極、信号電位の端子電
極にもこの構造を用いても構わない。
下面である表面開口周囲の表面導体膜の導体の周回距離
が、凹部の内壁面における中央部領域の端面導体膜の幅
よりも長くなって形成されている。また、端面導体膜が
凹部の両端部までに到達されないため、端面導体膜がは
がれたり、破損したりすることが一切ない。
ドケースやマザーボードとの接合信頼性が向上する。
実に形成することができる。
る。
分斜視図である
した状態の部分斜視図である。
製造工程における部分平面図である。
分の製造工程における部分平面図である。
電極部分の製造工程における部分平面図である。
る。
Claims (4)
- 【請求項1】セラミック基板の端面に、基板の厚み方向
に延び且つ基板表面に半長円状開口を有する凹部を設け
るとともに、該凹部に端子電極を設けたセラミック回路
基板であって、 前記端子電極は、前記基板表面の凹部周囲に形成した表
面導体膜と、凹部内壁に基板の厚み方向に延びる端面導
体膜とから成り、且つ前記表面導体膜の長さが、端面導
体膜の幅よりも長いことを特徴とするセラミック回路基
板。 - 【請求項2】前記セラミック基板の表面に、前記端子電
極の端面導体膜及び表面導体膜に接合するシールドケー
スが取着されていることを特徴とする請求項1記載のセ
ラミック回路基板。 - 【請求項3】前記凹部の内壁の端面導体膜が、該凹部の
内壁面より窪んだ第2の凹部内に形成されていることを
特徴とする請求項1記載のセラミック回路基板。 - 【請求項4】前記凹部の内壁の端面導体膜が、前記凹部
の両端と接することがなく、且つ前記凹部の基板の厚み
方向に延びる複数の溝部に挟まれた領域に形成されてい
ることを特徴とする請求項1記載のセラミック回路基
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001023169A JP4627891B2 (ja) | 2001-01-31 | 2001-01-31 | セラミック回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001023169A JP4627891B2 (ja) | 2001-01-31 | 2001-01-31 | セラミック回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002232099A true JP2002232099A (ja) | 2002-08-16 |
JP4627891B2 JP4627891B2 (ja) | 2011-02-09 |
Family
ID=18888484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001023169A Expired - Fee Related JP4627891B2 (ja) | 2001-01-31 | 2001-01-31 | セラミック回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4627891B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247980A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi Ltd | 伝送線路の接続構造及び方法 |
JP2006005035A (ja) * | 2004-06-16 | 2006-01-05 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ |
JP2006303725A (ja) * | 2005-04-18 | 2006-11-02 | Audio Technica Corp | コンデンサーマイクロホン |
JPWO2005071745A1 (ja) * | 2004-01-27 | 2007-07-26 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP2011114130A (ja) * | 2009-11-26 | 2011-06-09 | Koa Corp | 低温焼成セラミックス多層基板の側面電極およびその形成方法 |
JP2014127678A (ja) * | 2012-12-27 | 2014-07-07 | Kyocera Corp | 配線基板および電子装置 |
JP2014161132A (ja) * | 2014-06-12 | 2014-09-04 | Daishinku Corp | 恒温槽型圧電発振器 |
JP2017045985A (ja) * | 2015-08-28 | 2017-03-02 | 斐成企業股▲分▼有限公司 | 回路板、電子素子の殻体及びフィルタ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6467995A (en) * | 1987-09-08 | 1989-03-14 | Seiko Keiyo Kogyo Kk | Manufacture of printed circuit board with side face electrode |
JPH04328903A (ja) * | 1991-04-27 | 1992-11-17 | Murata Mfg Co Ltd | 発振器及びその製造方法 |
JPH09181557A (ja) * | 1995-12-25 | 1997-07-11 | Murata Mfg Co Ltd | 電子部品 |
JPH09307261A (ja) * | 1996-03-14 | 1997-11-28 | Tdk Corp | 高周波モジュール |
JP2000114715A (ja) * | 1998-09-24 | 2000-04-21 | Lucent Technol Inc | 汚染の低減された周辺低インダクタンス相互接続部の製作方法 |
-
2001
- 2001-01-31 JP JP2001023169A patent/JP4627891B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6467995A (en) * | 1987-09-08 | 1989-03-14 | Seiko Keiyo Kogyo Kk | Manufacture of printed circuit board with side face electrode |
JPH04328903A (ja) * | 1991-04-27 | 1992-11-17 | Murata Mfg Co Ltd | 発振器及びその製造方法 |
JPH09181557A (ja) * | 1995-12-25 | 1997-07-11 | Murata Mfg Co Ltd | 電子部品 |
JPH09307261A (ja) * | 1996-03-14 | 1997-11-28 | Tdk Corp | 高周波モジュール |
JP2000114715A (ja) * | 1998-09-24 | 2000-04-21 | Lucent Technol Inc | 汚染の低減された周辺低インダクタンス相互接続部の製作方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247980A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi Ltd | 伝送線路の接続構造及び方法 |
JPWO2005071745A1 (ja) * | 2004-01-27 | 2007-07-26 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP2006005035A (ja) * | 2004-06-16 | 2006-01-05 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ |
JP2006303725A (ja) * | 2005-04-18 | 2006-11-02 | Audio Technica Corp | コンデンサーマイクロホン |
JP2011114130A (ja) * | 2009-11-26 | 2011-06-09 | Koa Corp | 低温焼成セラミックス多層基板の側面電極およびその形成方法 |
JP2014127678A (ja) * | 2012-12-27 | 2014-07-07 | Kyocera Corp | 配線基板および電子装置 |
JP2014161132A (ja) * | 2014-06-12 | 2014-09-04 | Daishinku Corp | 恒温槽型圧電発振器 |
JP2017045985A (ja) * | 2015-08-28 | 2017-03-02 | 斐成企業股▲分▼有限公司 | 回路板、電子素子の殻体及びフィルタ |
Also Published As
Publication number | Publication date |
---|---|
JP4627891B2 (ja) | 2011-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9552923B2 (en) | Electronic component | |
US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP2976049B2 (ja) | 積層電子部品 | |
JP2005072095A (ja) | 電子回路ユニットおよびその製造方法 | |
JP2006190926A (ja) | チップ内蔵型プリント回路基板およびその製造方法 | |
JP2002026513A (ja) | 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 | |
JPH10289837A (ja) | 積層電子部品 | |
JP2002232099A (ja) | セラミック回路基板 | |
JP2002353071A (ja) | 複合電子部品及びその製造方法 | |
EP1158844B1 (en) | Laminated ceramic electronic component, production method therefor, and electronic device | |
JP4363947B2 (ja) | 多層配線回路基板およびその作製方法 | |
JP2006211620A (ja) | フィルタ及びデュプレクサ | |
JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
JP3767704B2 (ja) | チップ型電子部品 | |
JP7235878B2 (ja) | 端子構造、パッケージ、および、端子構造の製造方法 | |
JP2836536B2 (ja) | 誘電体フィルタ及びこれを実装した実装体 | |
JPH10200008A (ja) | 多層回路基板及びその製造方法 | |
JP3257531B2 (ja) | 積層電子部品 | |
JP3493291B2 (ja) | 多層回路基板 | |
JP3935833B2 (ja) | 電子装置 | |
JP2002076629A (ja) | 複合多層配線基板 | |
JP2003282795A (ja) | 配線基板 | |
JPH01283809A (ja) | チップ形電子部品 | |
JP2010141029A (ja) | プリント配線板及びその製造方法 | |
JP2002026519A (ja) | プリント回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4627891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |