JP7235878B2 - 端子構造、パッケージ、および、端子構造の製造方法 - Google Patents

端子構造、パッケージ、および、端子構造の製造方法 Download PDF

Info

Publication number
JP7235878B2
JP7235878B2 JP2021545121A JP2021545121A JP7235878B2 JP 7235878 B2 JP7235878 B2 JP 7235878B2 JP 2021545121 A JP2021545121 A JP 2021545121A JP 2021545121 A JP2021545121 A JP 2021545121A JP 7235878 B2 JP7235878 B2 JP 7235878B2
Authority
JP
Japan
Prior art keywords
pad
terminal structure
green sheet
trench
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021545121A
Other languages
English (en)
Other versions
JPWO2021049111A1 (ja
Inventor
正人 石▲崎▼
昇 久保
篤 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Publication of JPWO2021049111A1 publication Critical patent/JPWO2021049111A1/ja
Application granted granted Critical
Publication of JP7235878B2 publication Critical patent/JP7235878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、端子構造、パッケージ、および、端子構造の製造方法に関し、特に、パッド上に設けられたリードを有する端子構造と、端子構造を有するパッケージと、端子構造の製造方法とに関するものである。
国際公開第２０１４／１９２６８７号（特許文献１）は、高周波帯での周波数特性を良好にすることを意図した素子収納用パッケージを開示している。このパッケージは、配線導体に接合されたリード端子と、グランド層に接合されたグランド端子との間に凹部を有している。凹部により、配線導体とグランド層との間の容量結合を任意に設定しやすくなる。
特開２００３－２８３０３３号公報（特許文献２）は光半導体素子収納用パッケージを開示している。このパッケージは、互いにろう材によって接合されたリード端子およびメタライズ層を有している。パッケージが小型化されることにともなって、メタライズ層を設けるための場所が減り、メタライズ層とリード端子との接合面積が小さくなる。その結果、メタライズ層とリード端子との接合強度の劣化が懸念される。そこでリード端子は、溝の内面に被着されたメタライズ層に接合されている。メタライズ層を形成する方法としては、Ｗ，Ｍｏ，Ｍｎ等の粉末に有機溶剤，溶媒を添加混合して得た金属ペーストを、溝の内面に筆で塗布する方法が例示されている。
国際公開第２０１４／１９２６８７号 特開２００３－２８３０３３号公報
国際公開第２０１４／１９２６８７号の技術は、高周波帯での周波数特性の向上、言い換えれば広帯域化、に有用である。一方でこの技術においては、特開２００３－２８３０３３号公報において指摘されているように、リード端子の接合強度の不足が懸念される。
特開２００３－２８３０３３号公報の技術によると、リード端子がろう付けされるメタライズ層を、溝の内面に形成する必要がある。この方法として例示されている筆での塗布では、塗布むらが生じやすく、その結果、品質ばらつきが大きくなる。塗布むらを抑制するためには、より高度な塗布工程を必要とし、その結果、製造のための労力が大きく増大してしまう。
本発明は以上のような課題を解決するためになされたものであり、その目的は、広帯域化に対応しつつ、製造のための労力を大きく増大させることなくリードの接合強度を高めることができる、端子構造、パッケージ、および、端子構造の製造方法を提供することである。
一実施の形態の端子構造は、基体と、第１パッドと、リードとを有している。基体は、絶縁体セラミックスからなり、トレンチが設けられた主面を有しており、トレンチは、主面につながる平坦面を含む。第１パッドは、基体の主面上に設けられており、金属からなる。リードは、第１パッドに電気的に接続されるように第１パッド上に設けられている。第１パッドはトレンチの平坦面の外挿面上に側面を有している。基体の主面に垂直な少なくとも一の断面視において、第１パッドは、主面に平行な方向における中点で第１厚みを有しており、かつ側面で第２厚みを有しており、第２厚みが第１厚みの半分よりも大きいという厚み条件が満たされている。
一実施の形態によれば、第１に、基体の主面にトレンチが設けられることによって、配線経路間の容量結合を調整することができる。これにより広帯域化に対応することができる。第２に、前述した厚み条件が満たされることによって、第１パッドが側面で過度に小さな厚みを有することが避けられる。これにより、リードに力が加わった際に第１パッドが側面近傍で破壊しにくくなる。よって、第１パッドへのリードの接合強度を高めることができる。第３に、第１パッドの側面は、トレンチの平坦面の外挿面上にある。これにより、端子構造の製造において、トレンチを形成する工程に付随して、第１パッドの側面を形成することができる。よって、上述したように十分な厚みを有する側面を、製造時に大きな労力を伴うことなく、形成することができる。以上から、広帯域化に対応しつつ、製造のための労力を大きく増大させることなくリードの接合強度を高めることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１における高周波モジュールの構成を概略的に示す平面図である。 本発明の実施の形態１におけるパッケージの構成を概略的に示す平面図である。 本発明の実施の形態１における端子構造の構成を概略的に示す回路図である。 図２の線ＩＶ－ＩＶに沿う概略的な部分断面図である。 図３の端子構造の回路の一部を、図４の視野に平行な視野で示す模式図である。 本発明の実施の形態１における端子構造の構成を概略的に示す部分平面図である。 図６の線ＶＩＩ－ＶＩＩに沿う概略的な部分断面図である。 図６の線ＶＩＩＩ－ＶＩＩＩに沿う概略的な部分断面図である。 比較例１の構成を図７と同様の視野で示す部分断面図である。 比較例２の構成を図７と同様の視野で示す部分断面図である。 図７の第１変形例を概略的に示す部分断面図である。 図７の第２変形例を概略的に示す部分断面図である。 本発明の実施の形態２における端子構造の構成を概略的に示す部分平面図である。 図１３の変形例を概略的に示す部分平面図である。 本発明の実施の形態３における端子構造の構成を概略的に示す部分平面図である。 図１５の線ＸＶＩ－ＸＶＩに沿う概略的な部分断面図である。 本発明の実施の形態４における端子構造の構成を概略的に示す部分平面図である。 図１７の線ＸＶＩＩＩ－ＸＶＩＩＩに沿う概略的な部分断面図である。 本発明の実施の形態５における端子構造の製造方法の第１工程を概略的に示す部分平面図である。 図１９の線ＸＸ－ＸＸに沿う概略的な部分断面図である。 本発明の実施の形態５における端子構造の製造方法の第２工程を概略的に示す部分断面図である。 本発明の実施の形態５における端子構造の製造方法の第３工程を概略的に示す部分断面図である。 図１９の変形例を示す概略的な部分平面図である。 図２０の変形例を示すものであって、図２３の線ＸＸＩＶ－ＸＸＩＶに沿う概略的な部分断面図である。 本発明の実施の形態６における端子構造の構成を概略的に示す部分断面図である。 本発明の実施の形態７における端子構造の製造方法の第１工程を概略的に示す部分平面図である。 図２６の線ＸＸＶＩＩ－ＸＸＶＩＩに沿う概略的な部分断面図である。 本発明の実施の形態７における端子構造の製造方法の第２工程を概略的に示す部分平面図である。 図２８の線ＸＸＩＸ－ＸＸＩＸに沿う概略的な部分断面図である。 本発明の実施の形態７における端子構造の製造方法の第３工程を概略的に示す部分断面図である。 図２６の変形例を示す概略的な部分平面図である。 図２７の変形例を示すものであって、図３１の線ＸＸＸＩＩ－ＸＸＸＩＩに沿う概略的な部分断面図である。
以下、図面に基づいて本発明の実施の形態について説明する。
＜実施の形態１＞
図１は、本実施の形態１における高周波モジュール７０１の構成を概略的に示す平面図である。なお蓋体７３０については、図を見やすくするために、外縁のみが二点鎖線で示されている。図２は、高周波モジュール７０１を得るために用いられるパッケージ５０１の構成を概略的に示す平面図である。
高周波モジュール７０１（図１）は、パッケージ５０１（図２）と、蓋体７３０と、内部回路７５０とを有している。内部回路７５０はＩＣ（集積回路）７５１を有している。ＩＣ７５１は高い動作周波数を有していてよく、具体的には５５ＧＨｚ以上の動作周波数を有していてよい。内部回路７５０はさらに光学部品７５２を有していてよく、その場合、高周波モジュール７０１およびパッケージ５０１はそれぞれ、光モジュールおよび光パッケージである。光学部品７５２は、例えば、レーザーダイオードである。
パッケージ５０１は、端子構造３０１と、ケーシング５３０とを有している。ケーシング５３０は、枠体５３２と、枠体５３２を支持する板体５３１とを有している。板体５３１上の空間を枠体５３２が囲むことによって、キャビティＣＶが構成されている。蓋体７３０はキャビティＣＶを封止している。内部回路７５０はキャビティＣＶ内に実装されている。パッケージ５０１が光パッケージである場合、パッケージ５０１の外部に配置された光ファイバ（図示せず）からの光を受けるためまたは光ファイバへ光を送るための経路を確保するために、ケ―シング５３０の枠体５３２に開口部５３５が設けられている。開口部５３５には、光ファイバを固定するための筒状部材が取り付けられていてもよい。筒状部材の内部に透光性材料が取り付けられていてもよい。
端子構造３０１は枠体５３２に取り付けられている。端子構造３０１は、キャビティＣＶの内部に位置する部分と、キャビティＣＶの外部に位置する部分とを有している。これにより、端子構造３０１は、キャビティＣＶの内部と外部とをつなぐ電気的経路を構成している。この構成を得るために、端子構造３０１は、ケーシング５３０の枠体５３２に設けられた貫通孔ＴＨを貫通している。
端子構造３０１は、信号端子３１１、信号端子３１２、接地端子３１６および接地端子３１７をキャビティＣＶの内部に有しており、また、信号リード３２１、信号リード３２２、接地リード３２６および接地リード３２７をキャビティＣＶの外部に有している。また端子構造３０１は、信号端子３１１ａ、信号端子３１２ａ、接地端子３１６ａおよび接地端子３１７ａをキャビティＣＶの内部に有しており、また、信号リード３２１ａ、信号リード３２２ａ、接地リード３２６ａおよび接地リード３２７ａをキャビティＣＶの外部に有している。
図３は、端子構造３０１を概略的に示す回路図である。端子構造３０１は、本実施の形態においては、差動線路ＣＡおよび差動線路ＣＢを構成している。差動線路ＣＡは、信号端子３１１、信号端子３１２、接地端子３１６、接地端子３１７、信号リード３２１、信号リード３２２、接地リード３２６、接地リード３２７、信号線３３１、信号線３３２、接地線３３６、および接地線３３７を有している。信号線３３１は信号端子３１１と信号リード３２１との間の配線である。信号線３３２は信号端子３１２と信号リード３２２との間の配線である。接地線３３６は接地端子３１６と接地リード３２６との間の配線である。接地線３３７は接地端子３１７と接地リード３２７との間の配線である。同様に、差動線路ＣＢは、信号端子３１１ａ、信号端子３１２ａ、接地端子３１６ａ、接地端子３１７ａ、信号リード３２１ａ、信号リード３２２ａ、接地リード３２６ａ、接地リード３２７ａ、信号線３３１ａ、信号線３３２ａ、接地線３３６ａ、および接地線３３７ａを有している。信号線３３１ａは信号端子３１１ａと信号リード３２１ａとの間の配線である。信号線３３２ａは信号端子３１２ａと信号リード３２２ａとの間の配線である。接地線３３６ａは接地端子３１６ａと接地リード３２６ａとの間の配線である。接地線３３７ａは接地端子３１７ａと接地リード３２７ａとの間の配線である。
差動線路ＣＢの構成は差動線路ＣＡの構成と同様であってよいので、以下においては差動線路ＣＡについてのみ詳述する。なお変形例として、差動線路の数は２つ以外であってよい。また変形例として、差動線路とは異なる線路が構成されていてもよい。
なお本明細書においては、高周波モジュール７０１が使用される際に接地電位（より一般的に言えば基準電位）とされることが想定される部材の名称に「接地」の文言を付している。これら部材は、異なる電位を有する必要がないので、互いにつながっていてよい。具体的には、接地線３３６と接地線３３７との組は一体化されていてよい。
図４は、図２の線ＩＶ－ＩＶに沿う概略的な部分断面図である。図５は、信号端子３１１と信号線３３１と信号リード３２１とによって構成される回路を、図４の視野に平行な視野に対応づけて模式的に示す図である。信号線３３１は、端子構造３０１の内部において、厚み方向（図中、縦方向）および面内方向（図中、横方向）に延びる配線である。なお、信号端子３１２と信号線３３２と信号リード３２２とによって構成される回路、接地端子３１６と接地リード３２６と接地線３３６とによって構成される回路、および接地端子３１７と接地リード３２７と接地線３３７とによって構成される回路も、ほぼ同様である。
図６は、本実施の形態１における端子構造３０１の構成を概略的に示す部分平面図である。図７および図８のそれぞれは、図６の線ＶＩＩ－ＶＩＩおよび線ＶＩＩＩ－ＶＩＩＩに沿う概略的な部分断面図である。なお図６においては、図を見やすくするために、ろう材９０（図７および図８）が図示されていない。また線ＶＩＩ－ＶＩＩ（図６）は縁ＥＤに平行であり、線ＶＩＩＩ－ＶＩＩＩ（図６）は縁ＥＤに垂直である。
端子構造３０１は前述したように、信号リード３２１と、信号リード３２２と、接地リード３２６と、接地リード３２７とを有しており、さらに、基体１０と、信号パッド２１（第１パッド）と、信号パッド２２（第４パッド）と、接地パッド２６（第２パッド）と、接地パッド２７（第３パッド）と、ろう材９０とを有している。なお信号パッドと接地パッドとの表面に、ろう材の濡れ性を高めるためのめっき被膜が設けられていてもよい。また、信号リードと、接地リードと、ろう材との表面に、酸化を防止するためのめっき被膜が設けられていてもよい。
基体１０は絶縁体セラミックスからなる。基体１０は、主面ＭＳ（図７における上面）を有している。主面ＭＳは直線状の縁ＥＤ（図６）を含む。
信号パッド２１および信号パッド２２は信号線用のものであり、接地パッド２６および接地パッド２７は接地用のものである。また端子構造３０１は、接地パッド２６と接地パッド２７とを互いにつなぐ接続層２５を有していてよい。信号パッド２１、信号パッド２２、接地パッド２６、接地パッド２７、および接続層２５は、金属からなり、基体１０の主面ＭＳ上に設けられている。信号パッド２１は接地パッド２６および接地パッド２７の間に配置されている。信号パッド２２は、基体１０の主面ＭＳ上の信号パッド２１と接地パッド２７との間に配置されている。
基体１０の主面ＭＳにはトレンチＴＲが設けられている。トレンチＴＲは、その側壁として、主面ＭＳにつながる平坦面ＦＰを含む。平坦面ＦＰは、図７に示された例においては、主面ＭＳに実質的に垂直である。トレンチＴＲは、信号パッド２１と信号パッド２２との間の部分、信号パッド２１と接地パッド２６との間の部分および信号パッド２２と接地パッド２７との間の部分を含む。主面ＭＳは縁ＥＤ上において、トレンチ間隔ＳＴ（図７）でトレンチＴＲによって両端が区画された部分を有している。トレンチＴＲの内部の少なくとも一部は、セラミック基体の誘電率よりも低い誘電率を有する領域である。当該領域は、物質によって充填されていてよく、当該物質は気体であってよい。あるいは当該領域は真空であってもよい。トレンチは、好ましくは５０μｍ以上の深さを有しており、より好ましくは５０μｍ以上の深さにわたって上述した領域を有している。
信号パッド２１は、トレンチＴＲの平坦面ＦＰの仮想的な外挿面上に、側面ＦＳを有している。例えば図７に示されているように、基体１０の主面ＭＳに垂直な少なくとも一の断面視において、信号パッド２１は、横方向（主面ＭＳに平行な方向）における中点で厚みＴ１（第１厚み）を有しており、かつ側面ＦＳで厚みＴ２（第２厚み）を有している。厚みＴ１は、好ましくは１０μｍ以上であり、より好ましくは２５μｍ以上である。また厚みＴ１は、好ましくは１００μｍ以下である。本実施の形態において、厚みＴ２が厚みＴ１の半分よりも大きいという厚み条件が満たされている。なお、厚みＴ２は厚みＴ１の７０％以上であることがさらに好ましい。本実施の形態においては、上記横方向は、縁ＥＤに沿った方向である。また信号パッド２１は、この厚み条件を満たす側面ＦＳを、横方向における両端の各々において有している。なお、厚みＴ１は、信号パッド２１の寸法であり、信号パッド２１につながるビアホール中の電極（本実施の形態において図示せず）は無視され、また、信号パッド２１に付加されたろう材９０およびめっき被膜も無視される。また好ましくは、図７における横方向において、信号パッド２１の端から１０μｍ内側の位置における信号パッド２１の厚みは、厚みＴ１の半分よりも大きい。
寸法に関しての上述した無視を考慮するものとして、典型的には、信号パッド２１の下面（基体１０に面する面）は、角部を有しない平坦な面である。ここで、「平坦な面」は、主に製造上の理由に起因して、わずかな湾曲を有する部分を含んでもよい。ここで、「わずかな湾曲」は、例えば、後述するパッド幅ＷＰ程度以上の曲率半径での湾曲である。また典型的には、図７のような断面視において、信号パッド２１の厚みは、信号パッド２１のおおよそ中央部分（より一般的に言えば、信号パッド２１の両端から離れた部分）において最大値を有しており、かつ、この部分から両端の各々に向かって、おおよそ一定であるかまたは徐々に減少している。また典型的には、図７のような断面視において、信号パッド２１の厚みの最小値は厚みＴ２であり、その場合、信号パッド２１の厚みは、Ｔ２以上Ｔ１以下である。また図７のような断面視において、信号パッド２１の厚みは、その平均値から±３０％の範囲にあることが好ましい。
信号パッド２１の側面ＦＳは、本実施の形態においては、縁ＥＤ（図６）まで延びている。基体１０の主面ＭＳに垂直であって縁ＥＤを含む断面視は、図７の断面視とほぼ同様であり、よって両断面において、前述した厚み条件が満たされている。
信号パッド２１は、横方向において（本実施の形態においては具体的には縁ＥＤ上で）、幅寸法としてパッド幅ＷＰを有している。パッド幅ＷＰは、２５０μｍ以上、５００μｍ以下であることが好ましい。またパッド幅ＷＰは信号リード３２１の幅よりも大きく、好ましくは信号パッド２１は信号リード３２１の両側において１００μｍ以上のマージンを有している。本実施の形態においては、両側におけるマージンが実質的に同じであることが好ましい。言い換えれば、横方向において、信号リード３２１の中心は信号パッド２１の中心に実質的に一致していることが好ましい。またパッド幅ＷＰは、横方向における信号パッド２１の中心と信号パッド２２の中心との間の距離の４０％以上９５％以下であることが好ましい。
本実施の形態においてはパッド幅ＷＰはトレンチ間隔ＳＴ（図７）と等しい。前述した厚み条件は少なくとも、基体１０の主面ＭＳに垂直かつ縁ＥＤに平行であって縁ＥＤからパッド幅ＷＰの３０％以内の任意の断面視において満たされていることが好ましい。より好ましくは、前述した厚み条件は少なくとも、基体１０の主面ＭＳに垂直かつ縁ＥＤに平行であって縁ＥＤからパッド幅ＷＰの５０％以内の任意の断面視において満たされている。
なお、信号パッド２２の構成は、上述した信号パッド２１の構成と同様であってよい。接地パッド２６および接地パッド２７は、信号パッド２１および信号パッド２２とは異なり、トレンチＴＲから離れていてよい。
信号リード３２１は、信号パッド２１に電気的に接続されるように、信号パッド２１上にろう材９０によって接合されている。信号リード３２１の、信号パッド２１に接合された部分は、縁ＥＤに垂直な方向、言い換えれば線ＶＩＩ－ＶＩＩ（図６）に垂直な方向、に沿って延びていることが好ましい。ろう材９０は、信号パッド２１の材料とは異なる材料からなり、信号パッド２１の融点よりも低い融点を有することが好ましく、例えば、銀ろう材である。信号リード３２２は、信号パッド２２に電気的に接続されるように、信号パッド２２上にろう材９０によって接合されている。接地リード３２６は、接地パッド２６に電気的に接続されるように、接地パッド２６上にろう材９０によって接合されている。接地リード３２７は、接地パッド２７に電気的に接続されるように、接地パッド２７上にろう材９０によって接合されている。信号リード３２１の幅（図６および図７における横方向の寸法）は、例えば、１５０μｍ以上２００μｍ以下であり、信号リード３２２の幅も同様であってよい。接地リード３２６および接地リード３２７の各々の幅は、信号リード３２１の幅よりも大きくてよい。
図９は、比較例１としての端子構造３００Ａの構成を、図７と同様の視野で示す部分断面図である。端子構造３００Ａにおいては、信号パッド２１のパッド幅ＷＰがトレンチ間隔ＳＴよりも小さく、信号パッド２１がトレンチＴＲから離れている。図９の断面視において、信号パッド２１の両端の厚みは、横方向（主面ＭＳに平行な方向）における中点での厚みＴ１に比して半分未満であり、典型的には、図９の縦方向において１μｍ未満である。このような構成は、上記のようにトレンチＴＲから離れた信号パッド２１がスクリーン印刷によって形成されている場合に典型的である。なぜならばスクリーン印刷においては、パターンの端で厚みがかなり小さくなりやすいからである。
信号リード３２１を信号パッド２１から引き剥がす外力Ｆ（図８）が信号リード３２１に何らかの原因によって印加されると、信号リード３２１が接合されている信号パッド２１に応力が加わる。端子構造３００Ａにおいては、この応力に起因して信号パッド２１が破壊しやすい。なぜならば、第１の理由として、パッド幅ＷＰが小さいので、信号パッド２１の単位面積当たりに加わる応力が大きくなりやすいためである。第２の理由として、信号パッド２１の両端が薄いので、これら両端での応力緩和が働きにくく、結果として、信号パッド２１の端が破壊の起点となりやすいためである。
図１０は、比較例２としての端子構造３００Ｂの構成を図７と同様の視野で示す部分断面図である。端子構造３００Ｂにおいては、信号パッド２１のパッド幅ＷＰがトレンチ間隔ＳＴとおおよそ同じである。よって比較例１としての端子構造３００Ａに関連して述べた上記第１の理由は、端子構造３００Ｂには該当しない。一方で、本比較例２では、トレンチＴＲの平坦面ＦＰの外挿面上において、信号パッド２１は実質的にゼロ（例えば厚み１μｍ未満）の厚みＴ２を有しており、よって上記第２の理由は端子構造３００Ｂにも該当する。従って、端子構造３００Ｂにおいても信号パッド２１は破壊しやすい。また、端子構造３００Ｂのように信号パッド２１の厚みが実質的にゼロに至る箇所と、トレンチＴＲの側壁とを横方向において精度よく一致させることは、製造上、難易度が高い。
本実施の形態によれば、第１に、基体１０の主面ＭＳにトレンチＴＲが設けられることによって、配線経路間の容量結合を調整することができる。これにより広帯域化に対応することができる。第２に、前述した厚み条件（厚みＴ２＞厚みＴ１／２）が満たされることによって、信号パッド２１が側面ＦＳで過度に小さな厚みを有することが避けられる。これにより、信号リード３２１に力が加わった際に信号パッド２１が側面ＦＳ近傍で破壊されにくくなる。よって、信号リード３２１の接合強度を高めることができる。第３に、信号パッド２１の側面ＦＳは、トレンチＴＲの平坦面ＦＰの外挿面上にある。これにより、端子構造３０１の製造において、トレンチＴＲを形成する工程に付随して、信号パッド２１の側面ＦＳを形成することができる。よって、上述したように十分な厚みを有する側面ＦＳを、製造時に大きな労力を伴うことなく形成することができる。以上から、広帯域化に対応しつつ、製造のための労力を大きく増大させることなく、信号リード３２１の接合強度を高めることができる。
また本実施の形態においては、基体１０の主面ＭＳに垂直であって縁ＥＤを含む断面視において、前述した厚み条件が満たされている。これにより、信号リード３２１に力が加わった際に、信号パッド２１が基体１０の縁ＥＤ近傍で破壊しにくくなる。前述した厚み条件は少なくとも、基体１０の主面ＭＳに垂直であって、縁ＥＤからパッド幅ＷＰの３０％以内の任意の断面視において満たされていることが好ましい。これにより、信号リード３２１に力が加わった際に信号パッド２１が基体１０の縁ＥＤ近傍で、より破壊しにくくなる。
信号線用の信号パッド２１は、接地用の接地パッド２６および接地パッド２７の間に配置されている。これにより、信号パッド２１を含む信号配線からの電磁界の漏れが防止される。よって、広帯域化に、より対応することができる。
トレンチＴＲは、信号パッド２１と信号パッド２２との間の部分、信号パッド２１と接地パッド２６との間の部分および信号パッド２２と接地パッド２７との間の部分を含む。これにより、信号パッド２１を通る信号線と、信号パッド２２を通る信号線との間での過大な容量結合を避けることができる。さらに、信号パッド２１を通る信号線と接地パッド２６を通る接地線との間、および、信号パッド２２を通る信号線と接地パッド２７を通る接地線との間での過大な容量結合を避けることができる。よって、広帯域化に、より対応することができる。
図１１は、図７の第１変形例としての端子構造３０２を概略的に示す部分断面図である。端子構造３０２においては、ろう材９０が信号パッド２１の側面ＦＳ上にまで延びている。本変形例においても、上記本実施の形態１とほぼ同様の効果が得られる。
図１２は、図７の第２変形例としての端子構造３０３を概略的に示す部分断面図である。端子構造３０３においては、平坦面ＦＰおよび側面ＦＳは、主面ＭＳに垂直な面から、角度ＡＧ傾いている。本変形例においては、厚みＴ２は、側面ＦＳの、厚み方向（図１２における縦方向）に沿った寸法と定義される。すなわち平坦面ＦＰに沿った側面ＦＳの長さとｃｏｓＡＧとの積が厚みＴ２である。角度ＡＧが十分に小さければ、本変形例においても上記実施の形態１とほぼ同様の効果が得られる。角度ＡＧは３０°未満であることが好ましい。また好ましくは、図１２における横方向において、信号パッド２１の端（図中、側面ＦＳの上端）から１０μｍ内側（１０μｍ中点寄り）の位置における信号パッド２１の厚みは、厚みＴ１の半分よりも大きい。
なお上記本実施の形態においては、接地パッド２６と接地パッド２７との間に、差動線路ＣＡ（図３）用の１対のパッドとしての信号パッド２１および信号パッド２２が設けられている。変形例として、差動線路に代わって単一の線路が設けられてもよく、その場合、信号パッド２２および信号リード３２２は省略され得る。また上記においては信号パッド２１の側面ＦＳが縁ＥＤ（図６）まで延びているが、変形例として、側面ＦＳが縁ＥＤに達していなくてもよい。
また上述した各断面図においては、信号パッド２１、信号パッド２２、接地パッド２６および接地パッド２７の各々の表面と、基体１０の主面ＭＳの、これらパッドが形成されていない部分とが、同一平面上にある。このような形態は典型的には、製造において、基体１０となるグリーンシート上にこれらパッドとなるペースト層がスクリーン印刷によって形成された後、焼成工程前にこれらペースト層がグリーンシート中へプレスされることによって得られる。変形例として、主面ＭＳの、これらパッドが形成されていない部分から、各パッドの表面が盛り上がっていてもよく、そのような形態は、上記プレスが弱かったり省略されたりすることによって得られる。あるいは、そのような形態は、各パッドとなるペースト層の印刷工程が基体１０の焼成工程後に行われることによって得られる。
＜実施の形態２＞
図１３は、本実施の形態２における端子構造３０４の構成を概略的に示す部分平面図である。本実施の形態においては、トレンチＴＲは、接続層２５と信号パッド２１との間の部分、および接続層２５と信号パッド２２との間の部分を含む。さらに、信号パッド２１は、基体１０の主面上において、縁ＥＤおよびトレンチＴＲによって完全に囲まれている。具体的には、信号パッド２１は、縁ＥＤで構成された１辺と、トレンチＴＲで構成された３辺とを有する四角形の形状を有している。なお、図１３に示された例においては、信号パッド２１から対角方向の領域において、基体１０の主面上にトレンチＴＲが形成されていない。変形例として、端子構造３０５（図１４）のように、信号パッド２１から対角方向の領域においても基体１０の主面上にトレンチＴＲが形成されていてよい。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、トレンチＴＲは、接続層２５と信号パッド２１との間の部分、および接続層２５と信号パッド２２との間の部分を含む。これにより、接地電位を有する接続層２５と、信号パッド２１を通る信号線および信号パッド２２を通る信号線の各々との間での、過大な容量結合を避けることができる。よって、広帯域化に、より対応することができる。
信号パッド２１は主面ＭＳ上において縁ＥＤおよびトレンチＴＲによって完全に囲まれている。これにより、信号パッド２１の周囲全体にわたって、容量結合が抑えられる。よって、信号パッド２１を通る配線の特性インピーダンスの低下を、より抑制することができる。
＜実施の形態３＞
図１５は、本実施の形態３における端子構造３０６の構成を概略的に示す部分平面図である。図１６は、図１５の線ＸＶＩ－ＸＶＩに沿う概略的な部分断面図である。
端子構造３０６は、端子構造３０１（図６および図７：実施の形態１）の信号パッド２１および信号パッド２２に代わって、信号パッド２１Ａ（第１パッド）および信号パッド２２Ａ（第４パッド）を有している。本実施の形態においては、トレンチＴＲは、信号パッド２１Ａと信号パッド２２Ａとの間の部分を含むが、信号パッド２１Ａと接地パッド２６との間の部分および信号パッド２２Ａと接地パッド２７との間の部分は含まない。従って、基体１０の主面ＭＳは、信号パッド２１Ａと接地パッド２６との間および接地パッド２７と信号パッド２２Ａとの間において平坦である。その結果、信号パッド２１Ａは、信号パッド２１とは異なり、横方向（具体的には、縁ＥＤに沿った方向）における一端（図中、トレンチＴＲに接する右端）でのみ、実施の形態１で述べた厚み条件（厚みＴ２＞厚みＴ１／２）を満たす側面ＦＳを有している。他端（図中、左端）の厚みは、厚みＴ１に比して半分未満であり、典型的には１μｍ未満である。
主面ＭＳに平行な平面レイアウト（図１５参照）において、信号パッド２１Ａは、信号リード３２１とトレンチＴＲとの間の第１領域Ｒ１と、第１領域Ｒ１から信号リード３２１によって隔てられた第２領域Ｒ２とを含む。第１領域Ｒ１は一の仮想直線（図１５における寸法線）に沿って、信号リード３２１とトレンチＴＲとの間の最小距離ＤＴを有している。この一の仮想直線上に沿っての第２領域Ｒ２の寸法ＤＭは、最小距離ＤＴよりも大きいことが好ましい。この場合、横方向において、信号リード３２１の中心が信号パッド２１Ａの中心からずらされ、このずれは、例えば、１０μｍ以上、２５μｍ以下である。言い換えれば、寸法ＤＭと最小距離ＤＴとの差異は、例えば、２０μｍ以上、５０μｍ以下である。
信号パッド２２Ａの構成は、上述した信号パッド２１Ａの構成と同様であってよい。具体的には、信号パッド２２Ａの構成は、上述した信号パッド２１Ａの構成と、横方向において対称であってよい。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によっても、実施の形態１で述べた厚み条件を満たす側面ＦＳが設けられる。これにより、実施の形態１の効果に類した効果が得られる。
特に、寸法ＤＭが最小距離ＤＴよりも大きい場合は、信号パッド２１Ａの第２領域Ｒ２が広くなるので、信号リード３２１に力が加わった際に信号パッド２１Ａの第２領域Ｒ２が破壊しにくくなる。一方で、信号パッド２１Ａの第１領域Ｒ１は、前述した厚み条件が満たされていることによって、破壊しにくくされている。以上から、信号パッド２１Ａの第１領域Ｒ１および第２領域Ｒ２の両方が破壊しにくい。よって、信号パッド２１Ａへの信号リード３２１の接合強度を高めることができる。
＜実施の形態４＞
図１７は、本実施の形態４における端子構造３０７の構成を概略的に示す部分平面図である。図１８は、図１７の線ＸＶＩＩＩ－ＸＶＩＩＩに沿う概略的な部分断面図である。
端子構造３０７は、端子構造３０１（図６および図７：実施の形態１）の信号パッド２１および信号パッド２２に代わって、信号パッド２１Ｂ（第１パッド）および信号パッド２２Ｂ（第４パッド）を有している。本実施の形態においては、トレンチＴＲは、信号パッド２１Ｂと接地パッド２６との間の部分および信号パッド２２Ｂと接地パッド２７との間の部分を含むが、信号パッド２１Ｂと信号パッド２２Ｂとの間の部分は含まない。従って、基体１０の主面ＭＳは、信号パッド２１Ｂと信号パッド２２Ｂとの間において平坦である。その結果、信号パッド２１Ｂは、信号パッド２１とは異なり、横方向（具体的には、縁ＥＤに沿った方向）における一端（図中、トレンチＴＲに接する左端）でのみ、実施の形態１で述べた厚み条件（厚みＴ２＞厚みＴ１／２）を満たす側面ＦＳを有している。他端（図中、右端）の厚みは、厚みＴ１に比して半分未満であり、典型的には１μｍ未満である。
主面ＭＳに平行な平面レイアウト（図１７参照）において、信号パッド２１Ｂは、信号リード３２１とトレンチＴＲとの間の第１領域Ｒ１と、第１領域Ｒ１から信号リード３２１によって隔てられた第２領域Ｒ２とを含む。第１領域Ｒ１は一の仮想直線（図１７における寸法線）に沿って、信号リード３２１とトレンチＴＲとの間の最小距離ＤＴを有している。この一の仮想直線上に沿っての第２領域Ｒ２の寸法ＤＭは、最小距離ＤＴよりも大きいことが好ましい。
信号パッド２２Ｂの構成は、上述した信号パッド２１Ｂの構成と同様であってよい。具体的には、信号パッド２２Ｂの構成は、上述した信号パッド２１Ｂの構成と、横方向において対称であってよい。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によっても、実施の形態１で述べた厚み条件を満たす側面ＦＳが設けられる。これにより、実施の形態１の効果に類した効果が得られる。
特に、寸法ＤＭが最小距離ＤＴよりも大きい場合は、信号パッド２１Ｂの第２領域Ｒ２が広くなるので、信号リード３２１に力が加わった際に信号パッド２１Ｂの第２領域Ｒ２が破壊しにくくなる。一方で、信号パッド２１Ｂの第１領域Ｒ１は、前述した厚み条件が満たされていることによって、破壊しにくくされている。以上から、信号パッド２１Ｂの第１領域Ｒ１および第２領域Ｒ２の両方が破壊しにくい。よって、信号パッド２１Ｂへの信号リード３２１の接合強度を高めることができる。
＜実施の形態５＞
本実施の形態においては、端子構造３０１（図６および図７：実施の形態１）の製造方法の例について説明する。
図１９は、第１工程を概略的に示す部分平面図である。図２０は、図１９の線ＸＸ－ＸＸに沿う概略的な部分断面図である。なお、図中の二点鎖線は、後述するレーザ加工によって除去されることになる領域を示している。
基体１０となる部分を含む第１グリーンシート１１Ｇが形成される。第１グリーンシート１１Ｇは、第１面Ｆ１と、第１面Ｆ１と反対の第２面Ｆ２とを有している。第１グリーンシート１１Ｇの第１面Ｆ１上に、信号パッド２１および信号パッド２２（図６および図７）となる部分を含むペースト層２０Ｐが印刷される。また第１グリーンシート１１Ｇの第１面Ｆ１上に、接地パッド２６、接地パッド２７および接続層２５（図６および図７）のそれぞれとなるペースト層２６Ｐ、ペースト層２７Ｐおよびペースト層２５Ｐが印刷される。印刷は、スクリーン印刷技術を用いて行われてよい。また基体１０となる部分を含む第２グリーンシート１２Ｇが形成される。第１グリーンシート１１Ｇの第２面Ｆ２と第２グリーンシート１２Ｇとが互いに向かい合うように第１グリーンシート１１Ｇと第２グリーンシート１２Ｇとを積層することによって、積層体８１が形成される。なお、積層体８１が有する複数のグリーンシートの数は任意であり、図２０においては第３グリーンシート１３Ｇも積層される。
図２１は、本実施の形態５における、端子構造３０１の製造方法の第２工程を概略的に示す部分断面図である。レーザ加工によって積層体８１の一部を除去する工程が行われる。この工程により第１グリーンシート１１Ｇの一部を除去することによって、トレンチＴＲの平坦面ＦＰの少なくとも一部となる面が第１グリーンシート１１Ｇに形成される。また上記工程によりペースト層２０Ｐの一部を除去することによって、ペースト層２０Ｐが、信号パッド２１および信号パッド２２のそれぞれとなるペースト層２１Ｐおよびペースト層２２Ｐへパターニングされる。またこれにともなって、信号パッド２１の側面ＦＳとなる面がペースト層２１Ｐに形成される。上記レーザ加工の後に、積層体８１が焼成される。
図２２は、第３工程を概略的に示す部分断面図である。上記焼成によって、積層体８１（図２１）から焼成体８９が形成される。具体的には、第１グリーンシート１１Ｇ、第２グリーンシート１２Ｇおよび第３グリーンシート１３Ｇから基体１０が形成される。また、ペースト層２１Ｐ、ペースト層２２Ｐ、ペースト層２６Ｐ、ペースト層２７Ｐおよびペースト層２５Ｐのそれぞれから、信号パッド２１、信号パッド２２、接地パッド２６、接地パッド２７および接続層２５が形成される。
図７を参照して、その後、信号パッド２１に電気的に接続されるように信号パッド２１上に信号リード３２１が、ろう材９０を用いて取り付けられる。また、他のリードも同様に取り付けられる。以上により、端子構造３０１が得られる。
なお図２１の工程においてはトレンチＴＲの底が第２面Ｆ２よりも浅いが、トレンチＴＲは第２面Ｆ２より深くてもよく、例えば第２グリーンシート１２Ｇまたは第３グリーンシート１３Ｇ中に位置してもよい。なお、上述した製造方法は、レーザ加工の範囲を調整することによって、実施の形態１だけでなく実施の形態２～４にも適用することが可能である。
本実施の形態によれば、トレンチＴＲは、積層体８１が形成された後のレーザ加工によって形成される。これにより、トレンチＴＲのパターンを任意に選択することができる。特に、図１３または図１４に示されるように、基体１０の主面の一部が縁ＥＤとトレンチＴＲとによって全体的に囲まれるようなレイアウトであっても、採用することができる。
図２３は、図１９の変形例を示す概略的な部分平面図である。図２４は、図２０の変形例を示すものであって、図２３の線ＸＸＩＶ－ＸＸＩＶに沿う概略的な部分断面図である。本変形例においては、ペースト層２０Ｐ（図１９および図２０）に代わって、ペースト層２１Ｐおよびペースト層２２Ｐが印刷される。第１面Ｆ１（図２４）は、ペースト層２１Ｐおよびペースト層２２Ｐの間において、ペースト層が印刷されない領域を有しており、この領域はレーザ加工によって除去される。このような領域が設けられることによって、図２０の工程が用いられる場合に比して、ペーストの消費量を節約することができる。特に、ペーストが貴金属を含有している場合、この節約によって製造コストを、大きく低減することができる。
＜実施の形態６＞
図２５は、本実施の形態６における端子構造３０８の構成を概略的に示す部分断面図である。端子構造３０８は、少なくとも１つの配線層３０を有しており、図２５に示された例においては配線層３１および配線層３２を有している。配線層３０は、主面ＭＳから離れて基体１０中に設けられており、主面ＭＳと平行に、言い換えれば図２５において横方向に、広がっている。また端子構造３０８は、信号パッド２１および信号パッド２２の各々と配線層３０との間の厚み方向における接続のために、ビアホール中に形成された電極４１を有している。また端子構造３０８は、配線層３１と配線層３２との間の厚み方向における接続のために、ビアホール中に形成された電極４２を有している。なお、実施の形態１において説明したように、電極４１は、厚みＴ１（図７）の定義に関しては無視される。
端子構造３０８の製造が、前述した実施の形態５において説明したように複数のグリーンシートの積層工程を有する場合、厚み方向（図２５における縦方向）において、配線層３０となるペースト層はグリーンシート間に配置される。仮に、トレンチＴＲの底も必ずグリーンシート間に配置されなければならないとすると、厚み方向において、トレンチＴＲの底の位置は、配線層３０の存在範囲に含まれる。その場合、トレンチＴＲによる容量結合の調整の自由度が制限される。本実施の形態においては、厚み方向において、トレンチＴＲの底は配線層３０のいずれからも外れていてよい。これにより、容量結合の調整の自由度が高められる。このような配置は、例えば、実施の形態５で説明した製造方法により、容易に得ることができる。なお、トレンチＴＲの底の深さは均一である必要はなく、図２５に示されているように、互いに異なる深さを有する底ＴＢ１および底ＴＢ２が設けられてよい。
なお本実施の形態で説明した特徴は、前述した実施の形態１から５のいずれにも適用され得る。
＜実施の形態７＞
本実施の形態においては、端子構造３０１（図６および図７：実施の形態１）の製造方法の、前述した実施の形態５とは異なる例について説明する。
図２６は、第１工程を概略的に示す部分平面図である。図２７は、図２６の線ＸＸＶＩＩ－ＸＸＶＩＩに沿う概略的な部分断面図である。なお、図中の二点鎖線は、後述するパンチ加工によって除去されることになる領域を示している。
基体１０となる部分を含む第１グリーンシート１１Ｇが形成される。第１グリーンシート１１Ｇは、第１面Ｆ１と、第１面Ｆ１と反対の第２面Ｆ２とを有している。第１グリーンシート１１Ｇの第１面Ｆ１上に、信号パッド２１および信号パッド２２（図６および図７）となる部分を含むペースト層２０Ｐが印刷される。また第１グリーンシート１１Ｇの第１面Ｆ１上に、接地パッド２６、接地パッド２７および接続層２５（図６および図７）のそれぞれとなるペースト層２６Ｐ、ペースト層２７Ｐおよびペースト層２５Ｐが印刷される。印刷は、スクリーン印刷技術を用いて行われてよい。これら印刷によって、第１グリーンシート１１Ｇ、ペースト層２０Ｐ、ペースト層２６Ｐ、ペースト層２７Ｐおよびペースト層２５Ｐを有する複合層１１Ｃが形成される。
図２８は、第２工程を概略的に示す部分平面図である。図２９は、図２８の線ＸＸＩＸ－ＸＸＩＸに沿う概略的な部分断面図である。パンチ加工によって複合層１１Ｃの一部を除去する工程が行われる。この工程により第１グリーンシート１１Ｇの一部を除去することによって、トレンチＴＲの平坦面ＦＰの少なくとも一部となる面が、第１グリーンシート１１Ｇに形成される。また上記工程によりペースト層２０Ｐの一部を除去することによって、ペースト層２０Ｐが、信号パッド２１および信号パッド２２のそれぞれとなるペースト層２１Ｐおよびペースト層２２Ｐへパターニングされる。これにともなって、信号パッド２１の側面ＦＳとなる面がペースト層２１Ｐに形成される。
図３０は、第３工程を概略的に示す部分断面図である。基体１０となる部分を含む第２グリーンシート１２Ｇが形成される。前述したパンチ加工の後、第１グリーンシート１１Ｇの第２面Ｆ２と第２グリーンシート１２Ｇとが互いに向かい合うように第１グリーンシート１１Ｇと第２グリーンシート１２Ｇとを積層することによって、積層体８４が形成される。なお、積層体８４が有する複数のグリーンシートの数は任意であり、図３０においては第３グリーンシート１３Ｇおよび第４グリーンシート１４Ｇも積層される。図３０に示された例においては、第１グリーンシート１１Ｇにおいてパンチ加工が施された領域がトレンチＴＲとなり、厚み方向において、トレンチＴＲの底の位置は、第１グリーンシート１１Ｇの第２面Ｆ２の位置に対応する。なお変形例として、第２グリーンシート１２Ｇへもパンチ加工を施すことによって、トレンチＴＲの底の位置を第２グリーンシート１２Ｇと第３グリーンシート１３Ｇとの間の位置とすることも可能である。
上記積層工程の後に、積層体８４（図３０）が焼成される。これにより積層体８４から焼成体８９（図２２）が得られる。具体的には、第１グリーンシート１１Ｇ、第２グリーンシート１２Ｇ、第３グリーンシート１３Ｇおよび第４グリーンシート１４Ｇから基体１０が形成される。また、ペースト層２１Ｐ、ペースト層２２Ｐ、ペースト層２６Ｐ、ペースト層２７Ｐおよびペースト層２５Ｐのそれぞれから、信号パッド２１、信号パッド２２、接地パッド２６、接地パッド２７および接続層２５が形成される。
図７を参照して、その後、信号パッド２１に電気的に接続されるように信号パッド２１上に信号リード３２１が、ろう材９０を用いて取り付けられる。また、他のリードも同様に取り付けられる。以上により、端子構造３０１が得られる。
本実施の形態によれば、基体１０のトレンチＴＲを、簡易な工程であるパンチ加工によって形成することができる。なお、パンチ加工は、第１グリーンシート１１Ｇに対して積層工程の前に行われる。よって、実施の形態２（図１３または図１４）のような、基体１０の主面の一部が縁ＥＤとトレンチＴＲとによって全体的に囲まれるようなレイアウトの場合、第１グリーンシート１１Ｇの、このように囲まれた部分が、他の部分から分離されてしまう。よって本実施の形態の製造方法は、前述した実施の形態１、３および４で説明した端子構造を得るために特に適している。
図３１は、図２６の変形例を示す概略的な部分平面図である。図３２は、図２７の変形例を示すものであって、図３１の線ＸＸＸＩＩ－ＸＸＸＩＩに沿う概略的な部分断面図である。本変形例においては、ペースト層２０Ｐ（図２６および図２７）に代わって、ペースト層２１Ｐおよびペースト層２２Ｐが印刷される。第１面Ｆ１（図３２）は、ペースト層２１Ｐおよびペースト層２２Ｐの間において、ペースト層が印刷されない領域を有しており、この領域はパンチ加工によって除去される。このような領域が設けられることによって、図２７の工程が用いられる場合に比して、ペーストの消費量を節約することができる。特に、ペーストが貴金属を含有している場合、この節約によって製造コストを、大きく低減することができる。
なお上記各実施の形態においては、信号パッドの形状が四角形である場合について説明したが、他の形状が用いられてもよい。また実施の形態５および７においては、グリーンシートへの加工によってトレンチを形成する工程について説明したが、変形例として、トレンチを形成する前に、グリーンシートを焼成することによって焼成体が形成されてもよい。その場合、焼成体上に信号パッドが形成され、その後にトレンチが形成される。
＜実験＞
以下の表１に示すように、端子構造３０１（図６および図７）に対応する実施例と、端子構造３００Ａ（図９）に対応する比較例１と、端子構造３００Ｂ（図１０）に対応する比較例２とが作製され、そして信号パッド２１への信号リード３２１の接合強度が評価された。
Figure 0007235878000001
比較例１、比較例２および実施例において、トレンチ間隔ＳＴは、共通して０．４５ｍｍとされた。一方、パッド幅ＷＰは、比較例１においては０．３８ｍｍとされ、比較例２および実施例においては０．４５ｍｍとされた。トレンチＴＲおよび信号パッド２１は、比較例１においては数十μｍ程度互いに離され、比較例２においては互いにわずかに（数μｍ程度）離され、実施例においては互いに連続とされた。
信号パッド２１およびトレンチＴＲの長さ（図６における縦方向の寸法）は、共通して０．６４ｍｍとされた。信号リード３２１の幅（図７、図９および図１０における横方向の寸法）は、共通して０．２ｍｍとされ、信号リード３２１の厚み（図７、図９および図１０における縦方向の寸法）は、共通して０．１５ｍｍとされた。信号リード３２１の、信号パッド２１に接合されている部分の長さ（図６における縦方向の長さ）は、共通して０．５８ｍｍとされた。実施例では、パッドの中央での厚みＴ１は３６μｍ、パッド側面での厚みＴ２は２８μｍであった。したがってパッド側面での厚みＴ２は、パッドの中央での厚みＴ１の約７８％であり、厚みＴ１の半分より大きくなっていた。
各端子構造に対して、図８に示されているように、信号リード３２１の先端に対して、端子構造の厚み方向に沿って外力Ｆが加えられた。なお、実験の便宜上、外力Ｆを加える前に、図８の二点鎖線に示されているように、信号リード３２１を塑性変形させた。各サンプルの信号リード３２１を引き剥がすのに要した外力Ｆによって、信号リード３２１の接合強度を測定した。そして、比較例１、比較例２および実施例の各々について、サンプル間での平均値および最小値が算出された。
比較例１は接合強度が最も低かった。第１の理由として、パッド幅ＷＰが小さいので、信号パッド２１の単位面積当たりに加わる応力が大きくなりやすかったと推測される。第２の理由として、信号パッド２１の両端が薄いので、これら両端での応力緩和が働きにくく、結果として、信号パッド２１の端が破壊の起点となりやすかったと推測される。比較例２においては、信号パッド２１のパッド幅ＷＰがトレンチ間隔ＳＴとほぼ同じであるので上記第１の理由は該当しないことから、接合強度が若干改善されたものと推測される。実施例においては、上記第１の理由だけでなく第２の理由も該当しないことから、接合強度が、比較例１および２より大きかったと推測される。
なお、比較例２（図１０：端子構造３００Ｂ）のように信号パッド２１の厚みが実質的にゼロに達する箇所と、トレンチＴＲの側壁とをほぼ一致させることは、製造上、難易度が高い。本実験においては、多数のサンプルを製造後、これらから比較例２に対応するものを抽出することによって、比較例２に対応するサンプルを得た。仮に比較例２の端子構造の量産が行われたとすると、低い歩留まりが予想される。これに対して比較例１および実施例については、このような歩留まりの問題は想定されない。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１０ ：基体
１１Ｃ ：複合層
１１Ｇ ：第１グリーンシート
１２Ｇ ：第２グリーンシート
１３Ｇ ：第３グリーンシート
１４Ｇ ：第４グリーンシート
２０Ｐ ：ペースト層
２１，２１Ａ，２１Ｂ ：信号パッド（第１パッド）
２１Ｐ ：ペースト層
２２，２２Ａ，２２Ｂ ：信号パッド（第４パッド）
２２Ｐ ：ペースト層
２５ ：接続層
２５Ｐ ：ペースト層
２６ ：接地パッド（第２パッド）
２６Ｐ ：ペースト層
２７ ：接地パッド（第３パッド）
２７Ｐ ：ペースト層
３０～３２ ：配線層
４１，４２ ：電極
８１，８４ ：積層体
８９ ：焼成体
９０ ：ろう材
３０１～３０８ ：端子構造
３１１，３１１ａ ：信号端子
３１２，３１２ａ ：信号端子
３１６，３１６ａ ：接地端子
３１７，３１７ａ ：接地端子
３２１，３２１ａ，３２２，３２２ａ ：信号リード
３２６，３２６ａ，３２７，３２７ａ ：接地リード
３３１，３３１ａ，３３２，３３２ａ ：信号線
３３６，３３６ａ，３３７，３３７ａ ：接地線
５０１ ：パッケージ
５３０ ：ケーシング
５３１ ：板体
５３２ ：枠体
５３５ ：開口部
７０１ ：高周波モジュール
７３０ ：蓋体
７５０ ：内部回路
７５２ ：光学部品
ＣＡ ：差動線路
ＣＢ ：差動線路
ＣＶ ：キャビティ
ＴＲ ：トレンチ

Claims (15)

  1. 絶縁体セラミックスからなり、トレンチが設けられた主面を有する基体を備え、前記トレンチは、前記主面につながる平坦面を含み、さらに、
    前記基体の前記主面上に設けられ金属からなる第１パッドと、
    前記第１パッドに電気的に接続されるように前記第１パッド上に設けられたリードと、
    を備え、前記第１パッドは前記トレンチの前記平坦面の外挿面上に側面を有しており、前記基体の前記主面に垂直な少なくとも一の断面視において、前記第１パッドは、前記主面に平行な方向における中点で第１厚みを有しており、かつ前記側面で第２厚みを有しており、前記第２厚みが前記第１厚みの半分よりも大きいという厚み条件が満たされている端子構造。
  2. 前記主面から離れて前記基体中に設けられ前記主面と平行に広がる少なくとも１つの配線層をさらに備え、厚み方向における位置に関して前記トレンチの底は前記少なくとも１つの配線層のいずれからも外れている、請求項１に記載の端子構造。
  3. 前記基体の前記主面は直線状の縁を含み、前記第１パッドの前記側面は前記縁まで延びており、
    前記基体の前記主面に垂直であって前記縁を含む断面視において、前記厚み条件が満たされている、
    請求項１または２に記載の端子構造。
  4. 前記第１パッドは前記縁上で幅寸法を有しており、前記厚み条件は少なくとも、前記基体の前記主面に垂直であって前記縁から前記幅寸法の３０％以内の任意の断面視において満たされている、請求項３に記載の端子構造。
  5. 前記第１パッドは前記主面上において前記縁および前記トレンチによって完全に囲まれている、請求項３または４に記載の端子構造。
  6. 前記基体の前記主面上に設けられ金属からなる、第２パッドおよび第３パッドをさらに備え、前記第１パッドは前記第２パッドおよび前記第３パッドの間に配置されており、
    前記第１パッドは信号線用であり、前記第２パッドおよび前記第３パッドは接地用である、請求項１から５のいずれか１項に記載の端子構造。
  7. 前記基体の前記主面上に設けられ金属からなる、第２パッドおよび第３パッドをさらに備え、前記第１パッドは前記第２パッドおよび前記第３パッドの間に配置されており、
    前記第１パッドは信号線用であり、前記第２パッドおよび前記第３パッドは接地用であり、
    前記基体の前記主面上の前記第１パッドと前記第３パッドとの間に、金属からなる、信号線用の第４パッドをさらに備え、
    前記トレンチは前記第１パッドと前記第４パッドとの間の部分を含み、前記基体の前記主面は、前記第１パッドと前記第２パッドとの間および前記第３パッドと前記第４パッドとの間において平坦である、請求項１から４のいずれか１項に記載の端子構造。
  8. 前記主面に平行な平面レイアウトにおいて、前記第１パッドは、前記リードと前記トレンチとの間の第１領域と、前記第１領域から前記リードによって隔てられた第２領域とを含み、前記第１領域は一の仮想直線に沿って前記リードと前記トレンチとの間の最小距離を有しており、前記一の仮想直線上に沿っての前記第２領域の寸法は前記最小距離よりも大きい、請求項７に記載の端子構造。
  9. 前記基体の前記主面上に設けられ金属からなる、第２パッドおよび第３パッドをさらに備え、前記第１パッドは前記第２パッドおよび前記第３パッドの間に配置されており、
    前記第１パッドは信号線用であり、前記第２パッドおよび前記第３パッドは接地用であり、
    前記基体の前記主面上の前記第１パッドと前記第３パッドとの間に、金属からなる、信号線用の第４パッドをさらに備え、
    前記トレンチは前記第１パッドと前記第２パッドとの間の部分および前記第４パッドと前記第３パッドとの間の部分を含み、前記基体の前記主面は前記第１パッドと前記第４パッドとの間において平坦である、請求項１から４のいずれか１項に記載の端子構造。
  10. 前記主面に平行な平面レイアウトにおいて、前記第１パッドは、前記リードと前記トレンチとの間の第１領域と、前記第１領域から前記リードによって隔てられた第２領域とを含み、前記第１領域は一の仮想直線に沿って前記リードと前記トレンチとの間の最小距離を有しており、前記一の仮想直線上に沿っての前記第２領域の寸法は前記最小距離よりも大きい、請求項９に記載の端子構造。
  11. 前記基体の前記主面上に設けられ金属からなる、第２パッドおよび第３パッドをさらに備え、前記第１パッドは前記第２パッドおよび前記第３パッドの間に配置されており、
    前記第１パッドは信号線用であり、前記第２パッドおよび前記第３パッドは接地用であり、
    前記基体の前記主面上の前記第１パッドと前記第３パッドとの間に、金属からなる、信号線用の第４パッドをさらに備え、
    前記トレンチは、前記第１パッドと前記第４パッドとの間の部分、前記第１パッドと前記第２パッドとの間の部分および前記第４パッドと前記第３パッドとの間の部分を含む、請求項１から４のいずれか１項に記載の端子構造。
  12. 前記主面上に設けられ前記第２パッドと前記第３パッドとを互いにつなぐ接続層をさらに備え、前記トレンチは前記接続層と前記第１パッドとの間の部分および前記接続層と前記第４パッドとの間の部分を含む、請求項１１に記載の端子構造。
  13. 請求項１から１２のいずれか１項に記載の端子構造と、
    前記端子構造が取り付けられた枠体と、
    前記枠体を支持する板体と、
    を備える、パッケージ。
  14. 請求項１から１２のいずれか１項に記載の端子構造の製造方法であって、
    前記基体となる部分を含む、第１グリーンシートおよび第２グリーンシートを形成する工程を備え、前記第１グリーンシートは第１面と前記第１面と反対の第２面とを有しており、前記端子構造の製造方法はさらに、
    前記第１グリーンシートの前記第１面上に、前記第１パッドとなる部分を含むペースト層を印刷する工程と、
    前記第１グリーンシートの前記第２面と前記第２グリーンシートとが互いに向かい合うように前記第１グリーンシートと前記第２グリーンシートとを積層することによって積層体を形成する工程と、
    レーザ加工によって前記積層体の一部を除去する工程と、
    を備え、前記積層体の一部を除去する工程は、
    前記第１グリーンシートの一部を除去することによって、前記トレンチの前記平坦面の少なくとも一部となる面を前記第１グリーンシートに形成する工程と、
    前記ペースト層の一部を除去することによって、前記第１パッドの前記側面となる面を前記ペースト層に形成する工程と、
    を含み、前記端子構造の製造方法はさらに、
    前記積層体の一部を除去する工程の後に、前記積層体を焼成する工程と、
    前記積層体を焼成する工程の後に、前記第１パッドに電気的に接続されるように前記第１パッド上に前記リードを取り付ける工程と、
    を備える、
    端子構造の製造方法。
  15. 請求項１から１２のいずれか１項に記載の端子構造の製造方法であって、
    前記基体となる部分を含む、第１グリーンシートおよび第２グリーンシートを形成する工程を備え、前記第１グリーンシートは第１面と前記第１面と反対の第２面とを有しており、さらに、
    前記第１グリーンシートの前記第１面上に、前記第１パッドとなる部分を含むペースト層を印刷することによって、前記第１グリーンシートおよび前記ペースト層を有する複合層を形成する工程と、
    パンチ加工によって前記複合層の一部を除去する工程と、
    を備え、前記複合層の一部を除去する工程は、
    前記第１グリーンシートの一部を除去することによって、前記トレンチの前記平坦面の少なくとも一部となる面を前記第１グリーンシートに形成する工程と、
    前記ペースト層の一部を除去することによって、前記第１パッドの前記側面となる面を前記ペースト層に形成する工程と、
    を含み、前記端子構造の製造方法はさらに、
    前記複合層の一部を除去する工程の後に、前記第１グリーンシートの前記第２面と前記第２グリーンシートとが互いに向かい合うように前記第１グリーンシートと前記第２グリーンシートとを積層することによって積層体を形成する工程と、
    前記積層体を焼成する工程と、
    前記積層体を焼成する工程の後に、前記第１パッドに電気的に接続されるように前記第１パッド上に前記リードを取り付ける工程と、
    を備える、
    端子構造の製造方法。
JP2021545121A 2019-09-11 2020-06-08 端子構造、パッケージ、および、端子構造の製造方法 Active JP7235878B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019165285 2019-09-11
JP2019165285 2019-09-11
PCT/JP2020/022506 WO2021049111A1 (ja) 2019-09-11 2020-06-08 端子構造、パッケージ、および、端子構造の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021049111A1 JPWO2021049111A1 (ja) 2021-03-18
JP7235878B2 true JP7235878B2 (ja) 2023-03-08

Family

ID=74867074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021545121A Active JP7235878B2 (ja) 2019-09-11 2020-06-08 端子構造、パッケージ、および、端子構造の製造方法

Country Status (3)

Country Link
JP (1) JP7235878B2 (ja)
CN (1) CN114080674A (ja)
WO (1) WO2021049111A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023120586A1 (ja) * 2021-12-23 2023-06-29

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192687A1 (ja) 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015016173A1 (ja) 2013-07-29 2015-02-05 京セラ株式会社 配線基板、リード付き配線基板および電子装置
WO2018003332A1 (ja) 2016-06-27 2018-01-04 Ｎｇｋエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
JP2019114689A (ja) 2017-12-25 2019-07-11 京セラ株式会社 高周波基体、高周波パッケージおよび高周波モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3435484B2 (ja) * 1995-06-08 2003-08-11 日本特殊陶業株式会社 セラミック基板及びその製造方法
JP2000349222A (ja) * 1999-06-07 2000-12-15 Sony Corp リードフレーム及び半導体パッケージ
JP2006121022A (ja) * 2004-09-22 2006-05-11 Kyocera Corp リードピン付き配線基板およびその製造方法
JP2012059782A (ja) * 2010-09-06 2012-03-22 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
US10068818B2 (en) * 2015-05-20 2018-09-04 Kyocera Corporation Semiconductor element package, semiconductor device, and mounting structure
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
JP6909629B2 (ja) * 2017-05-10 2021-07-28 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192687A1 (ja) 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015016173A1 (ja) 2013-07-29 2015-02-05 京セラ株式会社 配線基板、リード付き配線基板および電子装置
WO2018003332A1 (ja) 2016-06-27 2018-01-04 Ｎｇｋエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
JP2019114689A (ja) 2017-12-25 2019-07-11 京セラ株式会社 高周波基体、高周波パッケージおよび高周波モジュール

Also Published As

Publication number Publication date
WO2021049111A1 (ja) 2021-03-18
JPWO2021049111A1 (ja) 2021-03-18
CN114080674A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
JP7025504B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP6140834B2 (ja) 配線基板および電子装置
US11145587B2 (en) Electronic component mounting substrate, electronic device, and electronic module
US10249564B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP7235878B2 (ja) 端子構造、パッケージ、および、端子構造の製造方法
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
US11923288B2 (en) Wiring substrate, electronic device, and electronic module each having plate-shaped conductive portion in frame portion of insulation substrate
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5247415B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP7027578B2 (ja) 配線基体、電子部品収納用パッケージおよび電子装置
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
WO2019065724A1 (ja) 多数個取り配線基板、電子部品収納用パッケージ、電子装置、および電子モジュール
JP6321477B2 (ja) 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法
US11889618B2 (en) Wiring board, electronic component package, and electronic apparatus
JP7206418B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP2004153165A (ja) 半導体素子収納用パッケージ及びその実装構造
JP6258768B2 (ja) 配線基板および電子装置
CN116918059A (zh) 电子元件安装用基板、电子部件、电子设备
JP2005285865A (ja) 多数個取り配線基板
JP2009076829A (ja) 半導体素子収納用パッケージ
JPH11186426A (ja) 高周波トランジスタ用セラミックパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230224

R150 Certificate of patent or registration of utility model

Ref document number: 7235878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150