CN114080674A - 端子构造、封装体以及端子构造的制造方法 - Google Patents

端子构造、封装体以及端子构造的制造方法 Download PDF

Info

Publication number
CN114080674A
CN114080674A CN202080047546.6A CN202080047546A CN114080674A CN 114080674 A CN114080674 A CN 114080674A CN 202080047546 A CN202080047546 A CN 202080047546A CN 114080674 A CN114080674 A CN 114080674A
Authority
CN
China
Prior art keywords
pad
green sheet
signal
terminal
terminal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080047546.6A
Other languages
English (en)
Inventor
石崎正人
久保昇
大西笃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Publication of CN114080674A publication Critical patent/CN114080674A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

基体(10)由绝缘体陶瓷构成，且具有设置有沟槽(TR)的主面(MS)，沟槽(TR)包括与主面(MS)相连的平坦面(FP)。第一焊盘(21)设置在基体(10)的主面(MS)上，且由金属构成。引线(321)以与第一焊盘(21)电连接的方式设置在第一焊盘(21)上。第一焊盘(21)在沟槽(TR)的平坦面(FP)的外插面上具有侧面(FS)。在与基体(10)的主面(MS)垂直的至少一个剖视中，第一焊盘(21)在与主面(MS)平行的方向上的中点具有第一厚度(T1)，并且在侧面(FS)具有第二厚度(T2)，并满足第二厚度(T2)大于第一厚度(T1)的一半这样的厚度条件。

Description

端子构造、封装体以及端子构造的制造方法
技术领域
本发明涉及端子构造、封装体、以及端子构造的制造方法，特别是涉及具有设置在焊盘上的引线的端子构造、具有端子构造的封装体以及端子构造的制造方法。
背景技术
国际公开第2014/192687号(专利文献1)公开了一种意图使高频带中的频率特性良好的元件收纳用封装体。该封装体在与布线导体接合的引线端子和与接地层接合的接地端子之间具有凹部。通过凹部，容易任意地设定布线导体与接地层之间的电容耦合。
特开2003-283033号公报(专利文献2)公开了一种光半导体元件收纳用封装体。该封装体具有相互通过钎料接合的引线端子以及金属化层。随着封装体小型化，用于设置金属化层的部位减少，金属化层与引线端子的接合面积变小。其结果，金属化层与引线端子的接合强度有可能劣化。因此引线端子与贴覆于凹槽的内表面的金属化层接合。作为形成金属化层的方法，例示了将在W、Mo、Mn等粉末中添加混合有机溶剂、溶剂而得到的金属糊剂用笔涂敷于凹槽的内表面的方法。
在先技术文献
专利文献
专利文献1：国际公开第2014/192687号
专利文献2：日本特开2003-283033号公报
发明内容
(发明要解决的课题)
国际公开第2014/192687号的技术对于高频带中的频率特性的提高，换言之对于宽带化有用。另一方面，在该技术中，如日本特开2003-283033号公报中指出的那样，引线端子的接合强度有可能不足。
根据日本特开2003-283033号公报的技术，需要在凹槽的内表面形成钎焊有引线端子的金属化层。在作为该方法而例示的用笔的涂敷中，容易产生涂敷不均，其结果，品质偏差变大。为了抑制涂敷不均，需要更高度的涂敷工序，其结果，用于制造的劳力大幅增大。
本发明是为了解决以上那样的课题而做出的，其目的在于，提供一种端子构造、封装体以及端子构造的制造方法，能够应对宽带化，并且不会使用于制造的劳力大幅增大而提高引线的接合强度。
(用于解决课题的手段)
一个实施方式的端子构造具有基体、第一焊盘和引线。基体由绝缘体陶瓷构成，且具有设置有沟槽的主面，沟槽包含与主面相连的平坦面。第一焊盘设置在基体的主面上，且由金属构成。引线以与第一焊盘电连接的方式设置在第一焊盘上。第一焊盘在沟槽的平坦面的外插面上具有侧面。在与基体的主面垂直的至少一个剖视中，第一焊盘在与主面平行的方向上的中点具有第一厚度，并且在侧面具有第二厚度，并满足第二厚度大于第一厚度的一半这样的厚度条件。
(发明效果)
根据一个实施方式，第一，通过在基体的主面设置沟槽，能够调整布线路径间的电容耦合。由此能够应对宽带化。第二，通过满足前述的厚度条件，能够避免第一焊盘在侧面具有过小的厚度。由此，在力施加于引线时第一焊盘在侧面附近难以被破坏。因此，能够提高引线向第一焊盘的接合强度。第三，第一焊盘的侧面位于沟槽的平坦面的外插面上。由此，在端子构造的制造中，能够伴随形成沟槽的工序，形成第一焊盘的侧面。因此，能够在制造时不伴随较大的劳力地形成如上所述具有充分的厚度的侧面。根据以上，能够应对宽带化，并且无需大幅增大用于制造的劳力而提高引线的接合强度。
本发明的目的、特征、方面以及优点通过以下的详细说明和附图将变得更加清楚。
附图说明
图1是概略性地示出本发明的实施方式1中的高频模块的结构的俯视图。
图2是概略性地示出本发明的实施方式1中的封装体的结构的俯视图。
图3是概略性地示出本发明的实施方式1中的端子构造的结构的电路图。
图4是沿着图2的线IV－IV的概略性的局部剖视图。
图5是以与图4的视野平行的视野示出图3的端子构造的电路的一部分的示意图。
图6是概略性地示出本发明的实施方式1中的端子构造的结构的局部俯视图。
图7是沿着图6的线VII－VII的概略性的局部剖视图。
图8是沿着图6的线VIII－VIII的概略性的局部剖视图。
图9是以与图7相同的视野示出比较例1的结构的局部剖视图。
图10是以与图7相同的视野示出比较例2的结构的局部剖视图。
图11是概略性地示出图7的第一变形例的局部剖视图。
图12是概略性地示出图7的第二变形例的局部剖视图。
图13是概略性地示出本发明的实施方式2中的端子构造的结构的局部俯视图。
图14是概略性地示出图13的变形例的局部俯视图。
图15是概略性地示出本发明的实施方式3中的端子构造的结构的局部俯视图。
图16是沿着图15的线XVI－XVI的概略性的局部剖视图。
图17是概略性地示出本发明的实施方式4中的端子构造的结构的局部俯视图。
图18是沿着图17的线XVIII－XVIII的概略性的局部剖视图。
图19是概略性地示出本发明的实施方式5中的端子构造的制造方法的第一工序的局部俯视图。
图20是沿着图19的线XX－XX的概略性的局部剖视图。
图21是概略性地示出本发明的实施方式5中的端子构造的制造方法的第二工序的局部剖视图。
图22是概略性地示出本发明的实施方式5中的端子构造的制造方法的第三工序的局部剖视图。
图23是示出图19的变形例的概略性的局部俯视图。
图24是示出图20的变形例的图，是沿着图23的线XXIV－XXIV的概略性的局部剖视图。
图25是概略性地示出本发明的实施方式6中的端子构造的结构的局部剖视图。
图26是概略性地示出本发明的实施方式7中的端子构造的制造方法的第一工序的局部俯视图。
图27是沿着图26的线XXVII－XXVII的概略性的局部剖视图。
图28是概略性地示出本发明的实施方式7中的端子构造的制造方法的第二工序的局部俯视图。
图29是沿着图28的线XXIX－XXIX的概略性的局部剖视图。
图30是概略性地示出本发明的实施方式7中的端子构造的制造方法的第三工序的局部剖视图。
图31是示出图26的变形例的概略性的局部俯视图。
图32是示出图27的变形例的图，是沿着图31的线XXXII－XXXII的概略性的局部剖视图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。
＜实施方式1＞
图1是概略性地示出本实施方式1中的高频模块701的结构的俯视图。另外，关于盖体730，为了容易观察图，仅外边缘用双点划线示出。图2是概略性地示出用于得到高频模块701的封装体501的结构的俯视图。
高频模块701(图1)具有封装体501(图2)、盖体730和内部电路750。内部电路750具有IC(集成电路)751。IC751可以具有高动作频率，具体而言，可以具有55GHz以上的动作频率。内部电路750还可以具有光学部件752，在该情况下，高频模块701以及封装体501分别为光模块以及光封装体。光学部件752例如为激光二极管。
封装体501具有端子构造301和壳体530。壳体530具有框体532和支承框体532的板体531。通过框体532包围板体531上的空间，从而构成了腔室CV。盖体730将腔室CV密封。内部电路750安装在腔室CV内。在封装体501为光封装体的情况下，为了确保用于接受来自配置于封装体501的外部的光纤(未图示)的光或向光纤发送光的路径，在壳体530的框体532设置有开口部535。在开口部535，也可以安装有用于固定光纤的筒状构件。也可以在筒状构件的内部安装有透光性材料。
端子构造301安装于框体532。端子构造301具有位于腔室CV的内部的部分、和位于腔室CV的外部的部分。由此，端子构造301构成了将腔室CV的内部与外部相连的电气路径。为了得到该结构，端子构造301贯通在壳体530的框体532设置的贯通孔TH。
端子构造301在腔室CV的内部具有信号端子311、信号端子312、接地端子316以及接地端子317，此外，在腔室CV的外部具有信号引线321、信号引线322、接地引线326以及接地引线327。此外，端子构造301在腔室CV的内部具有信号端子311a、信号端子312a、接地端子316a以及接地端子317a，此外，在腔室CV的外部具有信号引线321a、信号引线322a、接地引线326a以及接地引线327a。
图3是概略性地示出端子构造301的电路图。端子构造301在本实施方式中，构成差动线路CA以及差动线路CB。差动线路CA具有信号端子311、信号端子312、接地端子316、接地端子317、信号引线321、信号引线322、接地引线326、接地引线327、信号线331、信号线332、接地线336、以及接地线337。信号线331是信号端子311与信号引线321之间的布线。信号线332是信号端子312与信号引线322之间的布线。接地线336是接地端子316与接地引线326之间的布线。接地线337是接地端子317与接地引线327之间的布线。同样地，差动线路CB具有信号端子311a、信号端子312a、接地端子316a、接地端子317a、信号引线321a、信号引线322a、接地引线326a、接地引线327a、信号线331a、信号线332a、接地线336a、以及接地线337a。信号线331a是信号端子311a与信号引线321a之间的布线。信号线332a是信号端子312a与信号引线322a之间的布线。接地线336a是接地端子316a与接地引线326a之间的布线。接地线337a是接地端子317a与接地引线327a之间的布线。
由于差动线路CB的结构可以与差动线路CA的结构相同，因此在下文中仅对差动线路CA进行详述。另外作为变形例，差动线路的数量可以是2个以外。此外作为变形例，也可以构成与差动线路不同的线路。
另外在本说明书中，对在使用高频模块701时设想为接地电位(更一般而言为基准电位)的构件的名称标注“接地”这一措词。这些构件无需具有不同的电位，因此可以彼此相连。具体而言，接地线336与接地线337的组可以一体化。
图4是沿着图2的线IV－IV的概略性的局部剖视图。图5是与和图4的视野平行的视野相对应地将由信号端子311、信号线331和信号引线321构成的电路示意性地示出的图。信号线331是在端子构造301的内部，沿厚度方向(图中，纵向)以及面内方向(图中，横向)延伸的布线。另外，由信号端子312、信号线332和信号引线322构成的电路、由接地端子316、接地引线326和接地线336构成的电路、以及由接地端子317、接地引线327和接地线337构成的电路也大致相同。
图6是概略性地示出本实施方式1中的端子构造301的结构的局部俯视图。图7以及图8分别是沿着图6的线VII－VII以及线VIII－VIII的概略性的局部剖视图。另外在图6中，为了容易观察图，并未图示钎料90(图7以及图8)。此外线VII－VII(图6)与边缘ED平行，线VIII－VIII(图6)与边缘ED垂直。
端子构造301如前所述，具有信号引线321、信号引线322、接地引线326和接地引线327，还具有基体10、信号焊盘21(第一焊盘)、信号焊盘22(第四焊盘)、接地焊盘26(第二焊盘)、接地焊盘27(第三焊盘)和钎料90。另外，也可以在信号焊盘和接地焊盘的表面，设置有用于提高钎料的润湿性的镀覆被膜。此外，也可以在信号引线和接地引线以及钎料的表面，设置有用于防止氧化的镀覆被膜。
基体10由绝缘体陶瓷构成。基体10具有主面MS(图7中的上表面)。主面MS包含直线状的边缘ED(图6)。
信号焊盘21以及信号焊盘22是信号线用的焊盘，接地焊盘26以及接地焊盘27是接地用的焊盘。此外，端子构造301可以具有将接地焊盘26与接地焊盘27彼此相连的连接层25。信号焊盘21、信号焊盘22、接地焊盘26、接地焊盘27以及连接层25由金属构成，设置在基体10的主面MS上。信号焊盘21配置在接地焊盘26与接地焊盘27之间。信号焊盘22配置在基体10的主面MS上的信号焊盘21与接地焊盘27之间。
在基体10的主面MS设置有沟槽TR。沟槽TR包含与主面MS相连的平坦面FP作为其侧壁。平坦面FP在图7所示的例子中，与主面MS实质上垂直。沟槽TR包含信号焊盘21与信号焊盘22之间的部分、信号焊盘21与接地焊盘26之间的部分以及信号焊盘22与接地焊盘27之间的部分。主面MS在边缘ED上具有以沟槽间隔ST(图7)由沟槽TR划分出两端的部分。沟槽TR的内部的至少一部分是具有比陶瓷基体的介电常数低的介电常数的区域。该区域可以由物质填充，该物质可以是气体。或者该区域也可以为真空。沟槽优选具有50μm以上的深度，更优选遍及50μm以上的深度而具有上述的区域。
信号焊盘21在沟槽TR的平坦面FP的虚拟的外插面上具有侧面FS。例如，如图7所示，在与基体10的主面MS垂直的至少一个剖视时，信号焊盘21在横向(与主面MS平行的方向)上的中点具有厚度T1(第一厚度)，并且在侧面FS具有厚度T2(第二厚度)。厚度T1优选为10μm以上，更优选为25μm以上。此外厚度T1优选为100μm以下。在本实施方式中，满足厚度T2大于厚度T1的一半这样的厚度条件。另外，厚度T2进一步优选为厚度T1的70％以上。在本实施方式中，上述横向是沿着边缘ED的方向。此外，信号焊盘21在横向上的两端的每一端具有满足该厚度条件的侧面FS。另外，厚度T1为信号焊盘21的尺寸，忽略与信号焊盘21相连的通孔中的电极(在本实施方式中未图示)，此外，也忽略附加于信号焊盘21的钎料90以及镀覆被膜。此外，优选为，在图7中的横向上，信号焊盘21的与信号焊盘21的端部相距10μm内侧的位置处的厚度大于厚度T1的一半。
考虑到关于尺寸的上述忽略，典型而言，信号焊盘21的下表面(面向基体10的面)为不具有角部的平坦的面。在此，“平坦的面”也可以包含主要因制造上的理由而具有微小的弯曲的部分。在此，“微小的弯曲”例如是后述的焊盘宽度WP左右以上的曲率半径下的弯曲。此外，典型而言，在图7那样的剖视中，信号焊盘21的厚度在信号焊盘21的大致中央部分(更一般来说，从信号焊盘21的两端离开的部分)具有最大值，并且，从该部分朝向两端分别大致恒定或者逐渐减少。更典型而言，在图7那样的剖视中，信号焊盘21的厚度的最小值为厚度T2，在该情况下，信号焊盘21的厚度为T2以上且T1以下。此外在图7那样的剖视中，信号焊盘21的厚度优选处于从其平均值起±30％的范围。
信号焊盘21的侧面FS在本实施方式中，延伸至边缘ED(图6)。与基体10的主面MS垂直且包含边缘ED的剖视与图7的剖视大致相同，因此在两个剖面中，满足前述的厚度条件。
信号焊盘21在横向上(在本实施方式中，具体而言在边缘ED上)，具有焊盘宽度WP作为宽度尺寸。焊盘宽度WP优选为250μm以上且500μm以下。此外，焊盘宽度WP大于信号引线321的宽度，优选为信号焊盘21在信号引线321的两侧具有100μm以上的余量。在本实施方式中，优选为两侧的余量实质上相同。换言之，在横向上，信号引线321的中心优选与信号焊盘21的中心实质上一致。此外，焊盘宽度WP优选为横向上的信号焊盘21的中心与信号焊盘22的中心之间的距离的40％以上且95％以下。
在本实施方式中，焊盘宽度WP与沟槽间隔ST(图7)相等。前述的厚度条件优选至少在与基体10的主面MS垂直且与边缘ED平行且从边缘ED起焊盘宽度WP的30％以内的任意的剖视中被满足。更优选为，前述的厚度条件至少在与基体10的主面MS垂直且与边缘ED平行且从边缘ED起焊盘宽度WP的50％以内的任意的剖视中被满足。
另外，信号焊盘22的结构可以与上述的信号焊盘21的结构相同。接地焊盘26以及接地焊盘27与信号焊盘21以及信号焊盘22不同，可以远离沟槽TR。
信号引线321以与信号焊盘21电连接的方式通过钎料90接合在信号焊盘21上。信号引线321的与信号焊盘21接合的部分优选沿着与边缘ED垂直的方向，换言之与线VII－VII(图6)垂直的方向延伸。钎料90由与信号焊盘21的材料不同的材料构成，优选具有比信号焊盘21的熔点低的熔点，例如为银钎料。信号引线322以与信号焊盘22电连接的方式通过钎料90接合在信号焊盘22上。接地引线326以与接地焊盘26电连接的方式通过钎料90接合在接地焊盘26上。接地引线327以与接地焊盘27电连接的方式通过钎料90接合在接地焊盘27上。信号引线321的宽度(图6以及图7中的横向的尺寸)例如为150μm以上且200μm以下，信号引线322的宽度也可以相同。接地引线326以及接地引线327各自的宽度可以大于信号引线321的宽度。
图9是以与图7相同的视野示出作为比较例1的端子构造300A的结构的局部剖视图。在端子构造300A中，信号焊盘21的焊盘宽度WP小于沟槽间隔ST，信号焊盘21远离沟槽TR。在图9的剖视中，信号焊盘21的两端的厚度与横向(与主面MS平行的方向)上的中点的厚度T1相比小于其一半，典型而言，在图9的纵向上小于1μm。这样的结构在如上述那样通过丝网印刷来形成远离沟槽TR的信号焊盘21的情况下是典型的。其原因在于，在丝网印刷中，在图案的端部，厚度容易变得相当小。
当由于某些原因而将使信号引线321从信号焊盘21剥离的外力F(图8)施加于信号引线321时，应力施加于与信号引线321接合的信号焊盘21。在端子构造300A中，由于该应力，信号焊盘21容易被破坏。其原因在于，作为第一理由，由于焊盘宽度WP较小，因此施加于信号焊盘21的每单位面积的应力容易变大。作为第二理由，由于信号焊盘21的两端较薄，因此这些两端处的应力缓和难以发挥作用，作为结果，信号焊盘21的端部容易成为破坏的起点。
图10是以与图7相同的视野示出作为比较例2的端子构造300B的结构的局部剖视图。在端子构造300B中，信号焊盘21的焊盘宽度WP与沟槽间隔ST大致相同。因此，与作为比较例1的端子构造300A关联叙述的上述第一理由不符合端子构造300B。另一方面，在本比较例2中，在沟槽TR的平坦面FP的外插面上，信号焊盘21具有实质上为零(例如厚度小于1μm)的厚度T2，所以上述第二理由也符合端子构造300B。因此，在端子构造300B中信号焊盘21也容易被破坏。此外，如端子构造300B那样使信号焊盘21的厚度实质上达到零的部位与沟槽TR的侧壁在横向上高精度地一致在制造上难易度较高。
根据本实施方式，第一，通过在基体10的主面MS设置沟槽TR，能够调整布线路径间的电容耦合。由此能够应对宽带化。第二，通过满足前述的厚度条件(厚度T2＞厚度T1/2)，能够避免信号焊盘21在侧面FS具有过小的厚度。由此，在力施加于信号引线321时，信号焊盘21在侧面FS附近难以被破坏。因此，能够提高信号引线321的接合强度。第三，信号焊盘21的侧面FS位于沟槽TR的平坦面FP的外插面上。由此，在端子构造301的制造中，能够伴随形成沟槽TR的工序，形成信号焊盘21的侧面FS。因此，能够在制造时不伴随较大的劳力地形成如上所述具有充分的厚度的侧面FS。根据以上，能够应对宽带化，并且无需大幅增大用于制造的劳力而提高信号引线321的接合强度。
此外，在本实施方式中，在与基体10的主面MS垂直且包含边缘ED的剖视中，满足前述的厚度条件。由此，在力施加于信号引线321时，信号焊盘21在基体10的边缘ED附近难以被破坏。前述的厚度条件优选至少在与基体10的主面MS垂直且从边缘ED起焊盘宽度WP的30％以内的任意的剖视中被满足。由此，在力施加于信号引线321时，信号焊盘21在基体10的边缘ED附近更难以被破坏。
信号线用的信号焊盘21配置在接地用的接地焊盘26与接地焊盘27之间。由此，能够防止从包含信号焊盘21的信号布线的电磁场的泄漏。因此，能够进一步应对宽带化。
沟槽TR包含信号焊盘21与信号焊盘22之间的部分、信号焊盘21与接地焊盘26之间的部分、以及信号焊盘22与接地焊盘27之间的部分。由此，能够避免通过信号焊盘21的信号线与通过信号焊盘22的信号线之间的过大的电容耦合。进而，能够避免通过信号焊盘21的信号线与通过接地焊盘26的接地线之间、以及通过信号焊盘22的信号线与通过接地焊盘27的接地线之间的过大的电容耦合。因此，能够进一步应对宽带化。
图11是概略性地示出作为图7的第一变形例的端子构造302的局部剖视图。在端子构造302中，钎料90延伸到信号焊盘21的侧面FS上。在本变形例中，也能够得到与上述本实施方式1大致相同的效果。
图12是概略性地示出作为图7的第二变形例的端子构造303的局部剖视图。在端子构造303中，平坦面FP以及侧面FS从与主面MS垂直的面倾斜角度AG。在本变形例中，厚度T2被定义为侧面FS的沿着厚度方向(图12中的纵向)的尺寸。即，沿着平坦面FP的侧面FS的长度与cosAG之积为厚度T2。如果角度AG足够小，则在本变形例中也能够得到与上述实施方式1大致相同的效果。角度AG优选小于30°。此外优选为，在图12中的横向上，从信号焊盘21的端部(图中，侧面FS的上端)起10μm内侧(靠近中点10μm)的位置处的信号焊盘21的厚度大于厚度T1的一半。
另外在上述本实施方式中，在接地焊盘26与接地焊盘27之间，设置有作为差动线路CA(图3)用的一对焊盘的信号焊盘21以及信号焊盘22。作为变形例，也可以取代差动线路而设置单一的线路，在该情况下，可以省略信号焊盘22以及信号引线322。此外在上文中信号焊盘21的侧面FS延伸到边缘ED(图6)，但作为变形例，侧面FS也可以不到达边缘ED。
此外，在上述的各剖视图中，信号焊盘21、信号焊盘22、接地焊盘26以及接地焊盘27各自的表面与基体10的主面MS的未形成这些焊盘的部分处于同一平面上。这样的形态典型地能够通过在制造中在成为基体10的生片上利用丝网印刷形成了成为这些焊盘的糊剂层后，在烧成工序前将这些糊剂层向生片中冲压而得到。作为变形例，各焊盘的表面也可以从主面MS的未形成这些焊盘的部分隆起，这样的形态能够通过减弱或者省略上述冲压而得到。或者，这样的形态能够通过在基体10的烧成工序后进行成为各焊盘的糊剂层的印刷工序而得到。
＜实施方式2＞
图13是概略性地示出本实施方式2中的端子构造304的结构的局部俯视图。在本实施方式中，沟槽TR包含连接层25与信号焊盘21之间的部分、以及连接层25与信号焊盘22之间的部分。进而，信号焊盘21在基体10的主面上，由边缘ED以及沟槽TR完全包围。具体而言，信号焊盘21具有四边形的形状，该四边形具有由边缘ED构成的1边和由沟槽TR构成的3边。另外，在图13所示的例子中，在从信号焊盘21起的对角方向的区域中，在基体10的主面上并未形成沟槽TR。作为变形例，也可以如端子构造305(图14)那样，在从信号焊盘21起的对角方向的区域中也在基体10的主面上形成有沟槽TR。
另外，关于上述以外的结构，由于与上述实施方式1的结构大致相同，因此对于相同或对应的要素标注相同的符号，不重复其说明。
根据本实施方式，沟槽TR包含连接层25与信号焊盘21之间的部分、以及连接层25与信号焊盘22之间的部分。由此，能够避免具有接地电位的连接层25与通过信号焊盘21的信号线以及通过信号焊盘22的信号线各自之间的过大的电容耦合。因此，能够进一步应对宽带化。
信号焊盘21在主面MS上由边缘ED以及沟槽TR完全包围。由此，能够在信号焊盘21的整个周围抑制电容耦合。因此，能够进一步抑制通过信号焊盘21的布线的特性阻抗的降低。
＜实施方式3＞
图15是概略性地示出本实施方式3中的端子构造306的结构的局部俯视图。图16是沿着图15的线XVI－XVI的概略性的局部剖视图。
端子构造306具有信号焊盘21A(第一焊盘)以及信号焊盘22A(第四焊盘)，来代替端子构造301(图6以及图7：实施方式1)的信号焊盘21以及信号焊盘22。在本实施方式中，沟槽TR包含信号焊盘21A与信号焊盘22A之间的部分，但不包含信号焊盘21A与接地焊盘26之间的部分以及信号焊盘22A与接地焊盘27之间的部分。因此，基体10的主面MS在信号焊盘21A与接地焊盘26之间以及接地焊盘27与信号焊盘22A之间是平坦的。其结果，信号焊盘21A与信号焊盘21不同，仅在横向(具体而言，沿着边缘ED的方向)上的一端(图中，与沟槽TR相接的右端)，具有满足在实施方式1中叙述的厚度条件(厚度T2＞厚度T1/2)的侧面FS。另一端(图中，左端)的厚度与厚度T1相比小于其一半，典型而言小于1μm。
在与主面MS平行的平面布局(参照图15)中，信号焊盘21A包含信号引线321与沟槽TR之间的第一区域R1、和通过信号引线321从第一区域R1隔开的第二区域R2。第一区域R1沿着一条虚拟直线(图15中的尺寸线)，具有信号引线321与沟槽TR之间的最小距离DT。沿着该一条虚拟直线上的第二区域R2的尺寸DM优选大于最小距离DT。在该情况下，在横向上，信号引线321的中心从信号焊盘21A的中心偏移，该偏移例如为10μm以上且25μm以下。换言之，尺寸DM与最小距离DT的差异例如为20μm以上且50μm以下。
信号焊盘22A的结构可以与上述信号焊盘21A的结构相同。具体而言，信号焊盘22A的结构可以与上述信号焊盘21A的结构在横向上对称。
另外，关于上述以外的结构，由于与上述实施方式1的结构大致相同，因此对于相同或对应的要素标注相同的符号，不重复其说明。
根据本实施方式，也能设置满足在实施方式1中叙述的厚度条件的侧面FS。由此，能够得到与实施方式1的效果类似的效果。
特别是，在尺寸DM大于最小距离DT的情况下，信号焊盘21A的第二区域R2变大，因此在力施加于信号引线321时信号焊盘21A的第二区域R2难以被破坏。另一方面，信号焊盘21A的第一区域R1通过满足前述的厚度条件而难以被破坏。根据以上，信号焊盘21A的第一区域R1以及第二区域R2双方都难以被破坏。因此，能够提高信号引线321向信号焊盘21A的接合强度。
＜实施方式4＞
图17是概略性地示出本实施方式4中的端子构造307的结构的局部俯视图。图18是沿着图17的线XVIII－XVIII的概略性的局部剖视图。
端子构造307具有信号焊盘21B(第一焊盘)以及信号焊盘22B(第四焊盘)，来代替端子构造301(图6以及图7：实施方式1)的信号焊盘21以及信号焊盘22。在本实施方式中，沟槽TR包含信号焊盘21B与接地焊盘26之间的部分以及信号焊盘22B与接地焊盘27之间的部分，但不包含信号焊盘21B与信号焊盘22B之间的部分。因此，基体10的主面MS在信号焊盘21B与信号焊盘22B之间是平坦的。其结果，信号焊盘21B与信号焊盘21不同，仅在横向(具体而言，沿着边缘ED的方向)上的一端(图中，与沟槽TR相接的左端)，具有满足在实施方式1中叙述的厚度条件(厚度T2＞厚度T1/2)的侧面FS。另一端(图中，右端)的厚度与厚度T1相比小于其一半，典型而言小于1μm。
在与主面MS平行的平面布局(参照图17)中，信号焊盘21B包含信号引线321与沟槽TR之间的第一区域R1、和通过信号引线321从第一区域R1隔开的第二区域R2。第一区域R1沿着一条虚拟直线(图17中的尺寸线)，具有信号引线321与沟槽TR之间的最小距离DT。沿着该一条虚拟直线上的第二区域R2的尺寸DM优选大于最小距离DT。
信号焊盘22B的结构可以与上述信号焊盘21B的结构相同。具体而言，信号焊盘22B的结构可以与上述信号焊盘21B的结构在横向上对称。
另外，关于上述以外的结构，由于与上述实施方式1的结构大致相同，因此对于相同或对应的要素标注相同的符号，不重复其说明。
根据本实施方式，也能设置满足在实施方式1中叙述的厚度条件的侧面FS。由此，能够得到与实施方式1的效果类似的效果。
特别是，在尺寸DM大于最小距离DT的情况下，信号焊盘21B的第二区域R2变大，因此在力施加于信号引线321时信号焊盘21B的第二区域R2难以被破坏。另一方面，信号焊盘21B的第一区域R1通过满足前述的厚度条件而难以被破坏。根据以上，信号焊盘21B的第一区域R1以及第二区域R2双方都难以被破坏。因此，能够提高信号引线321与信号焊盘21B的接合强度。
＜实施方式5＞
在本实施方式中，对于端子构造301(图6以及图7：实施方式1)的制造方法的例子进行说明。
图19是概略性地示出第一工序的局部俯视图。图20是沿着图19的线XX－XX的概略性的局部剖视图。另外，图中的双点划线示出了通过后述的激光加工而去除的区域。
形成包含成为基体10的部分的第一生片11G。第一生片11G具有第一面F1、和与第一面F1相反的第二面F2。在第一生片11G的第一面F1上，印刷包含成为信号焊盘21以及信号焊盘22(图6以及图7)的部分的糊剂层20P。此外在第一生片11G的第一面F1上，印刷分别成为接地焊盘26、接地焊盘27以及连接层25(图6以及图7)的糊剂层26P、糊剂层27P以及糊剂层25P。印刷可以使用丝网印刷技术来进行。此外形成包含成为基体10的部分的第二生片12G。通过以第一生片11G的第二面F2与第二生片12G相互面对的方式层叠第一生片11G与第二生片12G，从而形成层叠体81。另外，层叠体81具有的多个生片的数量是任意的，在图20中还层叠有第三生片13G。
图21是概略性地示出本实施方式5中的端子构造301的制造方法的第二工序的局部剖视图。进行通过激光加工来去除层叠体81的一部分的工序。通过该工序去除第一生片11G的一部分，由此在第一生片11G形成成为沟槽TR的平坦面FP的至少一部分的面。此外，通过上述工序去除糊剂层20P的一部分，由此将糊剂层20P图案形成为分别成为信号焊盘21以及信号焊盘22的糊剂层21P以及糊剂层22P。此外，伴随于此，在糊剂层21P形成成为信号焊盘21的侧面FS的面。在上述激光加工之后，对层叠体81进行烧成。
图22是概略性地示出第三工序的局部剖视图。通过上述烧成，从层叠体81(图21)形成烧成体89。具体而言，从第一生片11G、第二生片12G以及第三生片13G形成基体10。此外，从糊剂层21P、糊剂层22P、糊剂层26P、糊剂层27P以及糊剂层25P分别形成信号焊盘21、信号焊盘22、接地焊盘26、接地焊盘27以及连接层25。
参照图7，之后，使用钎料90将信号引线321以与信号焊盘21电连接的方式安装在信号焊盘21上。此外，其他的引线也同样地安装。通过以上，得到端子构造301。
另外，在图21的工序中，沟槽TR的底部比第二面F2浅，但沟槽TR也可以比第二面F2深，例如也可以位于第二生片12G或第三生片13G中。另外，上述的制造方法通过调整激光加工的范围，不仅能够应用于实施方式1，也能够应用于实施方式2～4。
根据本实施方式，沟槽TR通过形成层叠体81后的激光加工而形成。由此，能够任意地选择沟槽TR的图案。特别是，如图13或图14所示，即使为基体10的主面的一部分被边缘ED和沟槽TR整体包围那样的布局，也能够采用。
图23是示出图19的变形例的概略性的局部俯视图。图24示出图20的变形例，是沿着图23的线XXIV－XXIV的概略性的局部剖视图。在本变形例中，印刷糊剂层21P以及糊剂层22P，来代替糊剂层20P(图19以及图20)。第一面F1(图24)在糊剂层21P与糊剂层22P之间具有未印刷糊剂层的区域，该区域通过激光加工而被去除。通过设置这样的区域，与使用图20的工序的情况相比，能够节约糊剂的消耗量。特别是，在糊剂含有贵金属的情况下，通过该节约，能够大幅降低制造成本。
＜实施方式6＞
图25是概略性地示出本实施方式6中的端子构造308的结构的局部剖视图。端子构造308具有至少一个布线层30，在图25所示的例子中具有布线层31以及布线层32。布线层30从主面MS离开地设置于基体10中，与主面MS平行地，换言之在图25中横向扩展。此外，端子构造308为了信号焊盘21以及信号焊盘22各自与布线层30之间的厚度方向上的连接而具有形成于通孔中的电极41。此外，端子构造308为了布线层31与布线层32之间的厚度方向上的连接而具有形成于通孔中的电极42。另外，如在实施方式1中说明的那样，电极41关于厚度T1(图7)的定义被忽略。
在端子构造308的制造如前述的实施方式5中说明的那样具有多个生片的层叠工序的情况下，在厚度方向(图25中的纵向)上，成为布线层30的糊剂层配置在生片间。假设若沟槽TR的底部也必须配置在生片间，则在厚度方向上，沟槽TR的底部的位置包含于布线层30的存在范围。在该情况下，基于沟槽TR的电容耦合的调整的自由度受到限制。在本实施方式中，在厚度方向上，沟槽TR的底部可以从布线层30的任一个偏离。由此，电容耦合的调整的自由度提高。这样的配置例如能够通过实施方式5中说明的制造方法来容易地得到。另外，沟槽TR的底部的深度不必均匀，如图25所示，可以设置具有相互不同的深度的底部TB1以及底部TB2。
另外，在本实施方式中说明的特征也能够应用于前述的实施方式1至5中任意一者。
＜实施方式7＞
在本实施方式中，对于端子构造301(图6以及图7：实施方式1)的制造方法的与前述的实施方式5不同的例子进行说明。
图26是概略性地示出第一工序的局部俯视图。图27是沿着图26的线XXVII－XXVII的概略性的局部剖视图。另外，图中的双点划线示出了通过后述的冲头加工而去除的区域。
形成包含成为基体10的部分的第一生片11G。第一生片11G具有第一面F1、和与第一面F1相反的第二面F2。在第一生片11G的第一面F1上，印刷包含成为信号焊盘21以及信号焊盘22(图6以及图7)的部分的糊剂层20P。此外在第一生片11G的第一面F1上，印刷分别成为接地焊盘26、接地焊盘27以及连接层25(图6以及图7)的糊剂层26P、糊剂层27P以及糊剂层25P。印刷可以使用丝网印刷技术来进行。通过这些印刷，形成具有第一生片11G、糊剂层20P、糊剂层26P、糊剂层27P以及糊剂层25P的复合层11C。
图28是概略性地示出第二工序的局部俯视图。图29是沿着图28的线XXIX－XXIX的概略性的局部剖视图。进行通过冲头加工来去除复合层11C的一部分的工序。通过该工序去除第一生片11G的一部分，由此在第一生片11G形成成为沟槽TR的平坦面FP的至少一部分的面。此外，通过上述工序去除糊剂层20P的一部分，由此将糊剂层20P图案形成为分别成为信号焊盘21以及信号焊盘22的糊剂层21P以及糊剂层22P。伴随于此，在糊剂层21P形成成为信号焊盘21的侧面FS的面。
图30是概略性地示出第三工序的局部剖视图。形成包含成为基体10的部分的第二生片12G。在前述的冲头加工后，以第一生片11G的第二面F2与第二生片12G相互面对的方式层叠第一生片11G与第二生片12G，由此形成层叠体84。另外，层叠体84具有的多个生片的数量是任意的，在图30中还层叠有第三生片13G以及第四生片14G。在图30所示的例子中，第一生片11G中实施冲头加工的区域成为沟槽TR，在厚度方向上，沟槽TR的底部的位置与第一生片11G的第二面F2的位置对应。另外，作为变形例，也可以对第二生片12G也实施冲头加工，由此能够将沟槽TR的底部的位置设为第二生片12G与第三生片13G之间的位置。
在上述层叠工序后，对层叠体84(图30)进行烧成。由此从层叠体84得到烧成体89(图22)。具体而言，从第一生片11G、第二生片12G、第三生片13G以及第四生片14G形成基体10。此外，分别从糊剂层21P、糊剂层22P、糊剂层26P、糊剂层27P以及糊剂层25P形成信号焊盘21、信号焊盘22、接地焊盘26、接地焊盘27以及连接层25。
参照图7，之后，使用钎料90将信号引线321以与信号焊盘21电连接的方式安装在信号焊盘21上。此外，其他的引线也同样地安装。通过以上，得到端子构造301。
根据本实施方式，能够通过作为简易的工序的冲头加工来形成基体10的沟槽TR。另外，冲头加工在层叠工序之前对第一生片11G进行。因此，在实施方式2(图13或图14)那样的、基体10的主面的一部分被边缘ED和沟槽TR整体包围那样的布局的情况下，第一生片11G的、这样包围的部分从其他部分分离。因此，本实施方式的制造方法特别适用于获得前述的实施方式1、3以及4中说明的端子构造。
图31是示出图26的变形例的概略性的局部俯视图。图32示出图27的变形例，是沿着图31的线XXXII－XXXII的概略性的局部剖视图。在本变形例中，印刷糊剂层21P以及糊剂层22P，来代替糊剂层20P(图26以及图27)。第一面F1(图32)在糊剂层21P与糊剂层22P之间具有未印刷糊剂层的区域，该区域通过冲头加工而被去除。通过设置这样的区域，与使用图27的工序的情况相比，能够节约糊剂的消耗量。特别是，在糊剂含有贵金属的情况下，通过该节约，能够大幅降低制造成本。
另外，在上述各实施方式中，对信号焊盘的形状为四边形的情况进行了说明，但也可以使用其他形状。此外，在实施方式5以及7中，对通过对生片的加工来形成沟槽的工序进行了说明，但作为变形例，也可以在形成沟槽之前，通过对生片进行烧成来形成烧成体。在该情况下，在烧成体上形成信号焊盘，之后形成沟槽。
＜实验＞
如以下的表1所示，制作与端子构造301(图6以及图7)对应的实施例、与端子构造300A(图9)对应的比较例1和与端子构造300B(图10)对应的比较例2，并且评价了信号引线321向信号焊盘21的接合强度。
[表1]
比较例1 比较例2 实施例
沟槽间隔ST 0.45mm 0.45mm 0.45mm
焊盘宽度WP 0.38mm 0.45mm 0.45mm
沟槽与焊盘的位置关系 分离 稍微分离 连续
焊盘的中央处的厚度T1 37μm 37μm 36μm
焊盘的侧面处的厚度T2 小于1μm 小于1μm 28μm
样品数量 26 26 47
接合强度的平均值 8.0N 9.9N 11.2N
接合强度的最小值 3.5N 3.9N 4.9N
在比较例1、比较例2以及实施例中，沟槽间隔ST共同地设为0.45mm。另一方面，焊盘宽度WP在比较例1中设为0.38mm，在比较例2以及实施例中设为0.45mm。沟槽TR以及信号焊盘21在比较例1中相互分离几十μm左右，在比较例2中相互稍微(几μm左右)分离，在实施例中相互连续。
信号焊盘21以及沟槽TR的长度(图6中的纵向的尺寸)共同地设为0.64mm。信号引线321的宽度(图7、图9以及图10中的横向的尺寸)共同地设为0.2mm，信号引线321的厚度(图7、图9以及图10中的纵向的尺寸)共同地设为0.15mm。信号引线321的与信号焊盘21接合的部分的长度(图6中的纵向的长度)共同地设为0.58mm。在实施例中，焊盘的中央处的厚度T1为36μm，焊盘侧面处的厚度T2为28μm。因此，焊盘侧面处的厚度T2为焊盘的中央处的厚度T1的约78％，比厚度T1的一半大。
对于各端子构造，如图8所示那样，对信号引线321的前端，沿着端子构造的厚度方向施加了外力F。另外，为了便于实验，在施加外力F之前，如图8的双点划线所示，使信号引线321发生了塑性变形。通过剥离各样品的信号引线321所需的外力F，对信号引线321的接合强度进行了测定。并且，针对比较例1、比较例2以及实施例，分别计算出样品间的平均值以及最小值。
比较例1的接合强度最低。作为第一理由，可推测为由于焊盘宽度WP较小，因此施加于信号焊盘21的每单位面积的应力容易变大。作为第二理由，可推测为由于信号焊盘21的两端较薄，因此这些两端处的应力缓和难以发挥作用，作为结果，信号焊盘21的端部容易成为破坏的起点。在比较例2中，可推测为由于信号焊盘21的焊盘宽度WP与沟槽间隔ST大致相同，因此上述第一理由不符合，接合强度得到了若干改善。在实施例中，可推测为因为不仅上述第一理由不符合，第二理由也不符合，所以接合强度大于比较例1以及2。
另外，如比较例2(图10：端子构造300B)那样使信号焊盘21的厚度实质上达到零的部位和沟槽TR的侧壁大致一致在制造上，难易度较高。在本实验中，通过在制造多个样品后，从这些样品中提取与比较例2对应的样品，从而得到了与比较例2对应的样品。假设若进行比较例2的端子构造的量产，则可预想到低成品率。与此相对，关于比较例1以及实施例，未设想这样的成品率的问题。
对本发明详细进行了说明，但上述的说明在所有方面均为例示，本发明并不限定于此。应当理解，在不脱离本发明的范围的前提下能够想到未例示的无数的变形例。
符号说明
10：基体
11C：复合层
11G：第一生片
12G：第二生片
13G：第三生片
14G：第四生片
20P：糊剂层
21、21A、21B：信号焊盘(第一焊盘)
21P：糊剂层
22、22A、22B：信号焊盘(第四焊盘)
22P：糊剂层
25：连接层
25P：糊剂层
26：接地焊盘(第二焊盘)
26P：糊剂层
27：接地焊盘(第三焊盘)
27P：糊剂层
30～32：布线层
41、42：电极
81、84：层叠体
89：烧成体
90：钎料
301～308：端子构造
311、311a：信号端子
312、312a：信号端子
316、316a：接地端子
317、317a：接地端子
321、321a、322、322a：信号引线
326、326a、327、327a：接地引线
331、331a、332、332a：信号线
336、336a、337、337a：接地线
501：封装体
530：壳体
531：板体
532：框体
535：开口部
701：高频模块
730：盖体
750：内部电路
752：光学部件
CA：差动线路
CB：差动线路
CV：腔室
TR：沟槽。

Claims (15)

1.一种端子构造，其中，
所述端子构造具备基体，所述基体由绝缘体陶瓷构成，且具有设置有沟槽的主面，
所述沟槽包括与所述主面相连的平坦面，
所述端子构造还具备：
第一焊盘，设置在所述基体的所述主面上，且由金属构成；以及
引线，以与所述第一焊盘电连接的方式设置在所述第一焊盘上，
所述第一焊盘在所述沟槽的所述平坦面的外插面上具有侧面，在与所述基体的所述主面垂直的至少一个剖视中，所述第一焊盘在与所述主面平行的方向上的中点具有第一厚度，并且在所述侧面具有第二厚度，并满足所述第二厚度大于所述第一厚度的一半这样的厚度条件。
2.根据权利要求1所述的端子构造，其中，
所述基体的所述主面包括直线状的边缘，所述第一焊盘的所述侧面延伸至所述边缘，
在与所述基体的所述主面垂直且包含所述边缘的剖视中，满足所述厚度条件。
3.根据权利要求2所述的端子构造，其中，
所述第一焊盘在所述边缘上具有宽度尺寸，所述厚度条件至少在与所述基体的所述主面垂直且从所述边缘起所述宽度尺寸的30％以内的任意的剖视中被满足。
4.根据权利要求2或3所述的端子构造，其中，
所述第一焊盘在所述主面上被所述边缘以及所述沟槽完全包围。
5.根据权利要求1至4中任一项所述的端子构造，其中，
所述端子构造还具备至少一个布线层，该布线层远离所述主面而设置于所述基体中，并与所述主面平行地扩展，关于厚度方向上的位置，所述沟槽的底部从所述至少一个布线层中的任意一者偏离。
6.根据权利要求1至5中任一项所述的端子构造，其中，
所述端子构造还具备第二焊盘以及第三焊盘，该第二焊盘以及第三焊盘设置在所述基体的所述主面上，且由金属构成，所述第一焊盘配置在所述第二焊盘与所述第三焊盘之间，
所述第一焊盘为信号线用的焊盘，所述第二焊盘以及所述第三焊盘为接地用的焊盘。
7.根据权利要求6所述的端子构造，其中，
所述端子构造在所述基体的所述主面上的所述第一焊盘与所述第三焊盘之间还具备由金属构成的信号线用的第四焊盘，
所述沟槽包含所述第一焊盘与所述第四焊盘之间的部分，所述基体的所述主面在所述第一焊盘与所述第二焊盘之间以及所述第三焊盘与所述第四焊盘之间是平坦的。
8.根据权利要求7所述的端子构造，其中，
在与所述主面平行的平面布局中，所述第一焊盘包含所述引线与所述沟槽之间的第一区域、和通过所述引线从所述第一区域隔开的第二区域，所述第一区域沿着一条虚拟直线具有所述引线与所述沟槽之间的最小距离，沿着所述一条虚拟直线上的所述第二区域的尺寸大于所述最小距离。
9.根据权利要求6所述的端子构造，其中，
所述端子构造在所述基体的所述主面上的所述第一焊盘与所述第三焊盘之间还具备由金属构成的信号线用的第四焊盘，
所述沟槽包含所述第一焊盘与所述第二焊盘之间的部分以及所述第四焊盘与所述第三焊盘之间的部分，所述基体的所述主面在所述第一焊盘与所述第四焊盘之间是平坦的。
10.根据权利要求9所述的端子构造，其中，
在与所述主面平行的平面布局中，所述第一焊盘包含所述引线与所述沟槽之间的第一区域、和通过所述引线从所述第一区域隔开的第二区域，所述第一区域沿着一条虚拟直线具有所述引线与所述沟槽之间的最小距离，沿着所述一条虚拟直线上的所述第二区域的尺寸大于所述最小距离。
11.根据权利要求6所述的端子构造，其中，
所述端子构造在所述基体的所述主面上的所述第一焊盘与所述第三焊盘之间还具备由金属构成的信号线用的第四焊盘，
所述沟槽包含所述第一焊盘与所述第四焊盘之间的部分、所述第一焊盘与所述第二焊盘之间的部分以及所述第四焊盘与所述第三焊盘之间的部分。
12.根据权利要求11所述的端子构造，其中，
所述端子构造还具备连接层，该连接层设置于所述主面上，且将所述第二焊盘与所述第三焊盘彼此相连，所述沟槽包含所述连接层与所述第一焊盘之间的部分以及所述连接层与所述第四焊盘之间的部分。
13.一种封装体，其具备：
权利要求1至12中任一项所述的端子构造；
框体，安装有所述端子构造；以及
板体，支承所述框体。
14.一种端子构造的制造方法，是权利要求1至12中任一项所述的端子构造的制造方法，
所述端子构造的制造方法包括形成包含成为所述基体的部分的第一生片以及第二生片的工序，所述第一生片具有第一面和与所述第一面相反的第二面，
所述端子构造的制造方法还包括：
在所述第一生片的所述第一面上印刷包含成为所述第一焊盘的部分的糊剂层的工序；
通过以所述第一生片的所述第二面和所述第二生片相互面对的方式层叠所述第一生片与所述第二生片来形成层叠体的工序；以及
通过激光加工来去除所述层叠体的一部分的工序；
去除所述层叠体的一部分的工序包括：
通过去除所述第一生片的一部分，从而在所述第一生片形成成为所述沟槽的所述平坦面的至少一部分的面的工序；以及
通过去除所述糊剂层的一部分，从而在所述糊剂层形成成为所述第一焊盘的所述侧面的面的工序，
所述端子构造的制造方法还包括：
在去除所述层叠体的一部分的工序之后，对所述层叠体进行烧成的工序；以及
在对所述层叠体进行烧成的工序之后，以与所述第一焊盘电连接的方式将所述引线安装于所述第一焊盘上的工序。
15.一种端子构造的制造方法，是权利要求1至12中任一项所述的端子构造的制造方法，
所述端子构造的制造方法包括形成包含成为所述基体的部分的第一生片以及第二生片的工序，所述第一生片具有第一面和与所述第一面相反的第二面，
所述端子构造的制造方法还包括：
通过在所述第一生片的所述第一面上印刷包含成为所述第一焊盘的部分的糊剂层，从而形成具有所述第一生片以及所述糊剂层的复合层的工序；以及
通过冲头加工来去除所述复合层的一部分的工序，
去除所述复合层的一部分的工序包括：
通过去除所述第一生片的一部分，从而在所述第一生片形成成为所述沟槽的所述平坦面的至少一部分的面的工序；以及
通过去除所述糊剂层的一部分，从而在所述糊剂层形成成为所述第一焊盘的所述侧面的面的工序，
所述端子构造的制造方法还包括：
在去除所述复合层的一部分的工序之后，以所述第一生片的所述第二面和所述第二生片相互面对的方式层叠所述第一生片和所述第二生片来形成层叠体的工序；
对所述层叠体进行烧成的工序；以及
在对所述层叠体进行烧成的工序之后，以与所述第一焊盘电连接的方式将所述引线安装于所述第一焊盘上的工序。
CN202080047546.6A 2019-09-11 2020-06-08 端子构造、封装体以及端子构造的制造方法 Pending CN114080674A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-165285 2019-09-11
JP2019165285 2019-09-11
PCT/JP2020/022506 WO2021049111A1 (ja) 2019-09-11 2020-06-08 端子構造、パッケージ、および、端子構造の製造方法

Publications (1)

Publication Number Publication Date
CN114080674A true CN114080674A (zh) 2022-02-22

Family

ID=74867074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080047546.6A Pending CN114080674A (zh) 2019-09-11 2020-06-08 端子构造、封装体以及端子构造的制造方法

Country Status (3)

Country Link
JP (1) JP7235878B2 (zh)
CN (1) CN114080674A (zh)
WO (1) WO2021049111A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023120586A1 (ja) * 2021-12-23 2023-06-29 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335602A (ja) * 1995-06-08 1996-12-17 Ngk Spark Plug Co Ltd セラミック基板及びその製造方法
JP2000349222A (ja) * 1999-06-07 2000-12-15 Sony Corp リードフレーム及び半導体パッケージ
JP2006121022A (ja) * 2004-09-22 2006-05-11 Kyocera Corp リードピン付き配線基板およびその製造方法
JP2012059782A (ja) * 2010-09-06 2012-03-22 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
WO2014192687A1 (ja) * 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
US20150334834A1 (en) * 2013-07-29 2015-11-19 Kyocera Corporation Wiring board, wiring board with lead, and electronic device
JP2018190875A (ja) * 2017-05-10 2018-11-29 ローム株式会社 半導体装置
US20190057930A1 (en) * 2016-03-16 2019-02-21 Haesung Ds Co., Ltd. Semiconductor package substrate and method for manufacturing same
CN109417054A (zh) * 2016-06-27 2019-03-01 Ngk电子器件株式会社 高频用陶瓷基板及高频用半导体元件收纳封装体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6397127B2 (ja) * 2015-05-20 2018-09-26 京セラ株式会社 半導体素子パッケージ、半導体装置および実装構造体
JP6923431B2 (ja) 2017-12-25 2021-08-18 京セラ株式会社 高周波基体、高周波パッケージおよび高周波モジュール

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335602A (ja) * 1995-06-08 1996-12-17 Ngk Spark Plug Co Ltd セラミック基板及びその製造方法
JP2000349222A (ja) * 1999-06-07 2000-12-15 Sony Corp リードフレーム及び半導体パッケージ
JP2006121022A (ja) * 2004-09-22 2006-05-11 Kyocera Corp リードピン付き配線基板およびその製造方法
JP2012059782A (ja) * 2010-09-06 2012-03-22 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
WO2014192687A1 (ja) * 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
US20150334834A1 (en) * 2013-07-29 2015-11-19 Kyocera Corporation Wiring board, wiring board with lead, and electronic device
US20190057930A1 (en) * 2016-03-16 2019-02-21 Haesung Ds Co., Ltd. Semiconductor package substrate and method for manufacturing same
CN109417054A (zh) * 2016-06-27 2019-03-01 Ngk电子器件株式会社 高频用陶瓷基板及高频用半导体元件收纳封装体
US20190148316A1 (en) * 2016-06-27 2019-05-16 NGK Electronics Devices, Inc. High-frequency ceramic board and high-frequency semiconductor element package
JP2018190875A (ja) * 2017-05-10 2018-11-29 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2021049111A1 (zh) 2021-03-18
JP7235878B2 (ja) 2023-03-08
WO2021049111A1 (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
US8004820B2 (en) Ceramic electronic component, method of manufacturing the same, and collective component
US8570709B2 (en) Ceramic electronic component, method of manufacturing the same, and collective component
EP2519085B1 (en) Multi-piece wiring substrate, wiring substrate, and electronic device
US20110315439A1 (en) Multiple Patterning Wiring Board, Wiring Board Wiring Board and Electronic Apparatus
JP7244687B2 (ja) 高周波基体、高周波基体を用いた高周波パッケージ、および高周波モジュール
US11258155B2 (en) Multilayer electronic component
CN114080674A (zh) 端子构造、封装体以及端子构造的制造方法
JP4160923B2 (ja) 電子部品
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP4565381B2 (ja) 積層基板
WO2024122576A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
CN111033771A (zh) 电子部件搭载用基板、电子装置及电子模块
WO2023145651A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
JP4140631B2 (ja) 電子部品の製造方法
WO2020218608A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
US20200083588A1 (en) Directional coupler and radio-frequency module
CN116918059A (zh) 电子元件安装用基板、电子部件、电子设备
JP4276284B2 (ja) 電子部品の製造方法および電子部品用母基板
JP4511573B2 (ja) 電子部品およびこれを備えた電子機器
JP4511513B2 (ja) 電子部品及びその製造方法
JP4558058B2 (ja) 電子部品
JP2008182251A5 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination